成像裝置、成像系統(tǒng)和成像裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及成像裝置、成像系統(tǒng)和成像裝置的制造方法。
【背景技術(shù)】
[0002]已提出了利用結(jié)型場效應(yīng)晶體管的成像裝置。日本專利特開2007-165736號描述了一種包括多個像素的成像裝置。每個像素包括結(jié)型場效應(yīng)晶體管。在日本專利特開2007-165736號中描述的結(jié)型場效應(yīng)晶體管中，溝道區(qū)域(channel reg1n)被夾在表面柵極區(qū)域(surface gate reg1n)與掩埋柵極區(qū)域(buried gate reg1n)之間。溝道區(qū)域在掩埋柵極區(qū)域的端部連接到漏極區(qū)域。

【發(fā)明內(nèi)容】

[0003]根據(jù)本公開的第一方面，提供了一種成像裝置。該成像裝置包括設(shè)在半導(dǎo)體襯底中的結(jié)型場效應(yīng)晶體管。結(jié)型場效應(yīng)晶體管包括第一導(dǎo)電類型的溝道區(qū)域、第一導(dǎo)電類型的源極區(qū)域以及第二導(dǎo)電類型的第一至第四柵極區(qū)域。第一柵極區(qū)域和第二柵極區(qū)域被設(shè)置在沿著半導(dǎo)體襯底的表面的方向上。第三柵極區(qū)域和第四柵極區(qū)域被設(shè)置在沿著半導(dǎo)體襯底的表面的方向上。第一柵極區(qū)域和第三柵極區(qū)域被設(shè)置在半導(dǎo)體襯底的深度方向上。第一柵極區(qū)域被設(shè)置在所述表面與第三柵極區(qū)域之間。第二柵極區(qū)域和第四柵極區(qū)域被設(shè)置在深度方向上。第二柵極區(qū)域被設(shè)置在所述表面與第四柵極區(qū)域之間。溝道區(qū)域包括第一區(qū)域和第二區(qū)域。第一區(qū)域被設(shè)置在第一柵極區(qū)域與第三柵極區(qū)域之間。第二區(qū)域被設(shè)置在第二柵極區(qū)域與第四柵極區(qū)域之間。源極區(qū)域被設(shè)置在第一柵極區(qū)域與第二柵極區(qū)域之間。第二導(dǎo)電類型的半導(dǎo)體區(qū)域被設(shè)置在第三柵極區(qū)域與第四柵極區(qū)域之間。第二導(dǎo)電類型的半導(dǎo)體區(qū)域具有比第三柵極區(qū)域的雜質(zhì)密度低并且比第四柵極區(qū)域的雜質(zhì)密度低的雜質(zhì)密度。
[0004]根據(jù)本公開的另一方面，提供了一種成像裝置。該成像裝置包括設(shè)在半導(dǎo)體襯底中的結(jié)型場效應(yīng)晶體管。結(jié)型場效應(yīng)晶體管包括第一導(dǎo)電類型的溝道區(qū)域、第一導(dǎo)電類型的源極區(qū)域以及第二導(dǎo)電類型的第一至第四柵極區(qū)域。第一柵極區(qū)域和第二柵極區(qū)域被設(shè)置在沿著半導(dǎo)體襯底的表面的方向上。第三柵極區(qū)域和第四柵極區(qū)域被設(shè)置在沿著半導(dǎo)體襯底的表面的方向上。第一柵極區(qū)域和第三柵極區(qū)域被設(shè)置在半導(dǎo)體襯底的深度方向上。第一柵極區(qū)域被設(shè)置在所述表面與第三柵極區(qū)域之間。第二柵極區(qū)域和第四柵極區(qū)域被設(shè)置在深度方向上。第二柵極區(qū)域被設(shè)置在所述表面與第四柵極區(qū)域之間。溝道區(qū)域包括第一區(qū)域和第二區(qū)域。第一區(qū)域被設(shè)置在第一柵極區(qū)域與第三柵極區(qū)域之間。第二區(qū)域被設(shè)置在第二柵極區(qū)域與第四柵極區(qū)域之間。源極區(qū)域被設(shè)置在第一柵極區(qū)域與第二柵極區(qū)域之間。設(shè)有第一導(dǎo)電類型的半導(dǎo)體區(qū)域來從第三柵極區(qū)域空間上延續(xù)到第四柵極區(qū)域。
[0005]根據(jù)本公開的另一方面，提供了一種成像裝置。該成像裝置包括設(shè)在半導(dǎo)體襯底中的結(jié)型場效應(yīng)晶體管。結(jié)型場效應(yīng)晶體管包括第一導(dǎo)電類型的溝道區(qū)域、第一導(dǎo)電類型的源極區(qū)域和第二導(dǎo)電類型的半導(dǎo)體區(qū)域。溝道區(qū)域被設(shè)置在半導(dǎo)體區(qū)域與半導(dǎo)體襯底的表面之間。源極區(qū)域的至少一部分被設(shè)置在溝道區(qū)域與所述表面之間。半導(dǎo)體區(qū)域包括第一部分、第二部分和第三部分。第一部分的雜質(zhì)密度低于第二部分的雜質(zhì)密度并且低于第三部分的雜質(zhì)密度。第一部分被設(shè)置在第二部分與第三部分之間。第一部分到與所述表面平行的平面上的正交投影與源極區(qū)域到該平面上的正交投影重疊。
[0006]根據(jù)本公開的另一方面，提供了一種成像系統(tǒng)。成像系統(tǒng)包括上述成像裝置，以及被配置為處理從成像裝置輸出的信號的信號處理單元。
[0007]通過以下參考附圖對示范性實施例的描述，本公開的更多特征將變得清楚。
【附圖說明】
[0008]圖1是示意性示出成像裝置的平面結(jié)構(gòu)的圖。
[0009]圖2是示意性示出成像裝置的截面結(jié)構(gòu)的圖。
[0010]圖3A是示意性示出成像裝置的截面結(jié)構(gòu)的圖。
[0011]圖3B是示意性示出成像裝置的截面結(jié)構(gòu)的圖。
[0012]圖4A-4C是用于說明成像裝置的制造方法的圖。
[0013]圖5A-5B是示意性示出在制造成像裝置時使用的掩模的圖。
[0014]圖6A是示意性示出成像裝置的截面結(jié)構(gòu)的圖。
[0015]圖6B是示意性示出在制造成像裝置時使用的掩模的圖。
[0016]圖7A是示意性示出成像裝置的平面結(jié)構(gòu)的圖。
[0017]圖7B是示意性示出成像裝置的截面結(jié)構(gòu)的圖。
[0018]圖8A-8C是用于說明成像裝置的制造方法的圖。
[0019]圖9是成像系統(tǒng)的框圖。
【具體實施方式】
[0020]根據(jù)本公開的一些實施例，可以改善結(jié)型場效應(yīng)晶體管的特性。
[0021]在發(fā)明人已知的結(jié)型場效應(yīng)晶體管中，柵極區(qū)域的一部分被布置或設(shè)置在源極區(qū)域下方。雜質(zhì)密度剖面或者分布是均一的。因此，如果柵極區(qū)域具有高雜質(zhì)密度，則源極區(qū)域下方的區(qū)域的雜質(zhì)密度可能高。
[0022]如果源極區(qū)域下方的區(qū)域的雜質(zhì)密度高，則從結(jié)型場效應(yīng)晶體管輸出的溝道電流可由于源極區(qū)域的耗盡而變化。換言之，結(jié)型場效應(yīng)晶體管的特性可能惡化。
[0023]本公開的一些實施例提供了包括結(jié)型場效應(yīng)晶體管的成像裝置，其中該結(jié)型場效應(yīng)晶體管的特性可得到改善。
[0024]本公開的實施例提供了包括多個像素的成像裝置。每個像素包括結(jié)型場效應(yīng)晶體管(以下稱為JFET)。JFET包括分別形成在半導(dǎo)體襯底中的柵極區(qū)域、溝道區(qū)域、漏極區(qū)域和源極區(qū)域。在JFET中，柵極區(qū)域的導(dǎo)電類型不同于溝道區(qū)域、漏極區(qū)域和源極區(qū)域的導(dǎo)電類型。在本實施例中，成像裝置利用了橫向JFET，其中溝道電流的方向與半導(dǎo)體襯底的表面平行。
[0025]根據(jù)本公開的實施例的特征在于設(shè)在比溝道區(qū)域更深位置的半導(dǎo)體區(qū)域的結(jié)構(gòu)和/或在于其制造方法。
[0026]以下，將參考附圖詳細(xì)描述本公開的實施例。本公開不限于僅僅以下將要描述的實施例。另外，以下實施例之一的部分配置被添加到另一實施例中或者被另一實施例的部分配置所替換的示例也是本公開的實施例。
[0027]在要描述的實施例中，柵極區(qū)域是P型的，并且溝道區(qū)域、漏極區(qū)域和源極區(qū)域是N型的。本公開包括每個半導(dǎo)體區(qū)域的導(dǎo)電類型被反轉(zhuǎn)的實施例。
[0028]第一實施例
[0029]圖1是示意性示出本實施例的成像裝置的平面結(jié)構(gòu)的圖。圖1示出了一個像素。像素包括諸如光電二極管之類的光電轉(zhuǎn)換部、傳輸晶體管、復(fù)位晶體管和JFET。本實施例的成像裝置包括多個圖1中所示的像素。
[0030]在本實施例中，光電轉(zhuǎn)換部是光電二極管。光電二極管包括在半導(dǎo)體襯底的表面中形成的N型半導(dǎo)體區(qū)域I和在N型半導(dǎo)體區(qū)域I下方形成的P型半導(dǎo)體區(qū)域2。N型半導(dǎo)體區(qū)域I和P型半導(dǎo)體區(qū)域2形成PN結(jié)。由入射光生成的空穴作為信號電荷被累積在P型半導(dǎo)體區(qū)域2中。累積在P型半導(dǎo)體區(qū)域2中的信號電荷被傳輸?shù)礁≈脭U散區(qū)域3 (以下稱為FD區(qū)域3)。FD區(qū)域3是P型半導(dǎo)體區(qū)域。傳輸柵電極4將信號電荷從P型半導(dǎo)體區(qū)域2傳輸?shù)紽D區(qū)域3。
[0031]JFET包括P型柵極區(qū)域9、N型溝道區(qū)域10和N型源極區(qū)域11。溝道至少形成在N型溝道區(qū)域10的一部分中。溝道受柵極區(qū)域9的電壓控制。本實施例的JFET包括多個柵極區(qū)域9。當(dāng)在平面視圖中查看時，溝道區(qū)域10與每個柵極區(qū)域9相交。溝道區(qū)域10被布置或設(shè)置為從源極側(cè)到漏極側(cè)橫穿過柵極區(qū)域9。
[0032]在本說明書中，當(dāng)提到在平面視圖中查看時或者只是在平面視圖中時構(gòu)件的布置、位置或形狀時，意思是被垂直投影到與半導(dǎo)體襯底的表面平行的平面上的構(gòu)件的正交投影的布置、位置或形狀。因此，柵極區(qū)域到與半導(dǎo)體襯底的表面平行的平面上的正交投影和溝道區(qū)域到與半導(dǎo)體襯底的表面平行的平面上的正交投影在該平面上相互相交。半導(dǎo)體襯底的表面被限定為半導(dǎo)體區(qū)域與絕緣體之間的界面。投影可以是當(dāng)一物體被暴露于與一平面垂直的平行光線時在該平面上產(chǎn)生的該物體的陰影。
[0033]溝道區(qū)域10的一部分(在圖1中指示為區(qū)域1d)形成JFET的漏極區(qū)域。JFET的溝道在柵極區(qū)域9與溝道區(qū)域10之間的相交部分中形成。源極區(qū)域11的雜質(zhì)密度高于溝道區(qū)域10的雜質(zhì)密度。源極區(qū)域11經(jīng)由接觸插塞12電連接到輸出線14。FD區(qū)域3電連接到柵極區(qū)域9。在上述配置中，JFET輸出基于FD區(qū)域3的電壓的信號。
[0034]復(fù)位MOS (metal oxide semiconductor，金屬氧化物半導(dǎo)體)晶體管包括P型漏極區(qū)域5、P型源極區(qū)域7和柵電極8。漏極區(qū)域5經(jīng)由接觸插塞6電連接到復(fù)位漏極配線13。復(fù)位MOS晶體管的源極區(qū)域7電連接到JFET的柵極區(qū)域9。在上述配置中，復(fù)位MOS晶體管對JFET的柵極的電壓進行復(fù)位?？珊唵蔚貙OS晶體管用作復(fù)位晶體管。包括JFET在內(nèi)的其他類型的晶體管可用作復(fù)位晶體管。
[0035]JFET包括多個柵極區(qū)域9，當(dāng)在平面視圖中查看時這些柵極區(qū)域9是散開的。柵極區(qū)域9被布置或設(shè)置為在平面視圖中夾著源極區(qū)域11。換言之，源極區(qū)域11到與半導(dǎo)體襯底的表面平行的平面上的正交投影在該平面中位于各柵極區(qū)域9到該平面上的正交投影之間。另外，JFET包括多個漏極區(qū)域。更確切地說，溝道區(qū)域10包括多個漏極側(cè)部分1do每個漏極區(qū)域相對于柵極區(qū)域9中的相應(yīng)一個被布置或設(shè)置在源極區(qū)域10的相反側(cè)。對于每個柵極區(qū)域9形成溝道。當(dāng)在平面視圖中查看時，柵極區(qū)域9可被布置或設(shè)置為彼此平行。柵極區(qū)域9通過具有與柵極區(qū)域9相同的導(dǎo)電類型的半導(dǎo)體區(qū)域彼此電連接。在本實施例中，F(xiàn)D區(qū)域3和復(fù)位MOS晶體管的源極區(qū)域7將柵極區(qū)域9彼此相電連接。
[0036]根據(jù)上述配置，可以加寬JFET的有效溝道寬度。也就是說，可以改善JFET的驅(qū)動能力。從而，成像裝置可以以高速操作。JFET可以只包括單個柵極