基于fpga的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及應(yīng)用于TERT(塊莖電阻層析成像，TuberElectricalResistance Tomogra地y)系統(tǒng)的數(shù)據(jù)采集技術(shù)，具體說是基于FPGA(現(xiàn)場可編程口陣列，F(xiàn)ield ProgrammableGateArray)的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)。所述數(shù)據(jù)獲取系統(tǒng)尤指用于 TERT系統(tǒng)中的數(shù)據(jù)獲取系統(tǒng)。
【背景技術(shù)】
[0002] 對于現(xiàn)有的TERT系統(tǒng)，可分為數(shù)據(jù)獲取系統(tǒng)（數(shù)據(jù)采集與傳輸）和圖像重建系統(tǒng) (成像算法）兩大部分，想要得到準(zhǔn)確的、符合特定場合需求的圖像，TERT系統(tǒng)的合理激勵(lì) /測量和精準(zhǔn)的信號采集尤為重要。
[0003] 在現(xiàn)有技術(shù)中，對TERT系統(tǒng)的合理激勵(lì)/測量和精準(zhǔn)的信號采集一般是基于單片 機(jī)嵌入式技術(shù)來實(shí)現(xiàn)的，例如：基于ARM(進(jìn)階精簡指令集器，AdvancedRISCMachine)內(nèi) 核處理忍片的數(shù)據(jù)獲取技術(shù)，它主要通過ARM內(nèi)核處理忍片來控制TERT系統(tǒng)中信號激勵(lì)與 采集部分的底層電路，實(shí)現(xiàn)對TERT系統(tǒng)中的陣列電極上輸出電壓數(shù)據(jù)或輸出電流數(shù)據(jù)的 采集與處理。
[0004] 而對于TERT系統(tǒng)中的數(shù)據(jù)獲取系統(tǒng)，需要實(shí)現(xiàn)對6X16陣列電極的6X104組輸 出電壓數(shù)據(jù)的采集測量，采集數(shù)據(jù)量較大，對采集速度也有一定的要求。而采用ARM內(nèi)核處 理忍片方案雖開發(fā)周期短，具有比較強(qiáng)的事務(wù)管理功能，但其執(zhí)行速度慢，不適合大量數(shù)據(jù) 的快速運(yùn)算，應(yīng)用于TERT系統(tǒng)中的數(shù)據(jù)獲取系統(tǒng)時(shí)，并不能很好的滿足TERT系統(tǒng)對于數(shù)據(jù) 采集的要求。

【發(fā)明內(nèi)容】

[000引針對現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種基于FPGA的塊莖電阻 成像數(shù)據(jù)獲取系統(tǒng)，在數(shù)據(jù)獲取系統(tǒng)中采用了FPGA忍片方案用W數(shù)據(jù)采集；FPGA因其靈活 性強(qiáng)，可W用皿L語言來編程實(shí)現(xiàn)不同功能，開發(fā)出來的產(chǎn)品性能好，外設(shè)可擴(kuò)展I/O多的 優(yōu)良特性，可W很好的實(shí)現(xiàn)大量數(shù)據(jù)的高速采集，使得數(shù)據(jù)獲取系統(tǒng)能很好的滿足TERT系 統(tǒng)對于數(shù)據(jù)采集的要求。
[0006] 為達(dá)到W上目的，本發(fā)明采取的技術(shù)方案是：
[0007] 基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：通過FPGA忍片控制硬件 電路及忍片，對TERT系統(tǒng)中6層平面陣列電極的激勵(lì)及信號采集進(jìn)行掃略控制，從而實(shí)現(xiàn) TERT系統(tǒng)數(shù)據(jù)的獲取。
[000引在上述技術(shù)方案的基礎(chǔ)上，具體包括：
[0009] 信號激勵(lì)部分，包括FPGA忍片、激勵(lì)恒流源和激勵(lì)通道選擇單元，信號激勵(lì)部分 負(fù)責(zé)產(chǎn)生TERT系統(tǒng)中6層平面陣列電極的激勵(lì)恒流源，
[0010] 信號采集部分，包括FPGA忍片和采集通道選擇單元，信號采集部分負(fù)責(zé)檢測和處 理TERT系統(tǒng)中6層平面陣列電極相應(yīng)一對電極間的電壓量，
[0011] 調(diào)理電路部分，包括FPGA忍片、ARM忍片、放大/濾波單元、交直轉(zhuǎn)換單元、低通濾 波單元和程控放大單元，調(diào)理電路部分對信號采集部分采集到的電壓值進(jìn)行放大濾波、交 直轉(zhuǎn)換、低通濾波和程控放大，最終得到適合A/D采集范圍的直流電壓值；
[0012] 數(shù)據(jù)傳輸部分，包括ARM忍片和網(wǎng)絡(luò)服務(wù)器，數(shù)據(jù)傳輸部分負(fù)責(zé)對采集的數(shù)據(jù)進(jìn) 行傳輸，所述網(wǎng)絡(luò)服務(wù)器采用LAMP技術(shù)搭建，設(shè)有無線模塊。
[0013] 在上述技術(shù)方案的基礎(chǔ)上，在激勵(lì)恒流源中采用恒流源忍片LM334產(chǎn)生幅值恒定 的激勵(lì)電流，由開關(guān)忍片MAX303對激勵(lì)電流進(jìn)行切換，從而產(chǎn)生幅值恒定的雙極性電流， 同時(shí)通過改變開關(guān)忍片MX303切換頻率最終改變雙極性電流頻率，在運(yùn)個(gè)過程中，由FPGA 忍片控制開關(guān)忍片MAX303的切換動(dòng)作。
[0014] 在上述技術(shù)方案的基礎(chǔ)上，在數(shù)據(jù)獲取系統(tǒng)的信號激勵(lì)部分與信號采集部分中， 激勵(lì)通道選擇單元和采集通道選擇單元采用電子開關(guān)忍片CD4051，由FPGA忍片控制電子 開關(guān)忍片CD4051實(shí)現(xiàn)系統(tǒng)對激勵(lì)通道的選擇W及對采集通道的選擇。
[0015] 在上述技術(shù)方案的基礎(chǔ)上，對TERT系統(tǒng)中6層平面陣列電極的每一層使用四片電 子開關(guān)忍片CD4051，共有32個(gè)控制開關(guān)，其中兩片電子開關(guān)忍片CD4051用于控制激勵(lì)通道 選擇，兩片用于控制采集通道選擇。
[0016] 在上述技術(shù)方案的基礎(chǔ)上，控制激勵(lì)通道選擇時(shí)，一層平面陣列電極中的16個(gè) 電極交替式分別連入兩片電子開關(guān)忍片CD4051的每個(gè)開關(guān)通道，同時(shí)兩片電子開關(guān)忍片 CD4051的另一端連接在一起分別接在激勵(lì)恒流源的兩個(gè)輸出；
[0017] 控制采集通道選擇時(shí)，一層平面陣列電極中的16個(gè)電極交替式分別連入兩片電 子開關(guān)忍片CD4051的每個(gè)開關(guān)通道，同時(shí)兩片電子開關(guān)忍片CD4051的另一端接入調(diào)理電 路部分，經(jīng)調(diào)理電路部分對采集通道采集到的電壓值進(jìn)行放大濾波、交直轉(zhuǎn)換、低通濾波和 程控放大。
[0018] 在上述技術(shù)方案的基礎(chǔ)上，在調(diào)理電路部分中，放大/濾波單元使用差分放大電 路及帶通濾波電路，
[0019] 交直轉(zhuǎn)換單元通過基于乘法器的相敏解調(diào)方式實(shí)現(xiàn)。
[0020] 在上述技術(shù)方案的基礎(chǔ)上，ARM忍片會(huì)對每一個(gè)采樣通道的采樣數(shù)據(jù)進(jìn)行檢測，若 采樣數(shù)據(jù)不滿足A/D采集范圍，則該通道的程控放大單元會(huì)對電路的放大增益進(jìn)行調(diào)整；
[0021] 在程控放大單元，F(xiàn)PGA忍片通過增益控制器實(shí)現(xiàn)對電極輸出信號的程控放大功 能。
[0022] 在上述技術(shù)方案的基礎(chǔ)上，在調(diào)理電路部分完成對電極輸出信號的處理后，ARM忍 片控制A/D轉(zhuǎn)換忍片對采樣數(shù)據(jù)進(jìn)行A/D轉(zhuǎn)換并存儲(chǔ)，并在完成一次完整數(shù)據(jù)的采集之后， ARM忍片控制無線模塊將所存儲(chǔ)的采樣數(shù)據(jù)傳輸至網(wǎng)絡(luò)服務(wù)器中。
[0023] 本發(fā)明所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，在數(shù)據(jù)獲取系統(tǒng)中采用 了FPGA忍片方案用W數(shù)據(jù)采集；FPGA因其靈活性強(qiáng)，可W用皿L語言來編程實(shí)現(xiàn)不同功 能，開發(fā)出來的產(chǎn)品性能好，外設(shè)可擴(kuò)展I/O多的優(yōu)良特性，可W很好的實(shí)現(xiàn)大量數(shù)據(jù)的高 速采集，使得數(shù)據(jù)獲取系統(tǒng)能很好的滿足TERT系統(tǒng)對于數(shù)據(jù)采集的要求。
【附圖說明】
[0024] 本發(fā)明有如下附圖：
[00巧]圖1數(shù)據(jù)獲取系統(tǒng)架構(gòu)圖；
[0026] 圖2激勵(lì)電流產(chǎn)生電路；
[0027] 圖3激勵(lì)電流雙極性轉(zhuǎn)換電路；
[0028] 圖4CD4051腳功能；
[0029] 圖5電極交替式連接兩個(gè)CD4051忍片示意圖；
[0030] 圖6程控放大示意圖。
【具體實(shí)施方式】
[0031] W下結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)說明。
[0032] 本發(fā)明為了解決傳統(tǒng)單片機(jī)嵌入式技術(shù)方案的缺陷，通過設(shè)計(jì)出一種基于FPGA 的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，實(shí)現(xiàn)對TERT系統(tǒng)中6X16陣列電極的6X104組輸出電壓 數(shù)據(jù)的高速實(shí)時(shí)測量。主要通過FPGA忍片控制硬件電路及忍片，對TERT系統(tǒng)中6層平面 陣列電極的激勵(lì)及信號采集進(jìn)行掃略控制，從而實(shí)現(xiàn)TERT系統(tǒng)數(shù)據(jù)的獲取。
[003引如圖1所示，本發(fā)明所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，具體包括：
[0034] 信號激勵(lì)部分，包括FPGA忍片、激勵(lì)恒流源和激勵(lì)通道選擇單元，信號激勵(lì)部分 負(fù)責(zé)產(chǎn)生TERT系統(tǒng)中6層平面陣列電極的激勵(lì)恒流源，
[0035] 信號采集部分，包括FPGA忍片和采集通道選擇單元，信號采集部分負(fù)責(zé)檢測和處 理TERT系統(tǒng)中6層平面陣列電極相應(yīng)一對電極間的電壓量，
[0036] 調(diào)理電路部分，包括FPGA忍片、ARM忍片、放大/濾波單元、交直轉(zhuǎn)換單元、低通濾 波單元和程控放大單元，調(diào)理電路部分對信號采集部分采集到的電壓值進(jìn)行放大濾波、交 直轉(zhuǎn)換、低通濾波和程控放大，最終得到適合A/D采集范圍的直流電壓值；
[0037] 數(shù)據(jù)傳輸部分，包括ARM忍片和網(wǎng)絡(luò)服務(wù)器，數(shù)據(jù)傳輸部分負(fù)責(zé)對采集的數(shù)據(jù)進(jìn) 行傳輸，所述網(wǎng)絡(luò)服務(wù)器采用LAMP技術(shù)搭建，設(shè)有無線模塊，所述無線模塊可選用有人公 司USR-WIFI232-T無線模塊。
[0038] 其中，信號激勵(lì)部分與信號采集部分為數(shù)據(jù)獲取系統(tǒng)最重要的兩部分，所述系統(tǒng) 主要是通過FPGA忍片W實(shí)現(xiàn)控制的，包括對激勵(lì)恒流源的輸出控制，對采集通道選擇單元 的控制，化及與ARM忍片配合使用對調(diào)理電路部分的控制，最后由ARM忍片控制對采集的數(shù) 據(jù)進(jìn)行傳輸。
[0039] 在上述技術(shù)方案的基礎(chǔ)上，如圖2所示，為了擴(kuò)大數(shù)據(jù)獲取系統(tǒng)的測量范圍，在激 勵(lì)恒流源中采用恒流源忍片LM334產(chǎn)生幅值恒定的激勵(lì)電流，由開關(guān)忍片MAX303對激勵(lì)電 流進(jìn)行切換，從而產(chǎn)生幅值恒定的雙極性電流，同時(shí)通過改變開關(guān)忍片MAX303切換頻率最 終改變雙極性電流頻率，在運(yùn)個(gè)過程中，由FPGA忍片控制開關(guān)忍片MAX303的切換動(dòng)作。激 勵(lì)電流產(chǎn)生電路如圖2所示，對激勵(lì)電流雙極性轉(zhuǎn)換電路如圖3所示。
[0040] 激勵(lì)恒流源產(chǎn)生雙極性激勵(lì)電流后，需要選取TERT系統(tǒng)中相鄰電極對作為激勵(lì) 通道，同時(shí)還需對同一平面上其他非激勵(lì)電極上的電位信息進(jìn)行采集，即選取采集通道。
[00川在TERT系統(tǒng)中共有6X