T QR0但是，與實施例1中的存儲單元MCl不同，實施例2中的存儲單元MC2包括輔助電容器元件CA。因此，將主要對輔助電容器元件CA以及與輔助電容器元件CA關(guān)聯(lián)的部分進行說明。
[0216]其每一個形成半導(dǎo)體器件的襯底lS、n型嵌入阱DNW以及隔離部TI與實施例1相同。但是，在實施例2中，隔離部TI限定了有源區(qū)L1、L2、L3、L4以及L5。
[0217]在η型嵌入阱DNW中，形成ρ型阱HPWl和HPW2以及η型阱HNW。ρ型阱HPWl和HPW2以及η型阱HNW與實施例1相同。
[0218]以與實施例1相同的方式，同樣在實施例2中，浮柵電極FG形成為沿Y軸方向延伸的狀態(tài)，以便二維地重疊P型阱HPWl和HPW2，如圖17中所示。以與實施例1相同的方式，在浮柵電極FG 二維地重疊ρ型阱HPWl的有源區(qū)LI的位置處，放置用于寫入/擦除數(shù)據(jù)的電容器元件CWE。而且，以與實施例1相同的方式，在浮柵電極FG 二維地重疊ρ型阱HPW2的有源區(qū)L2的位置處，放置用于讀取數(shù)據(jù)的MISFET QR0
[0219]另一方面，在浮柵電極FG 二維地重疊作為位于ρ型阱HPWl和HPW2之間的η型阱HNW的部分的、η型阱HNWl的有源區(qū)L5的位置處，放置作為電容器元件的輔助電容器元件CA。輔助電容器元件CA包括電容器電極FGC2、電容器絕緣膜10d、ρ型半導(dǎo)體區(qū)21以及η型阱HNW。
[0220]電容器電極FGC2由浮柵電極FG的一部分形成。這里，在η型阱HNW中，假設(shè)位于P型阱HPWl和HPW2之間的部分是η型阱HNWl。此時，電容器電極FGC2由形成在二維地重疊η型阱HNWl的有源區(qū)L5的位置處的浮柵電極FG的部分形成。電容器電極FGC2是形成輔助電容器元件CA的上電極的部分。
[0221]電容器絕緣膜1d例如由二氧化硅制成并形成在電容器電極FGC2和襯底IS之間，即η型阱HNWl之間。電容器絕緣膜1d例如通過熱氧化工藝形成并例如具有約12nm
的厚度。
[0222]ρ型半導(dǎo)體區(qū)21對形成在η型阱HNWl中的各位置處，電容器電極FGC2通過與電容器電極FGC2自對準(zhǔn)而二維插入在η型阱HNWl中的各位置之間。
[0223]各個ρ型半導(dǎo)體區(qū)21都包括溝道側(cè)ρ_型半導(dǎo)體區(qū)21a，以及耦合至ρ _型半導(dǎo)體區(qū)21a的ρ+型半導(dǎo)體區(qū)21b。ρ _型半導(dǎo)體區(qū)21a和ρ +型半導(dǎo)體區(qū)21b都包含諸如硼⑶的具有相同導(dǎo)電類型的雜質(zhì)。但是，P+型半導(dǎo)體區(qū)21b中的雜質(zhì)濃度被設(shè)定為高于P IS半導(dǎo)體區(qū)21a中的雜質(zhì)濃度。ρ型半導(dǎo)體區(qū)21在絕緣膜6中形成的接觸孔CT中電耦合至導(dǎo)體部7go導(dǎo)體部7g電耦合控制柵極線CG2。在接觸導(dǎo)體部7g的ρ+型半導(dǎo)體區(qū)21b的頂面層的一部分中，也可以形成硅化物層5a。
[0224]各個ρ型半導(dǎo)體區(qū)21都電耦合至η型阱HNWI。因此，η型阱HNWl是形成輔助電容器元件CA的下電極的部分。
[0225]在實施例2中，也以與實施例1相同的方式，用于寫入/擦除數(shù)據(jù)的電容器元件CffE的電容器電極FGCl在X軸方向上的長度LNwe小于用于讀取數(shù)據(jù)的MISFET QR的柵電極FGR在X軸方向上的長度LNr。這使得用于寫入/擦除數(shù)據(jù)的電容器元件CWE的電容值被設(shè)定為小于也用作用于讀取數(shù)據(jù)的MISFET QR的電容器元件C的電容值。而且，以與實施例I相同的方式，通過將電容器元件CWE的電容值設(shè)定為小于電容器元件C的電容值，可容易地執(zhí)行數(shù)據(jù)的寫入/擦除。
[0226]而且在實施例2中，沒有提供這樣的部分，其中在上述比較例I中的電容器元件ClOO的電容器電極FGClOO的長度(參見圖14)，即X軸方向上的浮柵電極FG的長度，大于用于讀取數(shù)據(jù)的MISFET QR的柵電極FGR在X軸方向上的長度。在這種情況下，優(yōu)選地，用于讀取數(shù)據(jù)的MISFET QR的柵電極FGR是其中浮柵電極FG在X軸方向上的長度最大的浮柵電極FG的部分。
[0227]另一方面，在實施例2中，與實施例1不同，形成輔助電容器元件CA。因此，用于寫入/擦除數(shù)據(jù)的電容器元件CWE的電容值可容易地被設(shè)定為小于也用作用于讀取數(shù)據(jù)的MISFET QR的電容器元件C的電容值與輔助電容器元件CA的電容值之和。如將在下文說明的閃存中的數(shù)據(jù)寫入操作的示例中所述，通過將電容器元件CWE的電容值設(shè)定為小于電容器元件C的電容值與輔助電容器元件CA的電容值之和，可容易地增大寫入數(shù)據(jù)中的耦合比。與實施例1相比，這使得數(shù)據(jù)能被更容易地寫入。
[0228]優(yōu)選地，用于寫入/擦除數(shù)據(jù)的電容器元件CWE的電容器電極FGCl在X軸方向上的長度LNwe小于輔助電容器元件CA的電容器電極FGC2在X軸方向上的長度LNa。因此，用于寫入/擦除數(shù)據(jù)的電容器元件CWE的電容值可容易地設(shè)定為小于也用作用于讀取數(shù)據(jù)的MISFET QR的電容器元件C的電容值和輔助電容器元件CA的電容值之和。這使得數(shù)據(jù)能比實施例1更容易地寫入。
[0229]而且在實施例2中，以與實施例1相同的方式，優(yōu)選地，選擇MISFET QS的柵電極FGS在X軸方向上的長度LNs大于柵電極FGR在X軸方向上的長度LNr。這可避免或抑制選擇MISFET QS中的穿通并降低截止?fàn)顟B(tài)下的泄漏電流，即截止泄漏電流。另一方面，在用于讀取數(shù)據(jù)的MISFET QR中，與選擇MISFET QS相比，不太必要避免或抑制穿通。因此，柵電極FGR在X軸方向上的長度LNr也可以小于柵電極FGS在X軸方向上的長度LNs。
[0230]而且在實施例2中，以與實施例1相同的方式，優(yōu)選地，在Y軸方向上插入在P型半導(dǎo)體區(qū)11和η型半導(dǎo)體區(qū)12之間的電容器電極FGCl的部分的寬度WDwe小于在Y軸方向上插入在η型半導(dǎo)體區(qū)13c和13d之間的柵電極FGR的部分的寬度WDr。因此，柵電極FGR在Y軸方向上的寬度WDr相對增大，以使用于讀取數(shù)據(jù)的MISFET QR中流動的讀取電流增大并允許高速讀取。
[0231]〈數(shù)據(jù)寫入操作的示例〉
[0232]以下將對這種閃存中的數(shù)據(jù)寫入操作的一個示例進行說明。圖19是示出在實施例2中的閃存的數(shù)據(jù)寫入操作中施加至存儲單元的各個部分的電壓的示例。圖19是沿圖17中的線A-A截取的截面圖。
[0233]在寫入數(shù)據(jù)時，在除輔助電容器元件CA之外的部分上，通常執(zhí)行與利用圖4在實施例I中說明的相同的操作。首先，通過與實施例1相同的操作，襯底IS和P型阱HPWl和HPW2彼此電隔離。而且，通過與實施例1相同的操作，例如約8V的正電壓施加至用于讀取數(shù)據(jù)的MISFET QR和選擇MISFET QS的每一個的ρ型阱HPW2，同時例如約-8V的負(fù)電壓施加至用于寫入/擦除數(shù)據(jù)的電容器元件CWE的ρ型阱HPWl。此外，例如約8V的正電壓施加至選擇MISFET QS的柵電極FGS，或使柵電極FGS進入開路狀態(tài)(圖19中示出為”開路”)。
[0234]另一方面，在實施例2中，與實施例1不同，例如約8V的正電壓從各個控制柵極線CG2通過各個導(dǎo)體部7g施加至輔助電容器元件CA的ρ型半導(dǎo)體區(qū)21的每一個。此時，如通過各個箭頭AW17所示意性示出的，耦合至導(dǎo)體部7g的各個ρ型半導(dǎo)體區(qū)21和η型阱HNWl之間的電勢差約等于0V。箭頭AW17是指箭頭的開始端和結(jié)束端之間的電勢差約等于OVo
[0235]因此，對于形成也用作用于讀取數(shù)據(jù)的MISFET QR的電容器元件C的下電極的η型嵌入阱DNW和ρ型阱HPW2的每一個來說，例如施加約8V的正電壓。另一方面，對于形成用于寫入/擦除數(shù)據(jù)的電容器元件CWE的下電極的ρ型阱HPWl來說，通過ρ型半導(dǎo)體區(qū)11施加例如約-8V的負(fù)電壓，即具有與施加至ρ型阱HPW2的電壓極性相反的極性的電壓。而且，對于輔助電容器元件CA的η型阱HNWl來說，例如施加約8V的正電壓。
[0236]通過這些電壓的施加，獨立控制ρ型阱HPWl和HPW2，且控制η型阱HNWl以具有與P型阱HPW2相同的電勢。因此，電子e_作為FN隧道電流從ρ型阱HPWl的溝道的整個表面通過電容器絕緣膜1a注入電容器電極FGCl中，或者空穴作為FN隧道電流從電容器電極FGC釋放。以此方式，寫入數(shù)據(jù)。
[0237]在寫入數(shù)據(jù)時，電容器元件C和輔助電容器元件CA經(jīng)由浮柵電極FG彼此并聯(lián)耦合，且電容器元件CWE經(jīng)由浮柵電極FG與電容器元件C和輔助電容器元件CA中每一個串聯(lián)親合。
[0238]在實施例2中，也以與實施例1相同的方式，假設(shè)電容值CAPr是電容器元件C的電容值且電容值CAPwe是電容器元件CWE的電容值，還假設(shè)電勢差Vr是在形成電容器元件C的下電極的P型阱HPW2和形成電容器元件C的上電極的柵電極FGR之間的電勢差。還假設(shè)電勢差Vwe是在形成電容器元件CWE的下電極的ρ型阱HPWl和形成電容器元件CWE的上電極的電容器電極FGCl之間的電勢差。
[0239]另一方面，在實施例2中，假設(shè)電容值CAPa是輔助電容器元件CA的電容值，且電勢差Va是在形成輔助電容器元件CA的下電極的η型阱HNWl和形成輔助電容器CA的上電極的電容器電極FGC2之間的電勢差。如上所述，電容器元件C和輔助電容器元件CA經(jīng)由浮柵電極FG彼此并聯(lián)耦合。因此，電勢差Va等于電勢差Vr。
[0240]此時，通過增加電容值CAPr和CAPa與電容值CAPr、CAPa和CAPwe的總和的比率，能增加上述表達式(I)中所示的耦合比RCl并增大電容器元件CWE中的電勢差Vwe。因此，在電容器元件CWE中，電子更可能作為FN隧道電流注入電容器電極FGCl或空穴更可能作為FN隧道電流從電容器電極FGCl釋放。
[0241]優(yōu)選地，電容器元件C、輔助電容器元件CA和電容器元件CWE被設(shè)計為使電容值CAPrXAPa和CAPwe滿足以下表達式(8)。通過滿足下述表達式(8)，能將耦合比RCl設(shè)定為大于0.5且將電勢差Vwe設(shè)定為大于電勢差Vr和Va的每一個，如上述表達式(I)中所示。因此，在電容器元件CWE中，與電容器元件C相比，電子更可能作為FN隧道電流注入電容器電極FGCl或空穴更可能作為FN隧道電流從電容器電極FGCl釋放。
[0242]CAPr+CAPa>CAPwe...(8)
[0243]以與實施例1相同的方式，假設(shè)長度LNr是柵電極FGR在X軸方向上的長度，且寬度WDr是柵電極FGR在Y軸方向上的寬度。還假設(shè)長度LNwe是電容器電極FGCl在X軸方向上的的長度且寬度WDwe是電容器電極FGCl在Y軸方向上的寬度。此時，由柵電極FGR占據(jù)的面積Sr由上述表達式⑷給出，且由電容器電極FGCl占據(jù)的面積Swe由上述表達式(5)給出。
[0244]還假設(shè)長度LNa是電容器電極FGC2在X軸方向上的長度，且寬度WDa是電容器電極FGC2在Y軸方向上的寬度。此時，由電容器電極FGC2占據(jù)的面積Sa由下述表達式(9)給出。例如當(dāng)電容器絕緣膜1a和1d以及柵極絕緣膜1b中每一個都具有相等的厚度且相等的介電常數(shù)時，通過滿足下述表達式(10)，能滿足上述表達式(8)。
[0245]Sa = LNaXffDa...(9)
[0246]Sr+Sa>Swe...(10)
[0247]圖20的曲線圖示出當(dāng)用于讀取數(shù)據(jù)的MISFET QR的電容值CAPr和用于寫入/擦除數(shù)據(jù)的電容器元件CWE的電容值CAPwe之間的比率保持恒定且輔助電容器元件CA的電容值CAPa與用于讀取數(shù)據(jù)的MISFET QR的電容值CAPr的比率改變時的耦合比。圖20中的橫坐標(biāo)代表電容值CAPa與電容值CAPr的比率。圖20中的縱坐標(biāo)示出耦合比。圖20示出電容值CAPr和CAPwe之間的比率滿足電容值CAPr:電容值CAPwe = 0.686:0.068的情況。
[0248]在圖20的曲線圖中，代表“寫入”的曲線示出寫入數(shù)據(jù)時的耦合比RC1。而且，電容值CAPa與電容值CAPr的比率是O的情況對應(yīng)于沒有形成輔助電容器元件CA的情況，即實施例1。
[0249]在圖20的曲線圖中，如代表“寫入”的曲線所示，在形成輔助電容器元件CA的情況下(實施例2)在寫入數(shù)據(jù)時的耦合比RCl高于在沒有形成輔助電容器元件CA的情況下(實施例1)在寫入數(shù)據(jù)時的耦合比RC1。因此，通過形成輔助電容器元件CA，在用于寫入/擦除數(shù)據(jù)的電容器元件CWE中，能容易地使電子作為FN隧道電流從ρ型阱HPWl通過電容器絕緣膜1a注入電容器電極FGCl中，并容易寫入數(shù)據(jù)。
[0250]而且，如通過圖20中代表“寫入”的曲線所示，在輔助電容器元件CA的電容值CAPa增大時，耦合比RC增大。因此，通過增大輔助電容器元件CA的電容值CAPa，能更容易將電子作為FN隧道電流從ρ型阱HPWl通過用于寫入/擦除數(shù)據(jù)的電容器元件CWE中的電容器絕緣膜1a注入電容器電極FGCl中，且更容易寫入數(shù)據(jù)。
[0251]圖21是示出在實施例2的閃存的數(shù)據(jù)擦除操作中施加至存儲單元的各個部分的電壓的一個示例的截面圖。圖21是沿圖17中的線A-A截取的截面圖。
[0252]在擦除數(shù)據(jù)時，在除輔助電容器元件CA之外的部分上，通常執(zhí)行與利用圖5在實施例I中說明的相同的操作。首先，通過與實施例1相同的操作，襯底IS與P型阱HPWl和HPW2彼此電隔離。而且，通過與實施例1相同的操作，例如約-8V的負(fù)電壓施加至用于讀取數(shù)據(jù)的MISFET QR和選擇MISFET QS的每一個的ρ型阱HPW2，同時例如約8V的正電壓施加至用于寫入/擦除數(shù)據(jù)的電容器元件CWE的ρ型阱HPW1。此外，例如約-8V的負(fù)電壓施加至選擇MISFET QS的柵電極FGS，或使柵電極FGS進入開路狀態(tài)(圖21中示出為”開路”)。
[0253]另一方面，在實施例2中，與實施例1不同，例如OV的電壓從各個控制柵極線CG2通過各個導(dǎo)體部7g施加至輔助電容器元件CA的ρ型半導(dǎo)體區(qū)21的每一個。此時，反向偏置施加至界面IF23處的ρη結(jié)并產(chǎn)生例如約8V的電勢差，界面IF23是在各個ρ型半導(dǎo)體區(qū)21和η型阱HNWl之間的界面，并由圖21中的粗線示出。而且，在位于電容器電極FGC2二維地重疊η型阱HNWl的有源區(qū)L5的部分上方的層中，即在對應(yīng)于溝道的區(qū)域CHa中，形成耗盡層DL。隨后，反向偏置施加至界面IF23處的ρη結(jié)，并產(chǎn)生例如約8V的電勢差，界面IF23是耗盡層DL和η型阱HNWl之間的界面，并由圖21中的粗線示出。
[0254]因此，對于η型嵌入阱DNW來說，施加具有與施加至寫入數(shù)據(jù)中的η型嵌入阱DNW的電壓的極性相同極性的電壓。對于形成也用作用于讀取數(shù)據(jù)的MISFET QR的電容器元件C的下電極的P型阱HPW2來說，施加例如約-8V的負(fù)電壓，即具有與施加至寫入數(shù)據(jù)中的η型嵌入阱DNW的電壓的極性相反極性的電壓。對于形成用于寫入/擦除數(shù)據(jù)的電容器元件CffE的下電極的ρ型阱HPWl來說，施加例如約8V的正電壓，即具有與施加至寫入數(shù)據(jù)中的η型嵌入阱DNW的電壓的極性相同極性的電壓。而且，將例如OV的電壓施加至輔助電容器元件CA的η型阱HNWl。
[0255]通過這些電壓的施加，單獨控制ρ型阱HPWl和HPW2，且控制η型阱HNWl具有與ρ型阱HPWl相同的電勢。因此，存儲在作為電容器電極FGCl的浮柵電極FG中的電子e—作為FN隧道電流從溝道的整個表面通過電容器絕緣膜1a釋放進入ρ型阱HPWl，或空穴作為FN隧道電流注入進電容器電極FGCl。以此方式，擦除數(shù)據(jù)。
[0256]當(dāng)耗盡層DL沒有形成在區(qū)域CHl中時，在形成電容器元件CWE的下電極的ρ型阱HPffl和區(qū)域CHa之間的電勢差約等于0V。此時，電容器電極CWE和輔助電容器元件CA經(jīng)由浮柵電極FG彼此并聯(lián)耦合，因此電容器元件C經(jīng)由浮柵電極FG與電容器元件CWE和輔助電容器元件CA的每一個串聯(lián)耦合。因此減小上述表達式(I)中所示的耦合比。
[0257]另一方面，當(dāng)例如OV的電壓施加至P型半導(dǎo)體區(qū)21以及形成在區(qū)域CHa中的耗盡層DL中每一個時，施加至η型阱HNW的例如約8V的正電壓沒有施加至區(qū)域CHa。因此，上述表達式(I)中所示的耦合比變得高于當(dāng)耗盡層DL沒有形成在區(qū)域CHa中時的情況。因此，當(dāng)耗盡層DL形成在區(qū)域CHa中時，與耗盡層DL沒有形成在區(qū)域CHa中時相比，在電容器元件CWE中，電子更容易作為FN隧道電流從電容器電極FGCl釋放，或空穴更容易作為FN隧道電流注入電容器電極FGCl中。
[0258]在此假設(shè)電壓Vaa是施加至輔助電容器元件的各個ρ型半導(dǎo)體區(qū)21的電壓，且電壓Vwea是施加至形成電容器元件CWE的下電極的ρ型阱HPWl的電壓。圖20的曲線圖示出在電壓Vaa是OV (Vaa = O)以及電壓Vaa等于電壓Vwea (Vaa = Vwea)的每個情況下當(dāng)電容值CAPa與電容值CAPr的比率改變時的耦合比RCl。
[0259]在20中，代表“擦除(Vaa = O) ”的曲線示出電壓Vaa是OV的情況。而且，在圖20中，代表“擦除(Vaa = Vwea) ”的曲線示出電壓Vaa等于電壓Vwea的情況。
[0260]如圖20中代表“擦除(Vaa = O) ”的曲線以及圖20中代表“擦除(Vaa = Vwea) ”的曲線所示，在電壓Vaa是OV的情況下，親合比RC高于電壓Vaa等于電壓Vwea的情況。因此，通過對各個P型半導(dǎo)體區(qū)21施加例如OV的電壓，能將電子作為FN隧道電流容易地從用于寫入/擦除數(shù)據(jù)的電容器元件CWE的ρ型阱HPWl通過電容器絕緣膜1a注入作為電容器電極FGCl的浮柵電極FG中，且容易擦除數(shù)據(jù)。
[0261]圖22是示出在實施例2中的閃存的數(shù)據(jù)讀取操作中施加至存儲單元的各個部分的電壓的示例。圖22是沿圖17中的線A-A截取的截面圖。
[0262]在讀取數(shù)據(jù)時，在