半導(dǎo)體集成電路裝置及其布局設(shè)計方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及一種半導(dǎo)體集成電路裝置，尤其涉及一種利用標(biāo)準(zhǔn)單元方式而被制造的半導(dǎo)體集成電路裝置。而且，本發(fā)明涉及這種半導(dǎo)體集成電路裝置的布局設(shè)計方法。
【背景技術(shù)】
[0002]在標(biāo)準(zhǔn)單元方式的半導(dǎo)體集成電路裝置的布局設(shè)計中，通過使用計算機(jī)來對構(gòu)成實現(xiàn)所需的功能的電路模塊的多種標(biāo)準(zhǔn)單元進(jìn)行配置并連接，從而決定MOS晶體管等電路元件的配置以及配線。此時，為了防止因天線效應(yīng)而導(dǎo)致的MOS晶體管的柵極絕緣膜的劣化，而實施在預(yù)定的MOS晶體管的柵極電極與電源配線之間連接保護(hù)用的二極管的措施。
[0003]天線效應(yīng)是指，在半導(dǎo)體集成電路裝置的金屬配線層的蝕刻工序中，較長的配線被充入電荷的現(xiàn)象。例如，在對金屬配線層進(jìn)行等離子蝕刻時，當(dāng)被連接于較長的配線的柵極電極所積蓄的電荷量變大時，柵極絕緣膜的絕緣將被破壞而產(chǎn)生柵極絕緣膜的劣化，從而成為漏電流產(chǎn)生的主要原因。因此，在金屬配線層的蝕刻工序中，在形成有被連接于MOS晶體管的柵極電極的較長的配線，并且該配線未被連接于其他的MOS晶體管的源極或漏極的情況下，天線效應(yīng)將會成為問題。
[0004]為了防止因這種天線效應(yīng)而導(dǎo)致的柵極絕緣膜的劣化，在現(xiàn)有的在標(biāo)準(zhǔn)單元方式的半導(dǎo)體集成電路裝置的布局設(shè)計中，實施在配置了多個標(biāo)準(zhǔn)單元之后，在空出的區(qū)域中優(yōu)先配置保護(hù)用的二極管的措施。
[0005]作為相關(guān)的技術(shù)，在專利文獻(xiàn)I中公開了一種以在不增加LSI芯片的面積的條件下，可靠地防止因天線效應(yīng)而導(dǎo)致的晶體管的柵極氧化膜的破壞等為目的的半導(dǎo)體集成電路裝置。
[0006]在該半導(dǎo)體集成電路裝置中，設(shè)置有多個與邏輯功能相對應(yīng)的標(biāo)準(zhǔn)單元，在該標(biāo)準(zhǔn)單元之間設(shè)置有間隙，該間隙為未設(shè)置標(biāo)準(zhǔn)單元的未使用區(qū)域，并設(shè)置有對標(biāo)準(zhǔn)單元之間進(jìn)行電連接的金屬配線。通過在該未使用區(qū)域的一部分中，于電源線與地線之間設(shè)置天線效應(yīng)保護(hù)單元，從而將輸入端子被連接于上述金屬配線，并且從因天線效應(yīng)而導(dǎo)致的柵極氧化膜的破壞中保護(hù)標(biāo)準(zhǔn)單元。
[0007]但是，在半導(dǎo)體集成電路裝置的制造中，存在如下的情況，S卩，在制作了為了在半導(dǎo)體基板上形成柵極電極、雜質(zhì)擴(kuò)散區(qū)域或配線而使用的光掩膜之后，產(chǎn)生實施電路修正的需要。而且，還存在如下的情況，即，在半導(dǎo)體基板上實際形成了柵極電極或雜質(zhì)擴(kuò)散區(qū)域之后，產(chǎn)生實施電路修正的需要。在現(xiàn)有的標(biāo)準(zhǔn)單元方式的半導(dǎo)體集成電路裝置的布局設(shè)計中，并未考慮用于在這種情況下實施電路修正的對策。
[0008]專利文獻(xiàn)1:日本特開2000 - 332206號公報(段落0015 — 0017、圖1、圖2)

【發(fā)明內(nèi)容】

[0009]因此，鑒于上述這一點(diǎn)，本發(fā)明的一個目的在于，提供一種半導(dǎo)體集成電路裝置，所述半導(dǎo)體集成電路裝置能夠在不增加半導(dǎo)體基板的面積的條件下，即使在制作了半導(dǎo)體集成電路裝置的制造工序中所使用的光掩膜之后實施電路修正的情況下也可確保相對于電路修正的靈活性，并且實現(xiàn)天線效應(yīng)對策。
[0010]為了解決以上的課題，本發(fā)明的第一觀點(diǎn)所涉及的半導(dǎo)體集成電路裝置的布局設(shè)計方法包括:步驟(a)，在邏輯電路配置區(qū)域的一部分中配置分別構(gòu)成多個功能模塊的多個標(biāo)準(zhǔn)單元，所述多個功能模塊實現(xiàn)半導(dǎo)體集成電路裝置的邏輯功能；步驟(b)，在邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元的區(qū)域的一部分中配置多個基本單元；步驟(C)，在邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元以及基本單元的區(qū)域的至少一部分中，配置包括第一二極管以及第二二極管的至少一個二極管單元，所述第一二極管被連接于預(yù)定的晶體管的柵極電極與第一電源配線之間，所述第二二極管被連接于該柵極電極與第二電源配線之間。
[0011]另外，本發(fā)明的第一觀點(diǎn)所涉及的半導(dǎo)體集成電路裝置為，包括具有邏輯電路配置區(qū)域的半導(dǎo)體基板的半導(dǎo)體集成電路裝置，并具備:多個標(biāo)準(zhǔn)單元，其被配置于邏輯電路配置區(qū)域的一部分中，并分別構(gòu)成多個功能模塊，所述多個功能模塊實現(xiàn)半導(dǎo)體集成電路裝置的邏輯功能；多個基本單元，其被配置于邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元的區(qū)域的一部分中；至少一個二極管單元，其被配置于邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元以及基本單元的區(qū)域的至少一部分中，并包括第一二極管以及第二二極管，所述第一二極管被連接于預(yù)定的晶體管的柵極電極與第一電源配線之間，所述第二二極管被連接于該柵極電極與第二電源配線之間，二極管單元在與二極管單元的長邊方向正交的方向上被配置于，兩個標(biāo)準(zhǔn)單元之間的區(qū)域、標(biāo)準(zhǔn)單元與基本單元之間的區(qū)域或者邏輯電路配置區(qū)域的端部的區(qū)域的至少一部分中。
[0012]根據(jù)本發(fā)明的第一觀點(diǎn)，由于在邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元的區(qū)域中配置有通用的基本單元以及保護(hù)用的二極管單元，從而能夠僅通過變更配線層便將基本單元作為功能模塊進(jìn)行使用，因此能夠提供一種半導(dǎo)體集成電路裝置，所述半導(dǎo)體集成電路裝置能夠在不增加半導(dǎo)體基板的面積的條件下，即使在制作了半導(dǎo)體集成電路裝置的制造工序中所使用的光掩膜之后實施電路修正的情況下也可確保相對于電路修正的靈活性，并且實現(xiàn)天線效應(yīng)對策。
[0013]在此，可以采用如下方式，S卩，基本單元的寬度大于二極管單元的寬度，標(biāo)準(zhǔn)單元的長度、基本單元的長度和二極管單元的長度大致相等。在這種情況下，能夠在邏輯電路配置區(qū)域中的配置了標(biāo)準(zhǔn)單元以及基本單元之后的未配置區(qū)域中配置二極管單元。
[0014]本發(fā)明的第二觀點(diǎn)所涉及的半導(dǎo)體集成電路裝置的布局設(shè)計方法為如下的布局設(shè)計方法，即，在本發(fā)明的第一觀點(diǎn)所涉及的半導(dǎo)體集成電路裝置的布局設(shè)計方法中，步驟(b)包括:步驟(bl)，在邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元的區(qū)域的一部分中配置多個第一基本單元；步驟(b2)，在邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元以及第一基本單元的區(qū)域的一部分中配置多個第二基本單元，所述多個第二基本單元具有小于第一基本單元的寬度且大于二極管單元的寬度的寬度。
[0015]另外，本發(fā)明的第二觀點(diǎn)所涉及的半導(dǎo)體集成電路裝置為如下的半導(dǎo)體集成電路裝置，g卩，在本發(fā)明的第一觀點(diǎn)所涉及的半導(dǎo)體集成電路裝置中，多個基本單元包括多個第一基本單元以及多個第二基本單元，所述多個第一基本單元被配置于邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元的區(qū)域的一部分中，所述多個第二基本單元被配置于邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元以及第一基本單元的區(qū)域的一部分中，并具有小于第一基本單元的寬度且大于二極管單元的寬度的寬度。
[0016]根據(jù)本發(fā)明的第二觀點(diǎn)，由于在邏輯電路配置區(qū)域中的未配置標(biāo)準(zhǔn)單元的區(qū)域中配置有通用的第一基本單元、第二基本單元以及保護(hù)用的二極管單元，從而能夠通過僅變更配線層便將第一基本單元以及第二基本單元作為功能模塊進(jìn)行使用，因此能夠提供一種半導(dǎo)體集成電路裝置，所述半導(dǎo)體集成電路裝置能夠在不增加半導(dǎo)體基板的面積的條件下，即使在制作了半導(dǎo)體集成電路裝置的制造工序中所使用的光掩膜之后實施電路修正的情況下也可確保相對于電路修正的靈活性，并且實現(xiàn)天線效應(yīng)對策。
[0017]在此，也可以采用如下方式，即，第一基本單元的寬度為二極管單元的寬度的大致3倍，第二基本單元的寬度為二極管單元的寬度的大致2倍，標(biāo)準(zhǔn)單元的長度、第一基本單元的長度、第二基本單元的長度和二極管單元的長度大致相等。在這種情況下，能夠在邏輯電路配置區(qū)域中的配置了標(biāo)準(zhǔn)單元以及第一基本單元之后的未配置區(qū)域中配置第二基本單元，而且，能夠在配置了第二基本單元之后的未配置區(qū)域中配置二極管單元。
[0018]也可以采用如下方式，即，在以上方式中，基本單元或第一基本單元包括:具有共同的第一柵極電極的第一 P溝道晶體管以及第一 N溝道晶體管；和具有共同的第二柵極電極的第二 P溝道晶體管以及第二 N溝道晶體管。在這種情況下，能夠通過將配線連接于一個或多個基本單元，或者一個或多個第一基本單元，從而構(gòu)成各種功能模塊。
[0019]另外，也可以采用如下方式，S卩，第二基本單元包括具有共同的第三柵極電極的第三P溝道晶體管以及第三N溝道晶體管。在這種情況下，能夠通過將配線連接于一個或多個第一基本單元以及第二基本單元，從而構(gòu)成各種功能模塊?；蛘?，能夠通過將配線連接于第二基本單元，從而構(gòu)成倒相器。
【附圖說明】
[0020]圖1為表示本發(fā)明的各實施方式所涉及的半導(dǎo)體集成電路裝置的布局的俯視圖。
[0021]圖2為第一實施方式所涉及的半導(dǎo)體集成電路裝置的邏輯電路配置區(qū)域的俯視圖。
[0022]圖3為表示圖2中的基本單元的布局的示例的俯視圖。
[0023]圖4為表示使