一種mos晶體管結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)及其制造方法，具體地，涉及一種MOS晶體管結(jié)構(gòu)及其制造方法。
技術(shù)背景
[0002]在MOSFET結(jié)構(gòu)中，柵極寄生電容是影響器件頻率響應(yīng)和開關(guān)速度的關(guān)鍵性因素，決定柵極RC延時以及RF頻率響應(yīng)。為了提高器件性能，我們需要盡可能地減小MOSFET的寄生電容，而隨著器件尺寸日益減小，寄生電容的影響越來越顯著，進一步減小器件的寄生電容能夠顯著改善器件性能。
[0003]寄生電容是由器件的物理結(jié)構(gòu)直接決定的，其大小與器件的尺寸直接相關(guān)。如圖1所示，柵極寄生電容主要包括三部分:即內(nèi)邊緣寄生電容Cif，外邊緣寄生電容Ctjf以及重疊寄生電容COT。其中，外邊緣寄生電容Ctjf是柵寄生電容中最主要的部分，它的大小與柵極長度、柵極高度以及柵與源漏之間的填充材料密切相關(guān)。受諸多限制，對于特定尺寸的器件，其柵極長度和柵極高度無法進一步縮小，器件結(jié)構(gòu)的改變也會引起很多其他的負面效應(yīng)，器件的寄生電容很難被進一步減小。
[0004]基于這一問題，本發(fā)明提供了一種新型半導(dǎo)體結(jié)構(gòu)，在形成層間介質(zhì)層之后刻蝕掉側(cè)墻，在柵極與源漏區(qū)上方的層間介質(zhì)層中形成空位，用空氣取代之前的側(cè)墻材料，有效地減小了外部邊緣區(qū)域材料的介電常數(shù)，同時削弱了源漏區(qū)與柵極之間的電容耦合效應(yīng)，從而有效地減小了寄生電容，優(yōu)化了器件性能。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種MOS晶體管結(jié)構(gòu)及其制作方法，減小了寄生電容，優(yōu)化了器件性能。具體地，本發(fā)明提供的制造方法包括以下步驟:
[0006]a.提供半導(dǎo)體襯底和偽柵疊層，在所述偽柵疊層兩側(cè)的襯底中具有源漏擴展區(qū)；
[0007]b.在所述偽柵疊層兩側(cè)形成淀積第一側(cè)墻部分；
[0008]c.在所述淀積第一側(cè)墻部分垂直于襯底的表面上形成第二側(cè)墻部分；
[0009]d.去除所述第一側(cè)墻部分位于偽柵疊層頂部以及源漏擴展區(qū)上位于第二側(cè)墻部分外側(cè)的部分，形成側(cè)墻；
[0010]e.在偽柵疊層兩側(cè)的襯底中形成源漏區(qū)，并在所述源漏區(qū)上方形成層間介質(zhì)層；
[0011]f.去除所述偽柵疊層以形成開口，并在并在所述開口中填充柵極疊層；
[0012]g.去除所述側(cè)墻，形成空位；
[0013]h.在所述層間介質(zhì)層和偽柵疊層上淀積犧牲材料層，并進行化學(xué)機械拋光，直至露出柵極疊層頂部。
[0014]其中，在步驟b中，所述第一側(cè)墻部分的材料為氮化硅。
[0015]其中，在步驟b中，所述第一側(cè)墻部分的厚度為10?30nm。
[0016]其中，在步驟c中，所述第二側(cè)墻部分與第二側(cè)墻部分的材料相同。
[0017]其中，在步驟d中，所述去除第一側(cè)墻部分的方法是各向異性刻蝕。
[0018]其中，在步驟d中，所述層間介質(zhì)層的材料與側(cè)墻的材料不同。
[0019]其中，在步驟d中，所述層間介質(zhì)層的材料為氧化硅。
[0020]其中，在步驟g中，所述去除側(cè)墻的方法是選擇性刻蝕。
[0021]其中，在步驟h中，所述犧牲材料層的材料與層間介質(zhì)層相同。
[0022]相應(yīng)的，本發(fā)明還提供了一種MOS晶體管結(jié)構(gòu)，包括:
[0023]襯底；
[0024]柵極疊層，位于所述襯底上方；
[0025]源漏區(qū)，位于所述柵極疊層兩側(cè)襯底中；
[0026]層間介質(zhì)層，覆蓋所述源漏區(qū)；
[0027]空位，位于所述柵極疊層兩側(cè)，被所述層間介質(zhì)層和襯底包圍；以及
[0028]蓋層，覆蓋所述空位頂部。
[0029]其中，所述空位與層間介質(zhì)層相鄰的面為弧形，其頂部的寬度小于底部的寬度。
[0030]其中，所述空位頂部的寬度為10?30nm，頂部與底部的寬度差為30?60nm。
[0031]其中，所述的厚度小于5nm。
[0032]根據(jù)本發(fā)明提供的MOS晶體管結(jié)構(gòu)，在形成層間介質(zhì)層之后刻蝕掉側(cè)墻，在柵極與源漏區(qū)上方的層間介質(zhì)層中形成空位，用空氣取代之前的側(cè)墻材料，有效地減小了外部邊緣區(qū)域材料的介電常數(shù)，同時削弱了源漏區(qū)與柵極之間的電容耦合效應(yīng)，從而有效地減小了寄生電容，優(yōu)化了器件性能。
【附圖說明】
[0033]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0034]圖1為MOS器件棚寄生電容的不意圖；
[0035]圖2?圖12為根據(jù)本發(fā)明的一個【具體實施方式】的MOS器件各個制造階段的剖面圖。
[0036]附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。
【具體實施方式】
[0037]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施例作詳細描述。
[0038]下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0039]參見圖12，本發(fā)明提供了一種MOS晶體管結(jié)構(gòu)，包括:襯底100 ;位于所述襯底100上方的柵極疊層200 ;位于所述柵極疊層200兩側(cè)的空位106 ;位于所述空位106頂部的蓋層107 ;位于所述柵極疊層200兩側(cè)襯底中的源漏區(qū)202 ;以及覆蓋源漏區(qū)202的層間介質(zhì)層300。其中，所述空位106與層間介質(zhì)層300相鄰的面為弧形，其頂部的寬度小于底部的寬度，所述空位106頂部的寬度為10?30nm，頂部與底部的寬度差為30?60nm。其中，所述蓋層107的厚度小于5nm。
[0040]該襯底100首選是一薄的單晶硅層，也可以是單晶的鍺硅合金。
[0041]柵極疊層200可以只為金屬柵極，也可以為金屬/多晶硅復(fù)合柵極，其中多晶硅上表面上具有硅化物。
[0042]根據(jù)本發(fā)明提供的MOS晶體管結(jié)構(gòu)，在形成層間介質(zhì)層之后刻蝕掉側(cè)墻，在柵極與源漏區(qū)上方的層間介質(zhì)層中形成空位，用空氣取代之前的側(cè)墻材料，有效地減小了外部邊緣區(qū)域材料的介電常數(shù)，同時削弱了源漏區(qū)與柵極之間的電容耦合效應(yīng)，從而有效地減小了寄生電容，優(yōu)化了器件性能。
[0043]下面結(jié)合附圖對本發(fā)明的制作方法進行詳細說明，包括以下步驟。需要說明的是，本發(fā)明各個實施例的附圖僅是為了示意的目的，因此沒有必要按比例繪制。
[0044]首先提供襯底100。所述襯底材料為半導(dǎo)體材料，可以是硅，鍺，砷化鎵等，優(yōu)選的，在本實施例中，所用襯底為硅襯底。
[0045]接下來，在所述襯底表面形成偽柵疊層101。所述偽柵結(jié)構(gòu)101可以是單層的，也可以是多層的。偽柵結(jié)構(gòu)101可以包括聚合物材料、非晶硅、多晶硅或TiN，厚度可以為1nm?200nm。本實例中，偽柵結(jié)構(gòu)包括多晶硅和二氧化硅。具體的，首先采用化學(xué)汽相淀積的方法在所述半導(dǎo)體襯底上淀積多晶硅，接著在多晶硅上方形成一層二氧化硅介質(zhì)層，形成方法可以是外延生長、氧化、CVD等。接著采用常規(guī)CMOS工藝，對所述二氧化硅介質(zhì)層和多晶硅進行光刻和刻蝕，將圖形化，形成偽柵疊層，如圖2所示。
[0046]接下來，如圖3所示，對偽柵結(jié)構(gòu)102兩側(cè)的襯底100進行淺摻雜，以形成作為源漏延伸區(qū)的輕摻雜源漏區(qū)201。還可以進行Halo注入，以在源漏延伸區(qū)下方形成Halo注入?yún)^(qū)。其中淺摻雜的雜質(zhì)類型與器件類型一致，Halo注入的雜質(zhì)類型與器件類型相反。
[0047]接下來，在所述半導(dǎo)體結(jié)構(gòu)上淀積第一側(cè)墻部分102。所述第一側(cè)墻部分102的目的是使形成的側(cè)墻頂部具有一定的厚度，從而不會在后續(xù)工藝中被形成的層間介質(zhì)層300覆蓋，便于選擇性刻蝕。第一側(cè)墻部分102的材料為絕緣介質(zhì)，可以為氧化硅或氮化硅。在本發(fā)明中，為了便于選擇性刻蝕，所述第一側(cè)墻部分102的材料為氮化硅。具體的，可以采用化學(xué)氣相淀積、等離子體淀積等方法在所述半導(dǎo)體結(jié)構(gòu)上淀積一層氮化硅，其厚度為10 ?30nm。
[0048]接下來，如圖5所示，在所述第一側(cè)墻部分102垂直于襯底的表面上形成第二側(cè)墻部分103，所述第二側(cè)墻部分103與第一側(cè)墻部分102的材料相同。具體的，用LPCVD在第一側(cè)墻部分10