半導體器件及其制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體制造工藝，特別涉及一種半導體器件及其制作方法。
【背景技術(shù)】
[0002] 相變存儲器（PCM)是近年來興起的一種非揮發(fā)性半導體存儲器。與傳統(tǒng)的存儲器 相比，它具有存儲單元尺寸小、高讀寫速度、低功耗、循環(huán)壽命長以優(yōu)異的抗輻照性能等優(yōu) 點。基于上述有優(yōu)點，相變存儲器不僅能夠取代現(xiàn)有的存儲器，而且還在普通存儲器達不到 的一些領(lǐng)域(諸如空間、航天技術(shù)和軍事等領(lǐng)域）產(chǎn)生新的應(yīng)用。
[0003] 圖1是現(xiàn)有技術(shù)的相變存儲器單元的剖視圖。如圖1所示，相變存儲器單元100 包括底部電極101、相變插塞102和頂部電極103。底部電極101、相變插塞102和頂部電極 103由介電層104包圍與周圍器件隔離。相變插塞102由相變材料(例如Ge-Sb-Te相變材 料)形成。不同強度的電流流經(jīng)相變插塞102,通過電流流過相變插塞102所產(chǎn)生的熱效應(yīng) 將相變材料由晶態(tài)（SET態(tài))轉(zhuǎn)變?yōu)榉蔷B(tài)（RESET態(tài))，即可以對相變材料進行復位（RESET) 操作。
[0004] 相變材料通過電脈沖引起的局部發(fā)熱而將其相態(tài)轉(zhuǎn)變?yōu)榫B(tài)和非晶態(tài)，相變存儲 器就是利用該特性存儲二進制信息的半導體器件。相變存儲器是基于電阻的存儲器，通過 相變材料在晶態(tài)和非晶態(tài)間的轉(zhuǎn)換而相應(yīng)呈現(xiàn)低阻和高阻的電阻特性來達到存儲二進制 信息的目的。
[0005] 相變插塞102的形成方式包括以下步驟：如圖2A所示，在介電層104中形成與 底部電極101對準的開口 105 ;如圖2B所示，在開口 105內(nèi)和介電層104上形成相變材料 層106 ;如圖2C所示，執(zhí)行化學機械拋光工藝去除開口以外的相變材料層，以形成相變插塞 106。但是，相變材料層106與其下方的介電層104的粘附力較差，且由于相變材料層106 自身的特性無法在相變材料層106和介電層104之間形成膠層。這導致在化學機械拋光過 程中很容易將開口 105內(nèi)的相變材料層106拉出，如圖2C所示。并且隨著關(guān)鍵尺寸減小， 為了擴大沉積相變材料層106 (例如采用物理氣相沉積或化學氣相沉積）的工藝窗口，通常 會形成淺的相變插塞102。這樣會進一步增大開口 105內(nèi)的相變材料層106在化學機械拋 光過程中被拉出。
[0006] 因此，需要一種半導體器件及其制作方法，以至少在一定程度上解決現(xiàn)有技術(shù)中 存在的問題。

【發(fā)明內(nèi)容】

[0007] 在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進 一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的 關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
[0008] 本發(fā)明提供一種半導體器件的制作方法，所述方法包括：提供半導體襯底；在所 述半導體襯底上形成介電層，在所述介電層中形成有凹槽；在所述凹槽內(nèi)和所述介電層上 形成相變材料層，所述相變材料層填滿所述凹槽；在所述相變材料層上形成保護層；以及 執(zhí)行化學機械拋光工藝，去除所述保護層和所述凹槽以外的相變材料層。
[0009] 優(yōu)選地，所述保護層的拋光速率小于所述相變材料層的拋光速率。
[0010] 優(yōu)選地，所述保護層的結(jié)合力大于所述相變材料層的結(jié)合力。
[0011] 優(yōu)選地，所述保護層包括TiN、TaN、Ti、Ta中的一種或多種。
[0012] 優(yōu)選地，所述保護層的厚度為50A-200A。
[0013] 優(yōu)選地，所述方法用于形成用于相變存儲器的相變插塞。
[0014] 優(yōu)選地，所述介電層中還形成有底部電極，所述底部電極位于所述相變插塞的下 方且與所述相變插塞電連接。
[0015] 優(yōu)選地，所述方法還包括在所述相變插塞的正上方形成與所述相變插塞電連接的 頂部電極。
[0016] 本發(fā)明還提供一種半導體器件，所述半導體器件是采用如上所述的任一種方法形 成的。
[0017] 根據(jù)本發(fā)明的制作半導體器件的方法，在相變材料層的上面形成保護層。該保護 層在化學機械拋光過程中覆蓋相變材料層，可以保護相變材料層，避免在拋光過程中將相 變材料層完全拔出。
【附圖說明】
[0018] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0019] 圖1是現(xiàn)有技術(shù)的相變存儲器單元的剖視圖；
[0020] 圖2A-2C是現(xiàn)有技術(shù)形制作相變插塞的過程中各個步驟獲得的器件的剖視圖；
[0021] 圖3是根據(jù)本發(fā)明一個實施例制作半導體器件的工藝流程圖；以及
[0022] 圖4A-4F是根據(jù)本發(fā)明一個實施例制作半導體器件的過程中各步驟獲得的器件 的剖視圖。
【具體實施方式】
[0023] 接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實施例。但 是，本發(fā)明能夠以不同形式實施，而不應(yīng)當解釋為局限于這里提出的實施例。相反地，提供 這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在 附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相 同的元件。
[0024] 應(yīng)當明白，當元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 他元件或?qū)訒r，其可以直接地在其他元件或?qū)由?、與之相鄰、連接或耦合到其他元件或?qū)樱?或者可以存在居間的元件或?qū)?。相反，當元件被稱為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接耦合到"其他元件或?qū)訒r，則不存在居間的元件或?qū)印?br>[0025] 根據(jù)本發(fā)明的一個方面，提供一種半導體器件的制作方法。圖3示出了根據(jù)本發(fā) 明一個實施例的半導體器件的制作方法的流程圖，圖4A-4F示出了采用圖3中示出的流程 圖來制作半導體器件過程中各步驟獲得的器件的剖視圖。下面將結(jié)合圖3所示的流程圖以 及圖4A-4F所示的半導體器件剖視圖描述本發(fā)明的半導體器件的制作方法。
[0026] 執(zhí)行步驟S310:提供半導體襯底。
[0027] 如圖4A所示，提供半導體襯底400。該半導體襯底400可以是硅、絕緣體上 硅（SOI)、絕緣體上層疊硅（SS0I)、絕緣體上層疊鍺化硅（S-SiGeOI)、絕緣體上鍺化硅 (SiGeOI)以及絕緣體上鍺（GeOI)中的至少一種。半導體襯底400中可以形成有用于隔離 有源區(qū)的淺溝槽隔離（STI)等，淺溝槽隔離可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和 /或其他現(xiàn)有的低介電材料形成。當然，半導體襯底400中還可以形成有其它器件，例如晶 體管等等。為了圖示簡潔，在這里僅用方框來表示半導體襯底400。
[0028] 執(zhí)行步驟S320 :在半導體襯底上形成介電層，在介電層中形成有凹槽。
[0029] 如圖4B所示，在半導體襯底400上形成介電層410。介質(zhì)層410可為氧化硅 層，包括利用熱化學氣相沉積（thermalCVD)制造工藝或高密度等離子體（HDP)制造工 藝形成的有摻雜或未摻雜的氧化硅的材料層，例如未經(jīng)摻雜的硅玻璃（USG)、磷硅玻璃 (PSG)或硼磷硅玻璃（BPSG)。此外，介電層410也可以是摻雜硼或摻雜磷的自旋涂布式 玻璃（spin-on-glass，S0G)、摻雜磷的四乙氧基硅烷（PTEOS)或摻雜硼的四乙氧基硅烷 (BTEOS)0
[0030] 此外，介電層410的材料還可以包括例如碳氟化合物（CF)、摻碳氧化硅（SiOC)、或 碳氮化硅（SiCN)等?；蛘?，也可以使用在碳氟化合物（CF)上