等離子體刻蝕方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及等離子體刻蝕技術(shù)。
【背景技術(shù)】
[0002]等離子體處理系統(tǒng)被廣泛地應(yīng)用于處理半導(dǎo)體基板，特別是在半導(dǎo)體制造中硅晶圓的刻蝕。近年來，隨著半導(dǎo)體器件的集成度提高，半導(dǎo)體器件的線寬越來越小，對于半導(dǎo)體工藝的要求越來越高，等離子體刻蝕工藝成為目前半導(dǎo)體制造中最為重要的工藝之一。
[0003]現(xiàn)有技術(shù)中，等離子體刻蝕工藝通常在等離子體處理裝置中通入刻蝕氣體，并電離形成等離子體，利用所述等離子體對待刻蝕的基底進行刻蝕。目前，深硅刻蝕一般采用Bosch工藝。Bosch工藝，也稱為“切換式刻蝕工藝”，以F的等離子氣體化學(xué)方法刻蝕硅，在刻蝕過程中，通入刻蝕氣體刻蝕一段時間，然后再用碳氟等離子氣體對刻蝕基底側(cè)壁鈍化，鈍化一段時間，之后再進行刻蝕，這樣循環(huán)地進行刻蝕和鈍化交替加工。在實際刻蝕過程中，需要上百次的刻蝕與鈍化交替重復(fù)加工，來提高刻蝕的選擇性。
[0004]圖1為Bosch刻蝕結(jié)構(gòu)示意圖。如圖1所示，采用Bosch工藝在硅基底100上刻蝕形成的溝槽I1中，由于采用交替加工的方法，不可避免的將會在刻蝕的溝槽110側(cè)壁產(chǎn)生波紋101，同時，交替加工積累的能量將使光刻膠損壞，不能很好的保護其下面的硅基底表面，影響刻蝕樣品的表面質(zhì)量。
[0005]圖2為non-Bosch刻蝕結(jié)構(gòu)不意圖。
[0006]現(xiàn)有技術(shù)中，對娃基底進行大尺寸non-Bosch刻蝕過程中，一般米用單一的刻蝕條件一次性刻蝕完成。如圖2所示，采用non-Bosch工藝在硅基底200刻蝕形成的溝槽210中，不可避免的面臨著底部201粗糙度、側(cè)壁202角度α控制以及頂部側(cè)壁突出倒懸203三大問題。其中，溝槽210底部201粗糙度可以通過增加等離子體刻蝕過程中的偏置功率來消除，側(cè)壁202角度α的控制也可以通過改變偏置功率的大小實現(xiàn)，但偏置功率的增加，會導(dǎo)致溝槽頂部粗糙度的增大；此外，頂部側(cè)壁突出倒懸203需要采用不含偏置功率的刻蝕步驟來消除，而不含偏置功率的刻蝕步驟的引入，會使得刻蝕結(jié)構(gòu)整體的側(cè)壁輪廓出現(xiàn)明顯的雙斜坡，嚴(yán)重影響了溝槽結(jié)構(gòu)側(cè)壁垂直度。
[0007]綜上所述,在non-Bosch刻蝕中,刻蝕結(jié)構(gòu)底部粗糙度、側(cè)壁角度控制需要通過等離子體刻蝕過程中偏置功率的控制來改善；而頂部側(cè)壁突出倒懸的問題，則需要引入不含偏置功率的刻蝕步驟。上述矛盾嚴(yán)重影響了硅等離子體刻蝕技術(shù)中刻蝕結(jié)構(gòu)底部/側(cè)壁/頂部粗糙度的提高、側(cè)壁垂直度的改善以及頂部側(cè)壁突出倒懸結(jié)構(gòu)的消除，是半導(dǎo)體制技術(shù)中獲得高質(zhì)量硅刻蝕結(jié)構(gòu)亟需解決的問題。

【發(fā)明內(nèi)容】

[0008]本發(fā)明所要解決的技術(shù)是，提供一種等離子體刻蝕方法，能夠降低刻蝕結(jié)構(gòu)底部的粗糙度，消除頂部側(cè)壁的突出倒懸，同時還能夠控制側(cè)壁角度，得到高質(zhì)量、刻蝕形貌平滑的等離子體刻蝕結(jié)構(gòu)。
[0009]本發(fā)明提供的等離子體刻蝕方法，包括步驟:
[0010]提供待刻蝕的半導(dǎo)體基底；
[0011]執(zhí)行一次或多次制程循環(huán)步驟，所述制程循環(huán)步驟包括:有偏置功率的刻蝕步驟和沒有偏置功率的刻蝕步驟。
[0012]作為可選擇的技術(shù)方案，所述制程循環(huán)步驟的執(zhí)行時間為I?20s ;所述有偏置功率的刻蝕步驟和沒有偏置功率的刻蝕步驟執(zhí)行時間比為1:10?10:1 ;進一步地，所述有偏置功率的刻蝕步驟和沒有偏置功率的刻蝕步驟執(zhí)行時間比為1:1。
[0013]作為可選擇的技術(shù)方案，所述有偏置功率的刻蝕步驟中，偏置功率為10?150W ；所述制程循環(huán)步驟的執(zhí)行次數(shù)> 10。
[0014]作為可選擇的技術(shù)方案，所述半導(dǎo)體基底上圖形化的待刻蝕結(jié)構(gòu)特征尺寸>I μ m，刻蝕深度> I μ m ;所述等離子體刻蝕的刻蝕材料為硅材料。
[0015]作為可選擇的技術(shù)方案，所述制程循環(huán)步驟執(zhí)行過程中，等離子體刻蝕的腔體壓力為100?300mTorr ;等離子體刻蝕的源功率為800?4000W。
[0016]作為可選擇的技術(shù)方案，所述制程循環(huán)步驟執(zhí)行過程中，刻蝕氣體包括SF6和碳氟化合物氣體，進一步地，所述碳氟化合物氣體為CF4或C4F8或二者的混合氣體。
[0017]本發(fā)明提供的等離子體刻蝕方法，采用有偏置功率的刻蝕步驟和沒有偏置功率的刻蝕步驟交替進行，通過對上述兩刻蝕步驟執(zhí)行時間及偏置功率大小的調(diào)整，在等離子體刻蝕結(jié)構(gòu)底部粗糙度、側(cè)壁頂部粗糙度、側(cè)壁角度及頂部側(cè)壁突出倒懸等問題之間取得平衡，在降低刻蝕結(jié)構(gòu)底部/側(cè)壁頂部粗糙度、消除頂部側(cè)壁突出倒懸問題的同時，通過等離子體刻蝕過程中腔體壓力及偏置功率大小的調(diào)整實現(xiàn)對刻蝕結(jié)構(gòu)側(cè)壁角度的控制，從而根據(jù)刻蝕結(jié)構(gòu)要求，得到側(cè)壁角度可控、側(cè)壁及底部表面粗糙度較小的高質(zhì)量等離子體刻蝕結(jié)構(gòu)。
【附圖說明】
[0018]圖1為現(xiàn)有技術(shù)中Bosch刻蝕結(jié)構(gòu)示意圖；
[0019]圖2為現(xiàn)有技術(shù)中non-Bosch刻蝕結(jié)構(gòu)不意圖；
[0020]圖3為本發(fā)明提供的等離子體刻蝕方法步驟流程圖；
[0021]圖4為本發(fā)明提供的等離子體刻蝕方法中待處理半導(dǎo)體基底結(jié)構(gòu)示意圖；
[0022]圖5為本發(fā)明提供的等離子體刻蝕方法刻蝕得到的半導(dǎo)體結(jié)構(gòu)示意圖。
【具體實施方式】
[0023]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施方式作進一步地詳細(xì)描述。本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0024]圖3為本發(fā)明提供的等離子體刻蝕方法步驟流程圖。
[0025]如圖3所示，本【具體實施方式】提供的等離子體刻蝕方法包括以下步驟:
[0026]步驟S1:提供待處理半導(dǎo)體基底400。
[0027]該步驟中，所提供的待處理半導(dǎo)體基底400表面包括圖形化的待刻蝕結(jié)構(gòu)，且半導(dǎo)體基底400的待刻蝕材料為硅材料。
[0028]圖4為本【具體實施方式】提供的待處理半導(dǎo)體基底結(jié)構(gòu)示意圖。
[0029]作為可選實施方式，如圖4a、圖4b所示，所述待處理半導(dǎo)體基底400可以為原始或外延的半導(dǎo)體材料晶圓410，如單晶硅/鍺硅/鍺或其他公知的II1-V族半導(dǎo)體材料晶圓410a、帶有絕緣埋層411的單晶硅/應(yīng)變硅晶圓410b (SOI/sSOI晶圓)等，且所述原始或外延的半導(dǎo)體材料晶圓410表面或待刻蝕區(qū)域還可以包括半導(dǎo)體摻雜的阱區(qū)或有源區(qū)。
[0030]作為又一可選實施方式，所述待處理半導(dǎo)體基底400可以包括形成于所述半導(dǎo)體材料晶圓410表面的各種半導(dǎo)體結(jié)構(gòu)。作為一具體實施例，所述待處理半導(dǎo)體基底400可以包括形成于所述半導(dǎo)體材料晶圓410表面的介電層或介質(zhì)層420,如圖4c所不,該表面介質(zhì)層420可以為用于形成多晶硅柵的柵氧化層420a和多晶硅柵層420b。此外，如圖4d所示，所述待處理半導(dǎo)體基底400還可以包括形成于所述半導(dǎo)體材料晶圓410表面的半導(dǎo)體器件430等半導(dǎo)體結(jié)構(gòu)。
[0031]需要說明的是，本【具體實施方式】提供的待處理半導(dǎo)體基底400上待刻蝕的半導(dǎo)體材料為硅材料，圖形化的待刻蝕結(jié)構(gòu)的特征尺寸一般為微米級，可以為幾微米，也可以為幾十甚至幾百微米，且待刻蝕圖形需進行的刻蝕深度較深，一般也為微米級，甚至可達到幾十或幾百微米。優(yōu)選地，該待處理半導(dǎo)體基底400用于形成CMOS圖像傳感器結(jié)構(gòu)。
[0032]作為較佳實施方式，半導(dǎo)體基底400上圖形化的待刻蝕結(jié)構(gòu)的特征尺寸> I μ m,刻蝕深度> I μ m ;優(yōu)選地，待刻蝕結(jié)構(gòu)的特征尺寸> 10 μ m,刻蝕深度> 10 μ m ;最佳地，待刻蝕結(jié)構(gòu)的特征尺寸> 10(^111，刻蝕深度> 100 μ m。作為可選實施例，待刻蝕結(jié)構(gòu)的特征尺寸為8μηι或50μηι或300 μ m ;可是深度為10 μ m或70 μ m或500 μ m。
[0033]該步驟中，所提供的待處理半導(dǎo)體基底400表面通常覆蓋有光刻膠或硬掩膜層等作為等離子體刻蝕的掩膜層。作為可選實施方式，所述提供的待處理半導(dǎo)體基底400可以為I片，也可以為多片。
[0034]該步驟中，待處理半導(dǎo)體基底400置于等離子體處理裝置中，進行后續(xù)等離