盡后表面電場(chǎng)平坦。
[0065]如圖1所示，最后還包括步驟:形成層間膜，通過(guò)接觸孔工藝形成接觸孔113連接；形成頂部金屬引線，所述源區(qū)111a、所述漏區(qū)111b、所述P型襯底引出區(qū)112和所述多晶硅柵109分別通過(guò)接觸孔113和頂部金屬引線連接并分別實(shí)現(xiàn)源極、漏極、P型襯底引出電極和柵極的引出。
[0066]所述LDMOS器件的制造工藝集成在B⑶工藝中，所述LDMOS器件的制造工藝中的所述P阱103和所述B⑶工藝中的CMOS器件的P阱103工藝相同且同步形成，所述LDMOS器件的制造工藝中的所述N阱104和所述B⑶工藝中的CMOS器件的N阱104工藝相同且同步形成，所述LDMOS器件的制造工藝中的所述N+源漏離子注入和所述BCD工藝中的CMOS器件的N+源漏離子注入相同且同步形成，所述LDMOS器件的制造工藝中的所述P型襯底引出區(qū)112的所述P+離子注入和所述B⑶工藝中的CMOS器件的P+源漏離子注入相同且同步形成；所述LDMOS器件的制造工藝中的所述柵極結(jié)構(gòu)的形成工藝和所述B⑶工藝中的CMOS器件的柵極結(jié)構(gòu)的形成工藝相同且同步形成。
[0067]本發(fā)明實(shí)施例方法利用BCD平臺(tái)中原有的工藝條件，在不額外增加光刻版并且利用原有注入條件的情況下，僅通過(guò)調(diào)整器件摻雜注入的光刻圖形，在漂移區(qū)增加不均勻摻雜的輔助耗盡區(qū)域，利用P型區(qū)域輔助耗盡，改變表面電場(chǎng)分布，避免導(dǎo)通電流增加的同時(shí)擊穿電壓下降，使得器件保持較好特性的前提下，擊穿電壓保持不變。
[0068]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種LDMOS器件，其特征在于，包括: N型外延層，形成于P型娃襯底表面上； P阱，形成于所述N型外延層中； N阱，形成于所述N型外延層中；所述N阱和所述P阱相隔一段距離，在所述N阱和所述P阱之間設(shè)置有一個(gè)場(chǎng)氧層，所述場(chǎng)氧層的第一側(cè)和所述P阱相隔一段距離，所述場(chǎng)氧層的第二側(cè)延伸到所述N阱上方； N型注入層，形成于所述N型外延層中，所述N型注入層第一側(cè)和所述P阱的側(cè)面接觸，所述N型注入層的第二側(cè)向所述N阱方向延伸并將所述N阱包圍； P型輔助耗盡層，形成于所述N型注入層表面、且位于所述場(chǎng)氧層的底部，所述P型輔助耗盡層的寬度小于所述場(chǎng)氧層的底部寬度；所述P型輔助耗盡層的第一側(cè)靠近所述P阱、所述P型輔助耗盡層的第二側(cè)靠近所述N阱，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，所述P型輔助耗盡層的結(jié)深逐漸減少、摻雜量逐漸減少； 柵極結(jié)構(gòu)，由形成于所述N型外延層表面的柵介質(zhì)層和多晶硅柵組成，所述柵極結(jié)構(gòu)覆蓋部分所述P阱表面并橫向延伸到所述N型注入層表面以及所述場(chǎng)氧層表面上，被所述柵極結(jié)構(gòu)所覆蓋的所述P阱表面用于形成溝道； 源區(qū)，由形成于所述P阱中的N+區(qū)組成，所述源區(qū)和所述柵極結(jié)構(gòu)的第一側(cè)自對(duì)準(zhǔn): 漏區(qū)，由形成于所述N阱中的N+區(qū)組成，所述漏區(qū)和所述場(chǎng)氧層自對(duì)準(zhǔn)； P型襯底引出區(qū)，由形成于所述P阱中的P+區(qū)組成，用于引出所述P阱； 由位于所述N阱和所述P阱之間的所述N型注入層、所述P型輔助耗盡層和所述N型外延層組成LDMOS器件的漂移區(qū)；所述N型注入層的摻雜濃度越高，所述LDMOS器件的導(dǎo)通電阻越低；所述P型輔助耗盡層用于對(duì)所述N型注入層進(jìn)行耗盡，所述P型輔助耗盡層的結(jié)深和摻雜量在從第一側(cè)到第二側(cè)方向上逐漸減少的設(shè)置使得所述N型注入層耗盡后表面電場(chǎng)平坦。
2.如權(quán)利要求1所述的LDMOS器件，其特征在于:所述N型注入層的離子注入的注入雜質(zhì)為磷或砷，注入能量為50KeV?600KeV，注入劑量范圍為IellcnT2?lel3cm_2。
3.如權(quán)利要求1所述的LDMOS器件，其特征在于:所述P型輔助耗盡層由多個(gè)相隔一定距離的第一 P型離子注入?yún)^(qū)經(jīng)過(guò)擴(kuò)散后組合而成，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，各所述第一 P型離子注入?yún)^(qū)的寬度逐漸減少、間距逐漸增加，各所述第一 P型離子注入?yún)^(qū)的注入雜質(zhì)為硼，注入能量為50KeV?500KeV，注入劑量范圍為IellcnT2?lel3cm2。
4.一種LDMOS器件的制造方法，其特征在于，包括如下步驟: 步驟一、在P型硅襯底表面形成N型外延層； 步驟二、光刻打開P阱注入?yún)^(qū)域并在該區(qū)域進(jìn)行P型離子注入在所述N型外延層中形成P阱；光刻打開N阱注入?yún)^(qū)域并在該區(qū)域進(jìn)行N型離子注入在所述N型外延層中形成N阱，所述P阱和所述N阱之間相隔一段距離； 步驟三、光刻打開N型注入層區(qū)域并在該區(qū)域進(jìn)行N型離子注入在所述N型外延層中形成N型注入層，所述N型注入層第一側(cè)和所述P阱的側(cè)面接觸，所述N型注入層的第二側(cè)向所述N阱方向延伸并將所述N阱包圍； 步驟四、光刻打開用于組成P型輔助耗盡層的第一 P型離子注入?yún)^(qū)的注入?yún)^(qū)域并在該注入?yún)^(qū)域進(jìn)行第一 P型離子注入形成各所述第一 P型離子注入?yún)^(qū)，所述P型輔助耗盡層的第一側(cè)靠近所述P阱、所述P型輔助耗盡層的第二側(cè)靠近所述N阱，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，各所述第一 P型離子注入?yún)^(qū)的寬度逐漸減少、間距逐漸增加； 步驟五、對(duì)各所述第一 P型離子注入?yún)^(qū)熱推進(jìn)，各所述第一 P型離子注入?yún)^(qū)經(jīng)過(guò)熱推進(jìn)擴(kuò)散后組合而成所述P型輔助耗盡層，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，所述P型輔助耗盡層的結(jié)深逐漸減少、摻雜量逐漸減少； 步驟六、淀積場(chǎng)氧層并對(duì)所述場(chǎng)氧層進(jìn)行光刻刻蝕，刻蝕后在所述N阱和所述P阱之間設(shè)置有一個(gè)所述場(chǎng)氧層，所述場(chǎng)氧層的第一側(cè)和所述P阱相隔一段距離，所述場(chǎng)氧層的第二側(cè)延伸到所述N阱上方； 步驟七、在所述N型外延層表面依次淀積柵介質(zhì)層和多晶硅柵，對(duì)所述多晶硅柵和所述柵介質(zhì)層進(jìn)行光刻刻蝕形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述P阱表面并橫向延伸到所述N型注入層表面以及所述場(chǎng)氧層表面上，被所述柵極結(jié)構(gòu)所覆蓋的所述P阱表面用于形成溝道； 步驟八、進(jìn)行N+源漏離子注入形成源區(qū)和漏區(qū)，所述源區(qū)位于所述P阱中，所述源區(qū)和所述柵極結(jié)構(gòu)的第一側(cè)自對(duì)準(zhǔn)；所述漏區(qū)位于所述N阱中，所述漏區(qū)和所述場(chǎng)氧層自對(duì)準(zhǔn)；進(jìn)行P+離子注入形成P型襯底引出區(qū)，所述P型襯底引出區(qū)位于所述P阱中，用于引出所述P阱； 由位于所述N阱和所述P阱之間的所述N型注入層、所述P型輔助耗盡層和所述N型外延層組成LDMOS器件的漂移區(qū)；所述N型注入層的摻雜濃度越高，所述LDMOS器件的導(dǎo)通電阻越低；所述P型輔助耗盡層用于對(duì)所述N型注入層進(jìn)行耗盡，所述P型輔助耗盡層的結(jié)深和摻雜量在從第一側(cè)到第二側(cè)方向上逐漸減少的設(shè)置使得所述N型注入層耗盡后表面電場(chǎng)平坦。
5.如權(quán)利要求4所述的方法，其特征在于:步驟三中所述N型注入層的離子注入的注入雜質(zhì)為磷或砷，注入能量為50KeV?600KeV，注入劑量范圍為IellcnT2?lel3cm_2。
6.如權(quán)利要求4所述的方法，其特征在于:步驟四中各所述第一P型離子注入?yún)^(qū)的注入雜質(zhì)為硼，注入能量為50KeV?500KeV，注入劑量范圍為IellcnT2?lel3cnT2。
7.如權(quán)利要求4所述的方法，其特征在于:所述P型硅襯底的電阻率為0.007歐姆?厘米?0.013歐姆.厘米。
8.如權(quán)利要求4所述的方法，其特征在于:所述LDMOS器件的制造工藝集成在B⑶工藝中，所述LDMOS器件的制造工藝中的所述P阱和所述B⑶工藝中的CMOS器件的P阱工藝相同且同步形成，所述LDMOS器件的制造工藝中的所述N阱和所述B⑶工藝中的CMOS器件的N阱工藝相同且同步形成，所述LDMOS器件的制造工藝中的所述N+源漏離子注入和所述B⑶工藝中的CMOS器件的N+源漏離子注入相同且同步形成，所述LDMOS器件的制造工藝中的所述P型襯底引出區(qū)的所述P+離子注入和所述BCD工藝中的CMOS器件的P+源漏離子注入相同且同步形成；所述LDMOS器件的制造工藝中的所述柵極結(jié)構(gòu)的形成工藝和所述B⑶工藝中的CMOS器件的柵極結(jié)構(gòu)的形成工藝相同且同步形成。
【專利摘要】本發(fā)明公開了一種LDMOS器件，在由N型外延層組成的漂移區(qū)中增加了高劑量的N型雜質(zhì)注入形成的N型注入層，在漏區(qū)和P阱之間的場(chǎng)氧層底部的N型注入層表面形成有從源端一側(cè)到漏端一側(cè)方向上結(jié)深和摻雜量逐漸降低的P型輔助耗盡層。本發(fā)明還公開了一種LDMOS器件的制造方法。本發(fā)明能夠降低器件的導(dǎo)通電阻、增加器件的導(dǎo)通電流，同時(shí)能降低漂移區(qū)的表面電場(chǎng)強(qiáng)度、增加器件的擊穿電壓，能集成在BCD工藝中、不需要增加額外工藝成本。
【IPC分類】H01L21-336, H01L29-06, H01L29-78
【公開號(hào)】CN104659091
【申請(qǐng)?zhí)枴緾N201310589117
【發(fā)明人】錢文生, 石晶, 慈朋亮, 胡君, 吳剛
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年5月27日
【申請(qǐng)日】2013年11月20日