Ldmos器件及制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種橫向雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管(lateral double-dif fused MOSFET, LDM0S)器件，本發(fā)明還涉及該LDMOS器件制造方法。
【背景技術(shù)】
[0002]雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管(DMOS)由于具有耐高壓，大電流驅(qū)動能力和極低功耗等特點，目前在電源管理電路中被廣泛采用。在LDMOS器件中，導(dǎo)通電阻是一個重要的指標(biāo)。在BCD (Bipolar-CMOS-DMOS，雙極一互補金屬氧化物半導(dǎo)體一雙重擴散金屬氧化物半導(dǎo)體)工藝中，DMOS雖然與CMOS集成在同一塊芯片中，但由于高耐壓和低導(dǎo)通電阻的要求，DMOS在本底區(qū)和漂移區(qū)的條件與CMOS現(xiàn)有的工藝條件共享的前提下，其導(dǎo)通電阻較高，往往無法滿足開關(guān)管應(yīng)用的要求。因此，為了制作高性能的LDM0S，需要采用各種方法優(yōu)化器件的導(dǎo)通電阻。通常需要在器件的漂移區(qū)增加一道額外的N型注入，使器件有較低的導(dǎo)通電阻，而采用這種方法會降低器件的擊穿電壓。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問題是提供一種LDMOS器件，能夠降低器件的導(dǎo)通電阻、增加器件的導(dǎo)通電流，同時能降低漂移區(qū)的表面電場強度、增加器件的擊穿電壓，能集成在B⑶工藝中、不需要增加額外工藝成本。為此，本發(fā)明還提供了 LDMOS器件的制造方法。
[0004]為解決上述技術(shù)問題，本發(fā)明提供的LDMOS器件包括:
[0005]N型外延層，形成于P型硅襯底表面上。
[0006]P講，形成于所述N型外延層中。
[0007]N阱，形成于所述N型外延層中；所述N阱和所述P阱相隔一段距離，在所述N阱和所述P阱之間設(shè)置有一個場氧層，所述場氧層的第一側(cè)和所述P阱相隔一段距離，所述場氧層的第二側(cè)延伸到所述N阱上方。
[0008]N型注入層，形成于所述N型外延層中，所述N型注入層第一側(cè)和所述P阱的側(cè)面接觸，所述N型注入層的第二側(cè)向所述N阱方向延伸并將所述N阱包圍。
[0009]P型輔助耗盡層，形成于所述N型注入層表面、且位于所述場氧層的底部，所述P型輔助耗盡層的寬度小于所述場氧層的底部寬度；所述P型輔助耗盡層的第一側(cè)靠近所述P阱、所述P型輔助耗盡層的第二側(cè)靠近所述N阱，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，所述P型輔助耗盡層的結(jié)深逐漸減少、摻雜量逐漸減少。
[0010]柵極結(jié)構(gòu)，由形成于所述N型外延層表面的柵介質(zhì)層和多晶硅柵組成，所述柵極結(jié)構(gòu)覆蓋部分所述P阱表面并橫向延伸到所述N型注入層表面以及所述場氧層表面上，被所述柵極結(jié)構(gòu)所覆蓋的所述P阱表面用于形成溝道。
[0011]源區(qū)，由形成于所述P阱中的N+區(qū)組成，所述源區(qū)和所述柵極結(jié)構(gòu)的第一側(cè)自對準(zhǔn)。
[0012]漏區(qū)，由形成于所述N阱中的N+區(qū)組成，所述漏區(qū)和所述場氧層自對準(zhǔn)。
[0013]P型襯底引出區(qū)，由形成于所述P阱中的P+區(qū)組成，用于引出所述P阱。
[0014]由位于所述N阱和所述P阱之間的所述N型注入層、所述P型輔助耗盡層和所述N型外延層組成LDMOS器件的漂移區(qū)；所述N型注入層的摻雜濃度越高，所述LDMOS器件的導(dǎo)通電阻越低；所述P型輔助耗盡層用于對所述N型注入層進行耗盡，所述P型輔助耗盡層的結(jié)深和摻雜量在從第一側(cè)到第二側(cè)方向上逐漸減少的設(shè)置使得所述N型注入層耗盡后表面電場平坦。
[0015]進一步的改進是，所述N型注入層的離子注入的注入雜質(zhì)為磷或砷，注入能量為50KeV ?600KeV，注入劑量范圍為 IellcnT2 ?lel3cnT2。
[0016]進一步的改進是，所述P型輔助耗盡層由多個相隔一定距離的第一 P型離子注入?yún)^(qū)經(jīng)過擴散后組合而成，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，各所述第一 P型離子注入?yún)^(qū)的寬度逐漸減少、間距逐漸增加，各所述第一 P型離子注入?yún)^(qū)的注入雜質(zhì)為硼，注入能量為50KeV?500KeV，注入劑量范圍為IellcnT2?lel3cnT2。
[0017]為解決上述技術(shù)問題，本發(fā)明提供的LDMOS器件的制造方法包括如下步驟:
[0018]步驟一、在P型硅襯底表面形成N型外延層。
[0019]步驟二、光刻打開P阱注入?yún)^(qū)域并在該區(qū)域進行P型離子注入在所述N型外延層中形成P阱；光刻打開N阱注入?yún)^(qū)域并在該區(qū)域進行N型離子注入在所述N型外延層中形成N講，所述P阱和所述N阱之間相隔一段距離。
[0020]步驟三、光刻打開N型注入層區(qū)域并在該區(qū)域進行N型離子注入在所述N型外延層中形成N型注入層，所述N型注入層第一側(cè)和所述P阱的側(cè)面接觸，所述N型注入層的第二側(cè)向所述N阱方向延伸并將所述N阱包圍。
[0021]步驟四、光刻打開用于組成P型輔助耗盡層的第一 P型離子注入?yún)^(qū)的注入?yún)^(qū)域并在該注入?yún)^(qū)域進行第一 P型離子注入形成各所述第一 P型離子注入?yún)^(qū)，所述P型輔助耗盡層的第一側(cè)靠近所述P阱、所述P型輔助耗盡層的第二側(cè)靠近所述N阱，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，各所述第一 P型離子注入?yún)^(qū)的寬度逐漸減少、間距逐漸增加。
[0022]步驟五、對各所述第一 P型離子注入?yún)^(qū)熱推進，各所述第一 P型離子注入?yún)^(qū)經(jīng)過熱推進擴散后組合而成所述P型輔助耗盡層，從所述P型輔助耗盡層的第一側(cè)到第二側(cè)方向上，所述P型輔助耗盡層的結(jié)深逐漸減少、摻雜量逐漸減少。
[0023]步驟六、淀積場氧層并對所述場氧層進行光刻刻蝕，刻蝕后在所述N阱和所述P阱之間設(shè)置有一個所述場氧層，所述場氧層的第一側(cè)和所述P阱相隔一段距離，所述場氧層的第二側(cè)延伸到所述N阱上方。
[0024]步驟七、在所述N型外延層表面依次淀積柵介質(zhì)層和多晶硅柵，對所述多晶硅柵和所述柵介質(zhì)層進行光刻刻蝕形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述P阱表面并橫向延伸到所述N型注入層表面以及所述場氧層表面上，被所述柵極結(jié)構(gòu)所覆蓋的所述P阱表面用于形成溝道。
[0025]步驟八、進行N+源漏離子注入形成源區(qū)和漏區(qū)，所述源區(qū)位于所述P阱中，所述源區(qū)和所述柵極結(jié)構(gòu)的第一側(cè)自對準(zhǔn)；所述漏區(qū)位于所述N阱中，所述漏區(qū)和所述場氧層自對準(zhǔn)；進行P+離子注入形成P型襯底引出區(qū)，所述P型襯底引出區(qū)位于所述P阱中，用于引出所述P阱。
[0026]由位于所述N阱和所述P阱之間的所述N型注入層、所述P型輔助耗盡層和所述N型外延層組成LDMOS器件的漂移區(qū)；所述N型注入層的摻雜濃度越高，所述LDMOS器件的導(dǎo)通電阻越低；所述P型輔助耗盡層用于對所述N型注入層進行耗盡，所述P型輔助耗盡層的結(jié)深和摻雜量在從第一側(cè)到第二側(cè)方向上逐漸減少的設(shè)置使得所述N型注入層耗盡后表面電場平坦。
[0027]進一步的改進是，步驟三中所述N型注入層的離子注入的注入雜質(zhì)為磷或砷，注入能量為50KeV?600KeV，注入劑量范圍為IellcnT2?lel3cnT2。
[0028]進一步的改進是，步驟四中各所述第一 P型離子注入?yún)^(qū)的注入雜質(zhì)為硼，注入能量為50KeV?500KeV，注入劑量范圍為IellcnT2?lel3cm_2。
[0029]進一步的改進是，所述P型硅襯底的電阻率為0.007歐姆?厘米?0.013歐姆?厘米。
[0030]進一步的改進是，所述LDMOS器件的制造工藝集成在B⑶工藝中，所述LDMOS器件的制造工藝中的所述P阱和所述B⑶工藝中的CMOS器件的P阱工藝相同且同步形成，所述LDMOS器件的制造工藝中的所述N阱和所述B⑶工藝中的CMOS器件的N阱工藝相同且同步形成，所述LDMOS器件的制造工藝中的所述N+源漏離子注入和所述B⑶工藝中的CMOS器件的N+源漏離子注入相同且同步形成，所述LDMOS器件的制造工藝中的所述P型襯底引出區(qū)的所述P+離子注入和所述B⑶工藝中的CMOS器件的P+源漏離子注入相同且同步形成；所述LDMOS器件的制造工藝中的所述柵極結(jié)構(gòu)的形成工藝和所述B⑶工藝中的CMOS器件的柵極結(jié)構(gòu)的形成工藝相同且同步形成。
[0031]本發(fā)明具有如下有益效果:
[0032]1、本發(fā)明LDMOS器件通過調(diào)整器件的摻雜注入，在漂移區(qū)增加高劑量的N型雜質(zhì)注入形成N型注入層能夠有效降低器件的導(dǎo)通電阻。
[0033]2、本發(fā)明通過在位于場氧層的底部的N型注入層表面形成一從P阱到N阱方向摻雜量逐漸減小的非均勻P型輔助耗盡層，能夠?qū)崿F(xiàn)利用P型輔助耗盡層對N型注入層進行耗盡，從而能增加器件的擊穿電壓；本發(fā)明還能利用P型輔助耗盡層的非均勻摻雜結(jié)構(gòu)使得N型注入層耗盡后表面電場平坦，從而能進一步的提高器件的擊穿電壓。
[0034]3、本發(fā)明能夠集成于B⑶工藝中，不需要增加額外工藝成本。如本發(fā)明的所有工藝條件如源漏注入工藝都能與B⑶工藝平臺中的CMOS工藝共用。
[0035]4、由于本發(fā)明器件具有較大的導(dǎo)通電阻同時具有較高的擊