效應(yīng)晶體管Q1，由源極區(qū)域SRl和提升源極層EP (SI)構(gòu)成源極，由漏極區(qū)域DRl和提升漏極層EP(Dl)構(gòu)成漏極。
[0202]另一方面，在圖18中，在邏輯電路形成區(qū)域L0R，場(chǎng)效應(yīng)晶體管Q3形成在由元件分離區(qū)域STI3劃分的矩形形狀的活性區(qū)域ACT3。也就是說(shuō)，場(chǎng)效應(yīng)晶體管Q3包括在活性區(qū)域ACT3上沿圖18的y方向延伸的柵電極GE3、和在活性區(qū)域ACT3內(nèi)以?shī)A著柵電極GE3的方式形成的源極區(qū)域SR3及漏極區(qū)域DR3。此時(shí)，柵電極GE3的柵寬方向(y方向)的活性區(qū)域ACT3的寬度為W3 (Wl < W3)。S卩，如圖18所示，形成場(chǎng)效應(yīng)晶體管Ql的活性區(qū)域ACTl的寬度(Wl)小于形成場(chǎng)效應(yīng)晶體管Q3的活性區(qū)域ACT3的寬度(W3)。
[0203]并且，在源極區(qū)域SR3上形成有提升源極層EP (S3)，以與該提升源極層EP (S3)電連接的方式形成插塞PLG。同樣，在漏極區(qū)域DR3上形成有提升漏極層EP (D3)，以與該提升漏極層EP(D3)電連接的方式形成插塞PLG。由此，在場(chǎng)效應(yīng)晶體管Q3，由源極區(qū)域SR3和提升源極層EP (S3)構(gòu)成源極，由漏極區(qū)域DR3和提升漏極層EP (D3)構(gòu)成漏極。
[0204]在此，在本變形例，如圖18所示，使形成于場(chǎng)效應(yīng)晶體管Ql的提升源極層EP(Sl)的高度比形成于場(chǎng)效應(yīng)晶體管Q3的提升源極層EP(S3)的高度高，且使形成于場(chǎng)效應(yīng)晶體管Ql的提升漏極層EP (Dl)的高度比形成于場(chǎng)效應(yīng)晶體管Q3的提升漏極層EP (D3)的高度聞ο
[0205]由此，根據(jù)本變形例，在形成于SRAM形成區(qū)域SRR的場(chǎng)效應(yīng)晶體管Ql中，通過(guò)使活性區(qū)域ACTl的寬度(Wl)相對(duì)較小，由此流向場(chǎng)效應(yīng)晶體管Ql的電流變小，但由于提升源極層EP(Sl)的高度及提升漏極層EP(Dl)的高度變高，因此源極/漏極的電阻變小。結(jié)果，根據(jù)本變形例，在場(chǎng)效應(yīng)晶體管Ql中，雖然由于活性區(qū)域ACTl的寬度(Wl)小而引起電流的減少變得顯著，但通過(guò)提高提升源極層EP(Sl)的高度及提升漏極層EP(Dl)的高度來(lái)降低電阻，由此抑制了該電流的減少。
[0206]如此，在本變形例中，在存在活性區(qū)域ACT3的尺寸大的場(chǎng)效應(yīng)晶體管Q3和活性區(qū)域ACTl的尺寸小的場(chǎng)效應(yīng)晶體管Ql的構(gòu)成中，將在電流降低變顯著的活性區(qū)域ACTl的小的場(chǎng)效應(yīng)晶體管Ql形成的“提升層”的厚度加厚。由此，能夠有效抑制在活性區(qū)域ACTl的尺寸的小的SRAM變得顯著的電流減少。
[0207]另外，本變形例的半導(dǎo)體器件的制造方法與實(shí)施方式的半導(dǎo)體器件的制造方法相同。尤其是，在本變形例中，是以存在活性區(qū)域ACT3的尺寸大的場(chǎng)效應(yīng)晶體管和活性區(qū)域ACTl的尺寸小的場(chǎng)效應(yīng)晶體管為前提。因此，在形成元件分離區(qū)域的工序中，例如以使場(chǎng)效應(yīng)晶體管Ql的柵電極GEl的柵寬方向的活性區(qū)域ACTl的寬度小于場(chǎng)效應(yīng)晶體管Q3的柵電極GE3的柵寬方向的活性區(qū)域ACT3的寬度的方式，由元件分離區(qū)域劃分出活性區(qū)域ACTl及活性區(qū)域ACT3。
[0208]以上，基于實(shí)施方式具體說(shuō)明了由本發(fā)明人完成的發(fā)明，但本發(fā)明不限于所述實(shí)施方式，不言而喻，在不脫離其要旨的范圍內(nèi)可進(jìn)行各種變更。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: (a)形成于第一活性區(qū)域的第一場(chǎng)效應(yīng)晶體管； (b)形成于第二活性區(qū)域的第二場(chǎng)效應(yīng)晶體管， 所述第一場(chǎng)效應(yīng)晶體管具有: (al)在所述第一活性區(qū)域內(nèi)相互分離開(kāi)地形成的第一源極區(qū)域及第一漏極區(qū)域； (a2)被所述第一源極區(qū)域和所述第一漏極區(qū)域夾著的第一溝道區(qū)域； (a3)形成于所述第一溝道區(qū)域上的第一柵極絕緣膜； (a4)形成于所述第一柵極絕緣膜上的第一柵電極； (a5)形成于所述第一源極區(qū)域上的第一提升源極層； (a6)形成于所述第一漏極區(qū)域上的第一提升漏極層， 所述第二場(chǎng)效應(yīng)晶體管具有: (bl)在所述第二活性區(qū)域內(nèi)相互分離開(kāi)地形成的第二源極區(qū)域及第二漏極區(qū)域； (b2)被所述第二源極區(qū)域和所述第二漏極區(qū)域夾著的第二溝道區(qū)域； (b3)形成于所述第二溝道區(qū)域上的第二柵極絕緣膜； (b4)形成于所述第二柵極絕緣膜上的第二柵電極； (b5)形成于所述第二源極區(qū)域上的第二提升源極層； (b6)形成于所述第二漏極區(qū)域上的第二提升漏極層， 半導(dǎo)體器件的特征在于， 所述第一柵電極的柵寬方向上的所述第一活性區(qū)域的寬度小于所述第二柵電極的柵寬方向上的所述第二活性區(qū)域的寬度， 所述第一提升源極層的表面的高度比所述第二提升源極層的表面的高度高，且所述第一提升漏極層的表面的高度比所述第二提升漏極層的表面的高度高。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第一提升源極層的表面的高度是所述第一提升源極層的表面中的最高位置處的高度，且所述第二提升源極層的表面的高度是所述第二提升源極層的表面中的最高位置處的高度， 所述第一提升漏極層的表面的高度是所述第一提升漏極層的表面中的最高位置處的高度，且所述第二提升漏極層的表面的高度是所述第二提升漏極層的表面中的最高位置處的高度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第一提升源極層的厚度比所述第二提升源極層的厚度厚，且所述第一提升漏極層的厚度比所述第二提升漏極層的厚度厚。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第一提升源極層含有形成于表層的硅化物膜， 所述第二提升源極層含有形成于表層的硅化物膜， 所述第一提升漏極層含有形成于表層的娃化物膜， 所述第二提升漏極層含有形成于表層的硅化物膜。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述半導(dǎo)體器件具有由支承襯底、形成于所述支承襯底上的埋入絕緣層和形成于所述埋入絕緣層上的硅層構(gòu)成的SOI襯底， 所述第一活性區(qū)域及所述第二活性區(qū)域形成于所述SOI襯底的所述硅層。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 以所述硅層的上表面為基準(zhǔn)的所述第一提升源極層的厚度比以所述硅層的上表面為基準(zhǔn)的所述第二提升源極層的厚度厚，且以所述硅層的上表面為基準(zhǔn)的所述第一提升漏極層的厚度比以所述硅層的上表面為基準(zhǔn)的所述第二提升漏極層的厚度厚。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 以所述埋入絕緣層的上表面為基準(zhǔn)的所述第一提升源極層的厚度比以所述埋入絕緣層的上表面為基準(zhǔn)的所述第二提升源極層的厚度厚，且以所述埋入絕緣層的上表面為基準(zhǔn)的所述第一提升漏極層的厚度比以所述埋入絕緣層的上表面為基準(zhǔn)的所述第二提升漏極層的厚度厚。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第一場(chǎng)效應(yīng)晶體管和所述第二場(chǎng)效應(yīng)晶體管是具有相同功能的電路的構(gòu)成要素。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于， 所述電路是邏輯電路。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于， 所述電路是SRAM。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第一場(chǎng)效應(yīng)晶體管和所述第二場(chǎng)效應(yīng)晶體管是具有互不相同功能的電路的構(gòu)成要素。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其特征在于， 所述第一場(chǎng)效應(yīng)晶體管是SRAM的構(gòu)成要素， 所述第二場(chǎng)效應(yīng)晶體管是邏輯電路的構(gòu)成要素。
13.一種半導(dǎo)體器件的制造方法，所述半導(dǎo)體器件包括:形成于第一活性區(qū)域的第一場(chǎng)效應(yīng)晶體管、和形成于第二活性區(qū)域的第二場(chǎng)效應(yīng)晶體管， 所述第一場(chǎng)效應(yīng)晶體管具有: 在所述第一活性區(qū)域內(nèi)相互分離開(kāi)地形成的第一源極區(qū)域及第一漏極區(qū)域； 被所述第一源極區(qū)域和所述第一漏極區(qū)域夾著的第一溝道區(qū)域； 形成于所述第一溝道區(qū)域上的第一柵極絕緣膜； 形成于所述第一柵極絕緣膜上的第一柵電極； 形成于所述第一源極區(qū)域上的第一提升源極層； 形成于所述第一漏極區(qū)域上的第一提升漏極層， 所述第二場(chǎng)效應(yīng)晶體管具有: 在所述第二活性區(qū)域內(nèi)相互分離開(kāi)地形成的第二源極區(qū)域及第二漏極區(qū)域； 被所述第二源極區(qū)域和所述第二漏極區(qū)域夾著的第二溝道區(qū)域； 形成于所述第二溝道區(qū)域上的第二柵極絕緣膜； 形成于所述第二柵極絕緣膜上的第二柵電極； 形成于所述第二源極區(qū)域上的第二提升源極層； 形成于所述第二漏極區(qū)域上的第二提升漏極層， 所述第一柵電極的柵寬方向上的所述第一活性區(qū)域的寬度小于所述第二柵電極的柵寬方向上的所述第二活性區(qū)域的寬度， 所述半導(dǎo)體器件的制造方法的特征在于，包括: (a)在所述第一活性區(qū)域上形成所述第一柵極絕緣膜，且在所述第二活性區(qū)域上形成所述第二柵極絕緣膜的工序， (b)在所述第一柵極絕緣膜上形成所述第一柵電極，且在所述第二柵極絕緣膜上形成所述第二柵電極的工序， (c)在所述工序(b)后，在所述第一活性區(qū)域內(nèi)形成所述第一源極區(qū)域及所述第一漏極區(qū)域，且在所述第二活性區(qū)域內(nèi)形成所述第二源極區(qū)域及所述第二漏極區(qū)域的工序， (d)用原料氣體含有二氯硅烷和氯化氫的、同一條件的選擇外延生長(zhǎng)法，同時(shí)在所述第一源極區(qū)域上形成所述第一提升源極層，且在所述第一漏極區(qū)域上形成所述第一提升漏極層，且在所述第二源極區(qū)域上形成所述第二提升源極層，且在所述第二漏極區(qū)域上形成所述第二提升漏極層， 通過(guò)所述工序(d)，使得所述第一提升源極層的表面的高度比所述第二提升源極層的表面的高度高，且所述第一提升漏極層的表面的高度比所述第二提升漏極層的表面的高度聞。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(d)中，以650°C以上900°C以下的加熱溫度，且133.3Pa以上50X 133.3Pa以下的壓力實(shí)施。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于， 由所述二氯硅烷引起的成膜速度相對(duì)于活性區(qū)域尺寸的尺寸依存性，比由所述氯化氫引起的蝕刻速度相對(duì)于活性區(qū)域尺寸的尺寸依存性大。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件的制造方法，其特征在于， 由所述二氯硅烷引起的成膜速度相對(duì)于活性區(qū)域尺寸的尺寸依存性是隨著活性區(qū)域尺寸變大而成膜速度變小的依存性， 由所述氯化氫引起的蝕刻速度相對(duì)于活性區(qū)域尺寸的尺寸依存性是隨著活性區(qū)域尺寸變大而蝕刻速度變小的依存性。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于， 在所述工序(a)之前包括如下工序: (e)準(zhǔn)備SOI襯底的工序，所述SOI襯底由支承襯底、形成在所述支承襯底上的埋入絕緣層和形成在所述埋入絕緣層上的硅層構(gòu)成； (f)通過(guò)在所述硅層形成元件分離區(qū)域，由此在所述硅層形成由所述元件分離區(qū)域劃分的所述第一活性區(qū)域及所述第二活性區(qū)域。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其特征在于， 在所述工序(f)之后、所述工序(d)之前具有熱處理工序， 通過(guò)經(jīng)歷所述熱處理工序，所述第一柵電極的柵寬方向上的所述第一活性區(qū)域的寬度變得小于所述第二柵電極的柵寬方向上的所述第二活性區(qū)域的寬度。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其特征在于， 所述工序(f)中，以使所述第一柵電極的柵寬方向上的所述第一活性區(qū)域的寬度小于所述第二柵電極的柵寬方向上的所述第二活性區(qū)域的寬度的方式，由所述元件分離區(qū)域劃分所述第一活性區(qū)域及所述第二活性區(qū)域。
【專利摘要】一種半導(dǎo)體器件及其制造方法，抑制半導(dǎo)體器件的性能降低。形成場(chǎng)效應(yīng)晶體管(Q1)的活性區(qū)域(ACT1)的寬度小于形成場(chǎng)效應(yīng)晶體管(Q2)的活性區(qū)域(ACT2)的寬度時(shí)，場(chǎng)效應(yīng)晶體管(Q1)的提升源極層(EP(S1))的表面的高度高于場(chǎng)效應(yīng)晶體管(Q2)的提升源極層(EP(S2))的表面的高度。而且場(chǎng)效應(yīng)晶體管(Q1)的提升漏極層(EP(D1))的表面的高度高于場(chǎng)效應(yīng)晶體管(Q2)的提升漏極層(EP(D2)的表面的高度。
【IPC分類】H01L27-11, H01L21-8244
【公開(kāi)號(hào)】CN104659032
【申請(qǐng)?zhí)枴緾N201410429736
【發(fā)明人】筱原博文, 尾田秀一, 巖松俊明
【申請(qǐng)人】瑞薩電子株式會(huì)社
【公開(kāi)日】2015年5月27日
【申請(qǐng)日】2014年8月27日
【公告號(hào)】US20150137239