構(gòu)示意圖；
[0036]圖8為本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體結(jié)構(gòu)500的剖面結(jié)構(gòu)示意圖；
[0037]圖9為圖8所示的半導(dǎo)體結(jié)構(gòu)500的俯視圖；
[0038]圖10示出了現(xiàn)有技術(shù)和圖8所示的半導(dǎo)體結(jié)構(gòu)500的散射參量S21與電路工作頻率的關(guān)系的曲線對(duì)比圖；
[0039]圖11為本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體結(jié)構(gòu)600的剖面結(jié)構(gòu)示意圖；
[0040]圖12為圖11所示的半導(dǎo)體結(jié)構(gòu)600的俯視圖；
[0041]圖13至圖18為圖11所示的半導(dǎo)體結(jié)構(gòu)600的形成方法的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0042]通常的一種能夠減少襯底噪聲的半導(dǎo)體結(jié)構(gòu)，包括:
[0043]如圖1所示，P型襯底I ;位于所述P型襯底I內(nèi)的P阱2，所述P阱2內(nèi)形成有數(shù)字電路模塊3和模擬電路模塊4 ；以及位于數(shù)字電路模塊4和模擬電路模塊5之間的淺溝槽隔離區(qū)5 (STI, Shallow Trench Isolat1n)。淺溝槽隔離區(qū)2可用于隔離數(shù)字電路模塊4和模擬電路模塊5之間的襯底噪聲。
[0044]但是，在標(biāo)準(zhǔn)的半導(dǎo)體CMOS工藝中，淺溝槽隔離區(qū)的深度比阱區(qū)深度要淺，所以擾動(dòng)電荷可以通過淺溝槽隔離區(qū)5下方的P阱部分從數(shù)字電路模塊進(jìn)入到模擬電路模塊中，形成襯底噪聲。
[0045]本發(fā)明的實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)及其形成方法，利用半導(dǎo)體襯底形成數(shù)字電路模塊和模擬電路模塊之間的保護(hù)區(qū)，以減小襯底噪聲。
[0046]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，示意圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。
[0047]圖2為本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體結(jié)構(gòu)100的剖面結(jié)構(gòu)示意圖。
[0048]請(qǐng)參考圖2，所述半導(dǎo)體結(jié)構(gòu)100包括:半導(dǎo)體襯底101，第一隔離阱102，第二隔離阱103，淺溝槽隔離區(qū)104。所述第一隔離阱102和第二隔離阱103內(nèi)分別用于形成第一電路模塊1021和第二電路模塊1031，所述淺溝槽隔離區(qū)104位于所述第一隔離阱102和第二隔離阱103之間，其底部高于所述第一隔離阱102和第二隔離阱103的底部。
[0049]在本實(shí)施例中，所述淺溝槽隔離區(qū)104可以采用氧化物填充形成，例如，二氧化硅。所述半導(dǎo)體襯底101可以為P型硅襯底。在其他實(shí)施例中，還可以是其他類型的低摻雜的襯底。在本實(shí)施例中，所述第一電路模塊1021和所述第二電路模塊1031可以分別是數(shù)字電路模塊和模擬電路模塊。所述第一隔離阱102與所述第二隔離阱103具有低摻雜濃度，所述半導(dǎo)體襯底101的電阻率大于所述第一隔離阱102的電阻率且大于所述第二隔離阱103的電阻率，這樣，所述第一隔離阱102與所述第二隔離阱103之間的半導(dǎo)體襯底部分就形成了保護(hù)區(qū)105，所述第一電路模塊1021中的電荷很難通過所述保護(hù)區(qū)105到達(dá)第二電路模塊1031，第二電路模塊1031中的電荷同樣很難通過所述保護(hù)區(qū)105到達(dá)第一電路模塊 1021。
[0050]圖3為本發(fā)明圖2所示的半導(dǎo)體結(jié)構(gòu)100的俯視示意圖。
[0051]如圖3所示，所述保護(hù)區(qū)105位于所述第一電路模塊1021和所述第二電路模塊1031之間，形成了保護(hù)墻，防止兩個(gè)電路模塊相互干擾。
[0052]在一些實(shí)施例中，所述保護(hù)區(qū)105可以注入N型低摻雜離子，形成第一電路模塊和第二電路模塊之間的保護(hù)區(qū)。
[0053]圖4為本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體結(jié)構(gòu)200的剖面結(jié)構(gòu)示意圖。
[0054]請(qǐng)參考圖4，所述半導(dǎo)體結(jié)構(gòu)200包括:半導(dǎo)體襯底201，第一隔離阱202，第二隔離阱203，第一淺溝槽隔離區(qū)204，第二淺溝槽隔離區(qū)205和接地區(qū)域206。所述第一隔離阱202和第二隔離阱203分別用于形成第一電路模塊2021和第二電路模塊2031，所述淺溝槽隔離區(qū)204和205位于所述第一隔離阱202和第二隔離阱203之間的區(qū)域，所述第一淺溝槽隔離區(qū)204與所述第一隔離阱202相連，所述第二淺溝槽隔離區(qū)205與所述第二隔離阱203相連。圖4中，所述接地區(qū)域206位于所述淺溝槽隔離區(qū)204和205之間，但本發(fā)明并不限于此，所述接地區(qū)域206還可以位于保護(hù)區(qū)207內(nèi)的其他位置。
[0055]本發(fā)明實(shí)施例與圖2所示的半導(dǎo)體結(jié)構(gòu)100的區(qū)別在于:除了所述第一隔離阱202與所述第二隔離阱203之間的半導(dǎo)體襯底部分形成了保護(hù)區(qū)207外，本發(fā)明實(shí)施例的結(jié)構(gòu)還包括所述接地區(qū)域206，所述接地區(qū)域206為高摻雜區(qū)域，接地信號(hào)，并且電阻率小于所述第一隔離阱202的電阻率且小于所述第二隔離阱203的電阻率。由于所述接地區(qū)域206具有相對(duì)較低的電阻率，進(jìn)入保護(hù)區(qū)207內(nèi)的噪聲會(huì)被其引至地端，從而進(jìn)一步減少了噪聲對(duì)電路模塊的干擾。所述接地區(qū)域206可以利用P型摻雜劑摻雜，例如硼或者銦，以實(shí)現(xiàn)P+型摻雜。
[0056]圖5為本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體結(jié)構(gòu)300的剖面結(jié)構(gòu)示意圖。圖6為圖5所示的半導(dǎo)體結(jié)構(gòu)300的俯視圖。
[0057]結(jié)合圖5和圖6，本發(fā)明實(shí)施例與圖2所示的半導(dǎo)體結(jié)構(gòu)100的區(qū)別在于:所述半導(dǎo)體襯底301不僅在所述第二隔離阱303與所述第一隔離阱302相對(duì)的側(cè)面形成保護(hù)區(qū)305，還在第二隔離阱303的其他外圍形成保護(hù)區(qū)305。這樣，所述半導(dǎo)體襯底301在第二隔離阱303的外圍形成了一個(gè)保護(hù)環(huán)。所述保護(hù)環(huán)結(jié)構(gòu)比第一實(shí)施例中的保護(hù)墻結(jié)構(gòu)具有更好的噪聲隔離作用。
[0058]在其他實(shí)施例中，半導(dǎo)體襯底301可以在第一隔離阱302的外圍形成保護(hù)環(huán)，也能獲得比圖2所示的半導(dǎo)體結(jié)構(gòu)100中的保護(hù)墻結(jié)構(gòu)更好的噪聲隔離效果。
[0059]圖7為本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體結(jié)構(gòu)400的剖面結(jié)構(gòu)示意圖。
[0060]請(qǐng)參考圖7，所述半導(dǎo)體結(jié)構(gòu)400包括:半導(dǎo)體襯底401，第一隔離阱402，第二隔離阱403，第一淺溝槽隔離區(qū)404，第二淺溝槽隔離區(qū)405，第三淺溝槽隔離區(qū)406，第一接地區(qū)域407以及第二接地區(qū)域408。所述第一隔離阱402和第二隔離阱403分別用于形成第一電路模塊4021和第二電路模塊4031，所述淺溝槽隔離區(qū)404和405位于所述第一隔離阱402和第二隔離阱403之間的區(qū)域，所述第一淺溝槽隔離區(qū)404與所述第一隔離阱402相連，所述第二淺溝槽隔離區(qū)405和所述第三淺溝槽隔離區(qū)406分別位于所述第二隔離阱403相對(duì)的兩側(cè)。圖7中，所述第一接地區(qū)域407位于所述淺溝槽隔離區(qū)404和405之間，所述第二接地區(qū)域408位于所述第三淺溝槽隔離區(qū)406的一側(cè)且與所述第三淺溝槽隔離區(qū)406相連。在其他實(shí)施例中，第一接地區(qū)域407和第二接地區(qū)域408還可以位于保護(hù)區(qū)409內(nèi)的其他位置。
[0061]本發(fā)明實(shí)施例與圖5所示的半導(dǎo)體結(jié)構(gòu)300的區(qū)別在于:除了半導(dǎo)體襯底401在所述第二隔離阱403的外圍形成了保護(hù)環(huán)以外，本發(fā)明實(shí)施例提供的結(jié)構(gòu)還包括所述第一接地區(qū)域407和所述第二接地區(qū)域408，所述第一接地區(qū)域