高密度集成電路封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種高密度集成電路封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002] 集成電路是現(xiàn)代技術(shù)的核心，也是現(xiàn)代科學技術(shù)發(fā)展的基礎(chǔ)，科學研宄都必須依 賴以集成電路為核心的儀器設(shè)備；另外它還是人類現(xiàn)代文明的基礎(chǔ)，從根本上改變?nèi)藗兩?活方式的現(xiàn)代文明，如物聯(lián)網(wǎng)、互聯(lián)網(wǎng)、電腦、電視、冰箱、手機、IPAD、IPHONE、各種自動控制 設(shè)備等等都依賴集成電路來實現(xiàn)其智能化功能的。集成電路的制造分設(shè)計、圓片制造、封 裝、測試幾個主要部分，封裝是其中關(guān)鍵環(huán)節(jié)，建立在封裝技術(shù)上的封裝形式是為滿足各種 用途對集成電路的性能、體積、可靠性、形狀和成本的特殊要求而研制的。
[0003] 集成電路封裝是指通過使用能夠保證單晶材料完美晶格結(jié)構(gòu)的研磨、切割技術(shù)將 集成電路圓片分離成符合要求的單一芯片，用導電膠、絕緣膠或共晶等技術(shù)將芯片固定到 引線框基島上，用微細連接技術(shù)（微米級）將芯片和外引線腳連接起來，然后用高分子材 料或陶瓷材料將芯片和引線等保護起來，并形成一定的形狀，成為可供用戶使用的集成電 路廣品。
[0004] 集成電路的封裝類型可以概括為兩大類：密封陶瓷封裝以及塑料封裝?，F(xiàn)在集成 電路的封裝形式主要有DIP、SOP、TSSOP、MSOP、QFP、PLCC、QFN、DFN等。對于集成電路外 引線數(shù)為8條的產(chǎn)品或者少于8條的產(chǎn)品，其封裝形式主要為DIP、S0P、TSS0P、MS0P、 QFN、DFN等等。DIP8封裝形式可應(yīng)用于各種印刷線路板、操作簡單方便、整機企業(yè)應(yīng)用成 本低，但集成電路體積大、封裝用料多、封裝效率低、封裝成本高、頻率特性一般、內(nèi)阻較高； S0P8封裝形式集成電路體積小、封裝用料少、封裝效率高、封裝成本低、頻率特性較好、 內(nèi)阻較低，但是，對印刷線路板要求較高，需要高速貼片機才能將集成電路貼到印刷線路板 上、整機企業(yè)應(yīng)用成本高，封裝和使用綜合成本明顯提高。
[0005] 集成電路的封裝形式對集成電路產(chǎn)品的性能、可靠性、成本具有重大作用。隨著芯 片制造技術(shù)從微米向納米級發(fā)展，單位面積芯片功能每18個月翻番的摩爾定律在逐漸失 效，未來功能強大的云計算、互聯(lián)網(wǎng)中的物聯(lián)網(wǎng)和移動網(wǎng)等等必須依賴其核心技術(shù)集成電 路的突破，集成電路的大容量、高速度、低功耗的提高，在芯片制造上將變得越來越難，更大 程度上需要封裝形式及技術(shù)的突破。原來集成電路芯片制造技術(shù)的特征尺寸是微米級，現(xiàn) 有的微米級的封裝結(jié)構(gòu)的成本高。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明實施例的目的在于提供一種高密度集成電路封裝結(jié)構(gòu)，旨在解決現(xiàn)有的技 術(shù)方案成本高的問題。
[0007] -方面，提供一種高密度集成電路封裝結(jié)構(gòu)，所述結(jié)構(gòu)包括：金屬引線框和封裝金 屬引線框的塑封結(jié)構(gòu)；其中，金屬引線框包括：引線框基島、內(nèi)引腳線和外引腳線；芯片與 引線框基島固定，芯片和內(nèi)引腳線通過微連接線連接；所述相鄰兩排外引腳線之間交叉重 疊。
[0008] 可選的，所述塑封結(jié)構(gòu)的長度A1滿足關(guān)系：9. 30mm<A1 < 9. 50mm;塑封結(jié) 構(gòu)的寬度A2滿足關(guān)系：3.00mm彡A2彡3. 20mm塑封結(jié)構(gòu)的厚度A3滿足關(guān)系：1.50mm彡 A3彡1.90mm;外引腳線的個數(shù)是8個。
[0009] 可選的，所述封裝結(jié)構(gòu)中外引腳線的跨度B1滿足5. 20mm彡B1彡5. 80mm;夕卜 引腳線的間距B2滿足2. 44mm<B2 < 2. 64mm;外引腳線的長度B3滿足3. 60mm< B3 < 4.60mm;外引腳線的插入寬度B4滿足0.41mm<B4 < 0.51mm。
[0010] 可選的，所述塑封結(jié)構(gòu)的長度A1 = 9. 40mm;塑封結(jié)構(gòu)的寬度A2=3. 1mm;塑封結(jié) 構(gòu)的厚度A3=l. 70mm;外引腳線的跨度B1 =5. 50mm;外引腳線的間距B2 =2. 54mm;外引 腳線的長度B3=4. 1mm;外引腳線的插入寬度B4 =0. 46mm。
[0011] 可選的，所述內(nèi)引腳線的外表面設(shè)置有銀合金鍍層。
[0012] 可選的，所述引線框基島的背面開設(shè)有網(wǎng)狀結(jié)構(gòu)。
[0013] 可選的，所述引線框基島表面設(shè)有氧化層。
[0014] 可選的，所述引線框基島到內(nèi)引腳頂端的距離為0.20mm;引線框基島下沉距離 為0.250mm;內(nèi)引腳長度為0.53mm。
[0015] 可選的，所述氧化層的質(zhì)量百分比為： 氧化銦：45-50%; 氧化錫：25-30 % ; 氧化鍺：8-10%; 氧化鋅：余量。
[0016] 可選的，所述銀合金鍍層的質(zhì)量百分比為： Cu：1. 8-2. 5% ； Ge：1. 2-1. 5% ； Sn：1. 5-2. 5% ； In：0. 8-1. 2% ； Ag:余量。
[0017] 在本發(fā)明實施例中，本發(fā)明提供的技術(shù)方案提供一種全新的封裝結(jié)構(gòu)，該結(jié)構(gòu)能 夠節(jié)省塑料體的體積，所以其能夠有效的節(jié)省成本。
【附圖說明】
[0018] 圖1為塑封體相關(guān)尺寸標示示意圖； 圖2為塑封體另一相關(guān)尺寸標示示意圖； 圖3為塑封體下一相關(guān)尺寸標示示意圖； 圖4為本發(fā)明一個實施例的高密度集成電路封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖 圖5為本發(fā)明一個實施例的引線框正面的示意圖； 圖6為本發(fā)明一個實施例的引線框基島背面的結(jié)構(gòu)示意圖
【具體實施方式】
[0019] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對 本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0020] 本發(fā)明【具體實施方式】提供一種高密度集成電路封裝結(jié)構(gòu)，該結(jié)構(gòu)如圖1所示，包 括：金屬引線框1和封裝金屬引線框1的塑封結(jié)構(gòu)2 ;其中，金屬引線框1包括：引線框基島 10、內(nèi)引腳線11和外引腳線12 ;芯片與引線框基島10固定，芯片和內(nèi)引腳線11通過微連 接線連接；塑封結(jié)構(gòu)2形狀為長方體；相鄰兩排外引腳線12之間交叉重疊。
[0021] 本發(fā)明提供的技術(shù)方案能夠有效的減少塑封結(jié)構(gòu)的面積。
[0022] 可選的，所述塑封結(jié)構(gòu)的長度A1滿足關(guān)系：9. 30mm<A1 < 9. 50mm;塑封結(jié)構(gòu) 的寬度A2滿足關(guān)系：3.00mm彡A2彡3. 20mm塑封結(jié)構(gòu)的厚度A3滿足關(guān)系：1.50mm彡A3 彡1.90mm;外引腳線的個數(shù)是8個。
[0023] 可選的，所述封裝結(jié)構(gòu)中外引腳線的跨度B1滿足5. 20mm彡B1彡5. 80mm； 外引腳線的間距B2滿足2. 44mm彡B2彡2. 64mm;外引腳線的長度B3滿足3. 60mm彡 B3 < 4.60mm;外引腳線的插入寬度B4滿足0.41mm<B4 < 0.51_。
[0024] 可選的，所述塑封結(jié)構(gòu)的長度A1 = 9. 40mm;塑封結(jié)構(gòu)的寬度A2=3. 1mm;塑封結(jié) 構(gòu)的厚度A3=l. 70mm;外引腳線的跨度B1 =5. 50mm;外引腳線的間距B2 =2. 54mm;外引 腳線的長度B3=4. 1mm;外引腳線的插入寬度B4 =0. 46mm。
[0025] 可選的，上述外引腳線12的個數(shù)為8個。
[0026] 可選的，上述內(nèi)引腳線11的外表面設(shè)置有銀合金鍍層18 ; 可選的，如圖6所示，引線框基島10的背面開設(shè)有網(wǎng)狀結(jié)構(gòu)20。該網(wǎng)狀結(jié)構(gòu)的開設(shè)能 夠提高基島密封塑料的結(jié)合強度，避免分層，提高了封裝的可靠性。
[0027] 可選的，上述引線框基島表面還設(shè)有氧化層90。該氧化層能夠有效地對位于其下 的銅進行保護，而該氧化層本身由為透明導電的氧化物，并且厚度很薄，從而并不影響電連 接，電阻的增加可以忽略不計，所以其有效的降低了阻抗。
[0028] 優(yōu)選地，引線框基島10到內(nèi)引腳頂端的距離為0. 20mm;引線框基島10下沉距離 為0.250mm;內(nèi)引腳長度為0.53mm。通過上述設(shè)計以及合理布線，可以很好地改善了電 容、電感、電阻等參數(shù)降低集成電路體內(nèi)溫度，進一步提高集成電路使用壽命和可靠性。
[0029] 可選的，上述氧化層的質(zhì)量百分比為： 氧化銦：45-50%; 氧化錫：25-30 % ; 氧化鍺：8-10%; 氧化鋅：余量。
[0030] 其具體的質(zhì)量百分比如表1所示： 表1 :(表1內(nèi)的數(shù)字均為質(zhì)量百分比）
【主權(quán)項】
1. 一種高密度集成電路封裝結(jié)構(gòu)，所述結(jié)構(gòu)包括；金屬引線框和封裝金屬引線框的塑 封結(jié)構(gòu)；其中，金屬引線框包括；引線框基島、內(nèi)引腳線和外引腳線；巧片與引線框基島固 定，巧片和內(nèi)引腳線通過微連接線連接；其特征在于， 所述相鄰兩排外引腳線之間交叉重疊。
2. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述塑封結(jié)構(gòu)的長度A1滿足關(guān)系： 9. 30mm < A1《9. 50mm ;塑封結(jié)構(gòu)的寬度A2滿足關(guān)系：3. 00mm《A2《3. 20mm塑封結(jié) 構(gòu)的厚度A3滿足關(guān)系；1. 50mm《A3《1.90mm ;外引腳線的個數(shù)是8個。
3. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)中外引腳線的跨度B1滿 足5. 20mm《B1《5. 80mm ;外引腳線的間距B2滿足2. 44mm《B2《2. 64mm ;外弓I 腳線的長度B3滿足3.60mm《B3《4.60mm ;外引腳線的插入寬度B4滿足0.41mm 《B4《0. 51mm。
4. 根據(jù)權(quán)利要求2或3所述的結(jié)構(gòu)，其特征在于，所述塑封結(jié)構(gòu)的長度A1 = 9. 40mm ;塑封結(jié)構(gòu)的寬度A2=3. 1mm ;塑封結(jié)構(gòu)的厚度A3=1.70mm ;外引腳線的跨度B1 =5. 50mm ;外引腳線的間距B2 =2.54mm ;外引腳線的長度B3=4. 1mm ;外引腳線的插入寬度B4 =0. 46mm。
5. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述內(nèi)引腳線的外表面設(shè)置有銀合金鍛 層。
6. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述引線框基島的背面開設(shè)有網(wǎng)狀結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述引線框基島表面設(shè)有氧化層。
8. 根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述引線框基島到內(nèi)引腳頂端的距離為 0.20mm ;引線框基島下沉距離為0.250mm ;內(nèi)引腳長度為0.53mm。
9. 根據(jù)權(quán)利要求7所述的結(jié)構(gòu)，其特征在于，所述氧化層的質(zhì)量百分比為： 氧化銅；45-50% ; 氧化錫；25-30 % ; 氧化錯；8-10% ; 氧化鋒；余量。
10. 根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其特征在于，所述銀合金鍛層的質(zhì)量百分比為： Cu ;1. 8-2. 5% ; Ge ；1. 2-1. 5% ； Sn ;1. 5-2. 5% ; In ； 0. 8-1. 2% ； Ag :余量。
【專利摘要】本發(fā)明提供一種高密度集成電路封裝結(jié)構(gòu)，所述結(jié)構(gòu)包括：金屬引線框和封裝金屬引線框的塑封結(jié)構(gòu)；其中，金屬引線框包括：引線框基島、內(nèi)引腳線和外引腳線；芯片與引線框基島固定，芯片和內(nèi)引腳線通過微連接線連接；所述相鄰兩排外引腳線之間交叉重疊。發(fā)明具有成低、體積小的優(yōu)點。
【IPC分類】H01L23-495, H01L23-49
【公開號】CN104576592
【申請?zhí)枴緾N201510041106
【發(fā)明人】羅奕, 陳健
【申請人】深圳市夢工廠科技有限公司
【公開日】2015年4月29日
【申請日】2015年1月27日