8，管芯114-116中的通孔被形成于鍵合之前。如果管芯襯底和管芯器件區(qū)的部分是導電的，那么電絕緣側壁被優(yōu)選地形成于被蝕刻通孔側壁的導電部分上，例如，如附圖22L中所示的襯底140和器件區(qū)148上的通孔163中的側壁173。該側壁也可以被形成于整個通孔側壁、如附圖22K中所示的通孔側壁的整個非接觸部分上、或者在通孔的底部中。在通孔已經被從管芯襯底和器件區(qū)適當?shù)仉姼綦x開之后，該通孔被用如附圖1OB中所示具有平整化金屬結構100的導電材料例如金屬，或者用如附圖1OC中所示具有金屬襯里或者阻擋層93和電介質94的導電材料和絕緣材料的組合來填充。通孔填充，例如用金屬或金屬和電介質，可以用如前述實施方案中所述的很多技術完成。
[0157]作為蝕刻和填充穿過管芯器件區(qū)和管芯襯底部分的通孔的替代，通孔可以在器件形成或完成管芯器件區(qū)之前被蝕刻、或蝕刻并填充到管芯襯底的僅僅一部分中、或者管芯器件區(qū)的一部分和管芯襯底的一部分中。例如，如附圖25A中所示，通孔172被蝕刻到管芯襯底140中并穿過管芯器件區(qū)171的一部分，例如包括半導體晶體管層以及由導電材料(未顯示)例如金屬和絕緣材料例如氧化硅或其它合適材料組成的多層互連結構的器件區(qū)的半導體部分，或者器件區(qū)存在于襯底中的情況。如果管芯器件區(qū)171部分和管芯襯底140是由導電材料、例如具有足夠低電阻率的半導體材料、例如在典型CMOS晶片制造中所用的硅組成的，那么對于如前述實施方案中所述也被形成于通孔172的底部的選擇性側壁173，優(yōu)選地形成側壁，如之前在該實施方案和前述實施方案中所述并如附圖25B中所示。另外，如果附圖25A中的結構由非常薄的、例如5到50nm的硅組成，那么高質量的選擇性氧化硅側壁可以被熱生長，便于通孔172的橫向尺寸實質上小于I微米，使得能制造超過每平方厘米100，000, 000個的非常高的通孔區(qū)域密度。替代地，非選擇性側壁可以被形成于通孔172的側壁上而不形成于通孔172的底部上，如前述實施方案中所述。然后通孔172可以內襯合適的阻擋層，如果需要的話；并且由導電材料174填充，形成例如如上所述的金屬填充通孔。通孔172也可以被用導電的多晶硅填充。接觸結構123可以被形成為與被填充通孔接觸，如附圖25D中所示。
[0158]替代地，可以在形成接觸結構123之前，在附圖25C的結構上進行進一步的處理，以完成管芯器件區(qū)148的制造，接著在管芯器件區(qū)148的上部中形成接觸結構123，如附圖25E中所示。例如可以形成由導電材料例如金屬、和絕緣材料例如與典型CMOS晶片制造類似或相同的絕緣材料組成的多層互連結構。典型的金屬包括銅和鋁而典型的絕緣材料包括氧化硅和低k電介質。管芯114-116中的接觸結構123可以如第四實施方案中所述和附圖25E中所示被形成。器件區(qū)148可以包括形成導電材料176以電互連接觸結構123與金屬填充通孔174。導電材料176如附圖25E中所示，在導電材料174和接觸結構123之間是垂直的，但也可以包括或完全由橫向部件組成，例如通過在典型的集成電路制造例如CMOS晶片制造中的層間金屬(interlevel metal)的布線所提供的橫向部件。見附圖25F的導電材料178。
[0159]由此可以使用集成電路的互連結構、例如根據(jù)典型CMOS晶片制造，來提供從金屬填充通孔174到接觸結構123的電連接，有效地最小化或消除為了實現(xiàn)電連接而修改互連結構設計規(guī)則的需要，導致按比例縮放的改善和現(xiàn)有制造能力的提高。要注意的是雖然導電材料176可以包括或主要由橫向部件組成，但是通孔172不必需橫向部件。例如，如果通孔172是在管芯器件區(qū)148的半導體部分例如管芯器件區(qū)171中，并且導電材料176由一般被用在集成電路制造中的層間金屬組成，那么通孔172垂直于導電材料176來放置并可以被用基本獨立于導電材料176的制造的設計規(guī)則來制造，只是導電材料176要與金屬填充通孔174電接觸。此外，本例中的通孔172實質上短于之前在該實施方案中所述的、例如延伸穿過管芯器件區(qū)148的整個部分的通孔155。更短的通孔172還使通孔172的橫向尺寸容易變小，例如，實質上小于I微米，使得能制造超過每平方厘米100，000，000個的非常高的通孔區(qū)域密度，導致按比例縮放的改善。要注意的是當需要隔離導電材料176和其它表面接觸時，在器件146中包括了絕緣側壁膜177和絕緣表面膜180。
[0160]在該變化中，在鍵合之后，鍵合后減薄露出用金屬填充的通孔而不是沒用金屬填充的通孔，例如如附圖23L的左手側中所示。在這兩個變化的每一個中，管芯襯底部分可以被整體移除，如第六實施方案中所述。此外，在這兩個變化的每一個中，鍵合到沒有器件區(qū)卻有被如第四實施方案中所述那樣制備的接觸結構的襯底也是可以的，例如，作為芯片的替代以在球柵陣列IC封裝中封裝內插板襯底(interposer substrate)。
[0161]此外，在這兩個變化的每一個中，暴露的表面可以包含用金屬填充的通孔。為了與第四實施方案中所述電互連鍵合，該表面可以被適當?shù)刂苽?，其使用填料材料組合以如第一實施方案中所述那樣平整化表面并如第十實施方案中所述那樣暴露通孔并形成接觸結構，如果需要的話。然后，來自相同或不同晶片的、具有暴露的接觸結構的其它管芯被鍵合到具有暴露的金屬填充通孔的鍵合后減薄表面，如第四實施方案中所述。替代地，可以在倒裝片封裝的制備中形成凸點下金屬化層，能如前述實施方案中所述那樣被實現(xiàn)。這顯示在附圖23M和23N中，其中第二管芯被鍵合到第一管芯。在使用上述和下述構造連接導電材料和/或一個管芯到另一管芯的接觸中可以有很多組合。附圖23M顯示了三個例子，其中管芯181讓它的導電材料168被用接觸結構179連接到下方管芯的導電材料168，管芯182讓接觸147(154)被連接到下方管芯的接觸147和導電材料168，以及管芯183讓接觸147和導電材料168被連接到下方管芯的接觸147和導電材料168。
[0162]在附圖23N中，左手側的結構具有被以管芯朝下構造方式鍵合的兩個管芯。中間結構擁有具有接觸結構147(154)的管芯，該管芯被鍵合到具有接觸結構142的襯底149諸如內插板(interposer)。經由鍵合之后所形成的導電材料187連接接觸結構147 (154)和導電材料168。右手側結構具有連接在襯底149中的導電材料168和接觸結構154的導電材料187。
[0163]如上所述，根據(jù)本發(fā)明所述方法可以被應用于晶片對晶片鍵合。附圖230顯示了具有多個接觸結構147和導電材料168的上部襯底140，像附圖23L的左手側上的管芯一樣，被鍵合到下方襯底140，產生了分別與接觸結構142的連接。管芯或另一晶片可以使用上述和下述的方法和構造被鍵合到晶片149。任意所需數(shù)目的晶片和管芯可以被鍵合并互連到一起。
[0164]第十實施方案，其關于鍵合和電互連而言與第九實施方案類似并且關于管芯144-146鍵合表面的取向(orientat1n)和操作晶片的可選的使用而言與第八實施方案類似，也是可以的，如附圖26A中所示。該實施方案如第九實施方案中所述那樣開始，其中通孔被蝕刻、如果需要的話隔離、并用導電材料填充，例如如附圖25C中所示。如上所述，可以用通過各種方法包括但不限于化學氣相沉積、物理氣相沉積和電鍍沉積的、包括但不限于多晶硅或各種金屬例如鎢、鎳或銅的各種導電材，來填充通孔，視需要使用絕緣層或阻擋層。管芯(或晶片)襯底，例如附圖25F中的140，在之后被減薄以露出用導電材料填充的通孔，例如附圖25F中的174，可選地使用如第八實施方案中所述的操作晶片?？梢杂帽趁嫜心ァMP、和蝕刻的組合來完成通孔的露出。該露出優(yōu)選地導致平整表面；但替代地，由于襯底的CMP或蝕刻的選擇性，可以導致非平整表面。例如，硅可以在CMP工藝期間以低于銅的速率被移除，導致如第四實施方案中所述那樣的被陷入或凹下(dished)于硅襯底表面之下的導電通孔。替代地，可以用相對導電通孔優(yōu)先地蝕刻襯底的選擇性蝕刻，來露出通孔或蝕刻所露出的通孔，使得導電通孔在硅襯底表面上方延伸。例如，用基于SF6的反應離子蝕刻，相對由銅或鎢填充的通孔，可以優(yōu)先地蝕刻硅。如果導電填充通孔的露出導致如第四實施方案中所述的合適的可鍵合的表面，那么管芯可以如第八實施方案中所述那樣被分切和鍵合。
[0165]如果導電填充通孔的露出沒有導致如第四實施方案中所述的合適的可鍵合的表面，那么可以形成接觸結構以形成如第四實施方案中所述的合適的可鍵合的表面。例如，如果暴露的導電填充通孔低于鍵合表面，那么接觸結構179可以用類似于第四實施方案中所述那樣的方式形成于導電材料174上。該形成可以包括接觸結構和電介質例如氧化硅的沉積，接著拋光，導致除接觸結構以外的適當平整和電絕緣的鍵合表面。這如附圖26B中所示，其具有被形成為與導電材料174相接觸的接觸結構并且具有電介質膜169，諸如PECVD氧化硅。
[0166]替代地，該工藝可以包括沉積和拋光具有或不具有電介質的接觸結構，，以導致適當?shù)嘏c接觸結構共平面并由襯底、例如附圖25F中的襯底140組成的鍵合表面。此外替代地，如果暴露的導電填充通孔是在鍵合表面上方，那么接觸結構也可以被用類似于第四實施方案中所述那樣的方式形成于導電材料174上。該形成可以包括接觸結構和電介質例如氧化硅的沉積，接著拋光，導致除接觸結構以外的適當平整和電絕緣的鍵合表面。接觸結構179的橫向尺寸可以被形成為等于、小于、或大于導電材料174。
[0167]然后，管芯可以如第八實施方案中所述那樣被分切和鍵合。管芯144-146因此被鍵合到具有如第九實施方案中所述那樣形成并填充的鍵合前通孔的襯底140，并且包含接觸結構一一其如果需要的話一一的鍵合表面如第四實施方案中所述那樣被制備、鍵合和電互連。在管芯144-146鍵合到襯底140之后，管芯144-146不需要被電互連到接觸結構142，并且管芯114-116的暴露表面對于如前述實施方案中所述在倒裝片封裝的制備中的凸點下金屬化層是可接觸的。
[0168]在實施方案十中，通孔可以被形成為要么穿過整個器件區(qū)148要么穿過器件區(qū)148的半導體部分，如實施方案九中所述。如第九實施方案中所述，通過在器件區(qū)被完成之前形成通孔，在器件區(qū)148的半導體部分中的通孔形成避免了更深和更寬的通孔，這改善了器件密度并減少因通孔形成引起的半導體部分消耗，從而改善了按比例縮放。另外，管芯襯底部分可以被如第六實施方案中所述那樣的整體移除。此外，暴露的表面可以包含接觸結構。該表面可以被適當?shù)刂苽洌耘c如第四實施方案中所述的使用如第一實施方案中所述的填料材料以平整化該表面的電互連鍵合，如果需要的話。然后，來自相同或不同晶片的、具有暴露的接觸結構的其它管芯被鍵合到具有暴露的金屬填充通孔的鍵合后減薄表面，如第四實施方案中所述。替代地，可以在倒裝片封裝的制備中形成凸點下金屬化層，能如前述實施方案中所述那樣被實現(xiàn)。并且，還可以進行實施方案十以堆疊多個管芯，類似于附圖23M，或者以晶片對晶片的形式堆疊，類似于附圖23N。
[0169]本發(fā)明所希望的特征表達為垂直堆疊和互連構造。例如，管芯可以被IC側朝下鍵合或者IC側朝上鍵合。另外，作為管芯對晶片形式的替代，晶片對晶片形式也是可以的，其中上部晶片被IC側朝上或朝下地鍵合到IC側朝上的下部晶片。此外，這些管芯對晶片和晶片對晶片形式也可以與使用襯底制造的IC一起使用，其中對于IC功能性(funct1nality)來說不需要該襯底。例如，使用絕緣體上硅(SOI)襯底或非硅襯底例如III/V族材料、SiC、和藍寶石制造的1C，對于IC功能性可以不需要存在襯底。在這些情況下，不被用于晶體管制造的襯底的整個部分可以被移除，以最小化形成垂直電互連所需的通孔蝕刻。
[0170]雖然襯底被顯示為由器件區(qū)組成，但是沒有器件區(qū)卻有接觸結構的襯底也是可以的，例如，作為芯片的替代以在球柵陣列IC封裝中封裝內插板襯底。并且，管芯被顯示為具有器件，但是使用根據(jù)本發(fā)明中所述的方法，可以將其它的沒有器件卻有接觸結構的管芯或元件鍵合到襯底。
[0171]按照上述教導，本發(fā)明可以有很多修改和變化。因此應明白的是，本發(fā)明可以在所附權利要求的范圍內被實現(xiàn)，而不限于本文中的特定描述。
【主權項】
1.一種將具有第一接觸結構的第一元件與具有第二接觸結構的第二元件集成起來的方法，包括以下步驟: 由從銅、鎢、鎳、金、或其合金中選擇的金屬形成所述第一接觸結構和第二接觸結構； 在所述第一元件中形成暴露到至少所述第一接觸結構的通孔； 在所述通孔中形成導電材料，該導電材料至少被連接到所述第一接觸結構； 將所述第一元件中的材料鍵合到所述第二元件中的材料，使得所述第一接觸結構被直接連接到所述第二接觸結構；以及 在低于400°C的溫度加熱所述第一元件和第二元件以增加所述第一接觸結構和第二接觸結構之間的壓力。
2.根據(jù)權利要求1所述的方法，包括: 在低于350°C的溫度進行加熱。
3.根據(jù)權利要求1所述的方法，包括: 從所述第一接觸結構和第二接觸結構中的至少一個移除自然氧化物。
4.根據(jù)權利要求1所述的方法，包括: 形成所述第一接觸結構和第二接觸結構為分別具有與所述第一元件和第二元件的表面共面的上表面。
5.根據(jù)權利要求1所述的方法，包括: 形成所述第一接觸結構和第二接觸結構為具有在所述第一元件和第二元件的相應表面之下不超過20nm的上表面。
6.根據(jù)權利要求1所述的方法，包括: 形成所述第一接觸結構和第二接觸結構為具有在所述第一元件和第二元件的相應表面之下不超過1nm的上表面。
7.根據(jù)權利要求1所述的方法，包括: 形成所述第一接觸結構為具有在所述第一元件的上表面之下的上表面；以及 形成所述第二接觸結構為具有比所述第一接觸結構的橫向面積小的橫向面積。
8.根據(jù)權利要求7所述的方法，包括: 形成所述第二接觸結構為具有在所述第二元件的上表面之下的上表面。
9.根據(jù)權利要求1所述的方法，包括: 蝕刻所述第一元件和第二元件中的至少一個與相應的所述第一接觸結構和第二接觸結構相鄰的表面。
10.根據(jù)權利要求1所述的方法，包括: 在所述第一接觸結構和第二接觸結構中的至少一個上形成金屬材料層。
11.根據(jù)權利要求10所述的方法，包括: 由镲材料形成所述第一接觸結構；以及 在所述镲材料上形成金層至5-50nm厚度。
12.根據(jù)權利要求1所述的方法，包括: 由第一金屬形成所述第一接觸結構；以及 由與所述第一金屬不同的第二金屬形成所述第二接觸結構。
13.根據(jù)權利要求1所述的方法，包括: 形成所述第一接觸結構為具有在所述第一元件的上表面之下的上表面；以及 形成所述第二接觸結構為具有在所述第二元件的上表面之上的上表面。
14.根據(jù)權利要求1所述的方法，包括: 形成所述第二接觸結構為具有比所述第一接觸結構的面積小的面積。
15.根據(jù)權利要求1所述的方法，包括: 形成所述第一接觸結構為具有在所述第一元件的上表面之下的上表面；以及 形成所述第二接觸結構為具有比所述第一接觸結構的面積小的面積。
16.根據(jù)權利要求1所述的方法，其中， 形成所述第一接觸結構為具有在所述第一元件的上表面之下第一距離的上表面； 形成所述第二接觸結構為具有在所述第二元件的上表面之下第二距離的上表面，所述第二距離小于所述第一距離；以及 形成所述第二接觸結構為具有比所述第一接觸結構的橫向面積小的橫向面積。
17.根據(jù)權利要求1所述的方法，包括: 由固態(tài)金屬形成所述第一接觸結構和第二接觸結構。
18.根據(jù)權利要求1所述的方法，包括: 在鍵合之后加熱所述第一元件和第二元件，以使所述第一接觸結構和第二接觸結構中的至少一個熱膨脹。
19.根據(jù)權利要求1所述的方法，包括: 將所述第一元件中的氧化物和氮化物材料中的一者鍵合到所述第二元件中的氧化物材料和氮化物材料中的一者。
【專利摘要】本發(fā)明提供一種三維地集成元件諸如被分切管芯或晶片的方法以及具有連接元件諸如被分切管芯或晶片的集成結構。管芯和晶片之一或全部可以具有形成于其中的半導體器件。具有第一接觸結構的第一元件被鍵合到具有第二接觸結構的第二元件。第一和第二接觸結構可以在鍵合時被暴露并由于鍵合的結果被電互連。通孔可以在鍵合之后被蝕刻和填充以暴露和形成電互連以電互連第一和第二接觸結構并提供從表面到該互連的電通路。替代地，第一和/或第二接觸結構在鍵合時不被暴露，而通孔在鍵合后被蝕刻和填充以將第一和第二接觸結構電連接，并對表面提供對互連了的第一和第二接觸結構的電通路。并且，器件可以被形成于第一襯底中，該器件被放置于第一襯底的器件區(qū)中并具有第一接觸結構。通孔可以在鍵合之前被蝕刻、或蝕刻并填充，其穿過器件區(qū)并進入到第一襯底中，并且第一襯底可以在鍵合之后被減薄以暴露出通孔或被填充的通孔。
【IPC分類】H01L21-768, H01L21-603, H01L25-065, H01L23-48
【公開號】CN104576519
【申請?zhí)枴緾N201410738151
【發(fā)明人】P·M·恩奎斯特, 小蓋厄斯·G·方丹, 童勤義
【申請人】齊普特洛尼克斯公司
【公開日】2015年4月29日
【申請日】2006年8月7日
【公告號】CA2618191A1, CN101558483A, CN101558483B, EP1913631A2, EP1913631A4, EP2685491A2, US7485968, US8389378, US8709938, US20070037379, US20090068831, US20130178062, US20140187040, WO2007021639A2, WO2007021639A3