專利名稱：集成電路芯片、集成電路元件、印刷電路板及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成多個(gè)電路模塊的集成電路芯片、封裝所述集成電路芯片的集成電路元件及搭載所述集成電路元件的電子設(shè)備。
背景技術(shù)：
近年來(lái)，在集成電路領(lǐng)域中，隨著半導(dǎo)體材料的加工工藝的進(jìn)步，設(shè)計(jì)規(guī)則不斷細(xì)化，單位面積可集成的電路規(guī)模不斷增大。因此，如果是相同的電路規(guī)模，則較之以往可減少集成電路芯片的尺寸。而集成電路中的數(shù)字信號(hào)處理電路的數(shù)據(jù)總線寬度也比以往增大了。這樣由于集成密度的增大和數(shù)據(jù)總線寬度的增大這兩者的復(fù)合效果，芯片內(nèi)的集成電路和外部的信號(hào)輸入輸出所需的輸入輸出端子(I/O端子)的數(shù)量就只能增加。以往，I/O端子是在芯片上沿邊緣排列成一列而配置的。例如，在芯片形狀為方形時(shí)，是在其四邊無(wú)間隙地配置的。I/O端子通常具有鍵合焊盤和緩沖電路。緩沖電路是用于保護(hù)芯片內(nèi)部的電路模塊不受外部噪音等干擾的電路，由容量較大的晶體管等構(gòu)成。
將集成電路芯片搭載于電子設(shè)備的印刷電路板上，大致有兩種方法。
其一是將集成電路芯片密封在樹(shù)脂等封裝內(nèi)形成集成電路元件，將集成電路元件搭載在印刷電路板等上的方法。這種情況下，芯片的I/O端子內(nèi)的鍵合焊盤和配置在封裝上的外部引出用端子利用鍵合線連接，連接部密封在封裝內(nèi)。通過(guò)將外部引出用端子和印刷電路板連接，連接集成電路芯片和印刷電路板。這種情況下，芯片上的電路模塊等由封裝保護(hù)，故具有可提高可靠性的優(yōu)點(diǎn)。
另一種方法是將芯片直接鍵合在印刷電路板上的、所謂直接鍵合方法。直接鍵合不將芯片封入封裝內(nèi)，而是在所謂裸片(bare chip)狀態(tài)下直接線鍵合在印刷電路板上，所以不需要封裝的部分，可使集成電路芯片配置在印刷電路板上所需要的面積減小，而且具有不需要封裝成本的優(yōu)點(diǎn)。
發(fā)明的概述如上所述，由于半導(dǎo)體工藝的微細(xì)化，芯片內(nèi)的電路模塊的尺寸近年來(lái)正向微小化發(fā)展，但是，I/O端子的間距并未相應(yīng)地比以往減小。這是由于，在進(jìn)行鍵合線鍵合時(shí)，為了避免相鄰的鍵合線之間的短路及鍵合線和相鄰的引線之間的短路，鍵合線相互間的間隔和鍵合線與相鄰的引線之間的間隔不能窄到一定程度以下。
因此，在I/O端子數(shù)多的芯片中，會(huì)產(chǎn)生即使由芯片內(nèi)部的電路模塊的大小決定芯片尺寸，芯片的外周長(zhǎng)度也不足排列I/O端子所需的長(zhǎng)度的現(xiàn)象。這種情況下，就會(huì)產(chǎn)生不得不由I/O端子的數(shù)量決定芯片尺寸而不能使芯片尺寸小于該尺寸的、所謂焊盤頸(neck)現(xiàn)象。焊盤頸的芯片是大于內(nèi)部的電路模塊所需的芯片尺寸的芯片，故與I/O端子無(wú)間隙地?cái)D在周圍的情況相對(duì)，芯片內(nèi)部卻產(chǎn)生了未配置任何電路模塊的所謂空區(qū)域。
這樣，當(dāng)芯片尺寸大于實(shí)際的電路模塊所需的尺寸以上時(shí)，就會(huì)形成高成本芯片。
本發(fā)明就是鑒于上述情況而開(kāi)發(fā)的，其目的在于，提供一種集成電路芯片，可避免焊盤頸，可將芯片尺寸設(shè)定為對(duì)應(yīng)電路規(guī)模的最佳大小。
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明，提供以下的集成電路芯片。
該集成電路芯片包括基板；電路模塊，形成于所述基板上；以及輸入輸出端子，用于對(duì)所述電路模塊輸入輸出信號(hào)，其特征在于，所述輸入輸出端子包括用于在所述電路模塊動(dòng)作時(shí)輸入輸出信號(hào)的動(dòng)作時(shí)用輸入輸出端子、和用于檢查所述電路模塊的檢查用輸入輸出端子，所述動(dòng)作時(shí)用輸入輸出端子沿所述基板的邊緣排列配置在所述基板上，所述檢查用輸入輸出端子及電路模塊配置在基板上的所述動(dòng)作時(shí)用輸入輸出端子的內(nèi)側(cè)的區(qū)域。
附圖的簡(jiǎn)要說(shuō)明

圖1是顯示作為本發(fā)明實(shí)施例1的集成電路芯片10的結(jié)構(gòu)的上面圖；圖2是顯示封裝了圖1的集成電路芯片10的集成電路元件20的結(jié)構(gòu)的剖面圖；圖3(a)是圖1的集成電路芯片10的A-A剖面圖；圖3(b)是圖2的集成電路元件20的B-B剖面圖；圖4是本發(fā)明實(shí)施例1中集成電路芯片10的制造工序所用的測(cè)試卡40的結(jié)構(gòu)的上面圖；圖5是本發(fā)明實(shí)施例2的搭載集成電路元件20的印刷電路板50的結(jié)構(gòu)的上面圖；圖6是本發(fā)明實(shí)施例2的搭載印刷電路板50的電子設(shè)備100的前面圖和操作裝置200的上面圖；圖7是本發(fā)明實(shí)施例2的電子設(shè)備100的立體圖；圖8是本發(fā)明圖7的電子設(shè)備100的C-C剖面圖；圖9(a)是比較例的集成電路芯片90的結(jié)構(gòu)說(shuō)明圖；圖9(b)是比較例的集成電路芯片91的結(jié)構(gòu)說(shuō)明圖；圖10(a)是比較例的集成電路芯片91的I/O端子2的詳細(xì)配置說(shuō)明圖；圖10(b)是比較例的集成電路芯片92的I/O端子2的詳細(xì)配置說(shuō)明圖。
實(shí)施發(fā)明的最佳方式下面說(shuō)明本發(fā)明的一實(shí)施例。
首先，作為實(shí)施例1，參照?qǐng)D1、圖2、圖3(a)、圖3(b)說(shuō)明集成電路芯片10及封裝了芯片10的集成電路元件20。
如圖1、圖3(a)所示，集成電路芯片10包括橫長(zhǎng)a×縱長(zhǎng)b的方形半導(dǎo)體基板1和無(wú)間隙地以間距(ピツチ)c呈一列配置在其四邊的34個(gè)I/O端子2。在由I/O端子2包圍的內(nèi)部區(qū)域配置有電路模塊6、7、8和6個(gè)I/O端子4。
I/O端子2在該芯片10裝在(mount)印刷電路板等上時(shí)，通過(guò)鍵合線或引線等與印刷電路板的布線電連接，是由此在電路模塊6、7、8動(dòng)作時(shí)進(jìn)行信號(hào)輸入輸出的用戶用I/O端子(或動(dòng)作時(shí)用I/O端子)。而I/O端子4是用戶用I/O端子2以外的、從用戶來(lái)看與集成電路芯片10的功能及規(guī)格無(wú)關(guān)的I/O端子，是在封裝的芯片10的電路模塊6、7、8正常動(dòng)作時(shí)不使用的端子。I/O端子4例如是在芯片10制造中途或出廠前的檢查中為檢查電路模塊6、7、8是否正常動(dòng)作而輸入輸出信號(hào)的測(cè)試用I/O端子、在集成電路芯片10制造中為檢查成膜及蝕刻等制造條件而用的I/O端子、修復(fù)或BIST(Built-inSelf Test內(nèi)置自測(cè)試)/BISR(Built-in Self Repair內(nèi)置自修復(fù))用的I/O端子等。以下，I/O端子4也稱作測(cè)試用I/O端子。
I/O端子2包括用于鍵合線鍵合的鍵合焊盤3和連接鍵合焊盤3及電路模塊6、7、8的緩沖電路(未圖示)。I/O端子4包括用于測(cè)試時(shí)使探針接觸的測(cè)試用焊盤5和連接測(cè)試焊盤5及電路模塊6、7、8的緩沖電路。I/O端子2、4的緩沖電路由晶體管等構(gòu)成，用于保護(hù)電路模塊6、7、8不受外部噪音信號(hào)等的干擾。
雖在圖1中未圖示，但是，芯片10的上面由樹(shù)脂制的保護(hù)膜9覆蓋(圖3(a))。在該保護(hù)膜3上，在鍵合焊盤3及測(cè)試用焊盤5的部分設(shè)有通孔，使鍵合焊盤3及測(cè)試用焊盤5的上面露出。
下面參照?qǐng)D2、圖3(b)說(shuō)明封裝了芯片10的集成電路元件20。
集成電路元件20包括芯片10、搭載芯片10的島11、引線12及密封它們的樹(shù)脂性封裝13。各引線12利用鍵合線14分別和芯片10的I/O端子2的鍵合焊盤3連接。
I/O端子4的焊盤5未和引線12連接。這是由于，I/O端子4如上所述是動(dòng)作測(cè)試用的端子等，故不需要與印刷電路板的布線連接的緣故。
下面說(shuō)明上述芯片10及集成電路元件20的制造方法。
首先，對(duì)電路模塊6、7、8和I/O端子2、4的電路結(jié)構(gòu)及基板1上的布置進(jìn)行設(shè)計(jì)。此時(shí)，將芯片10所需的I/O端子分出有必要連接在封裝后的印刷電路板上的用戶用I/O端子2和用于測(cè)試等不必與印刷電路板連接的測(cè)試用I/O端子4。然后，將用戶用I/O端子2如圖1所示無(wú)間隙地呈一列布置在基板1的周圍，將電路模塊6、7、8及測(cè)試用I/O端子4配置在用戶用I/O端子2包圍的內(nèi)部區(qū)域上。基板1的大小采用該配置所需要的最小尺寸a×b。
基板1采用半導(dǎo)體晶片，利用成膜、擴(kuò)散及光刻法等半導(dǎo)體技術(shù)，將電路模塊6、7、8和I/O端子2、4形成在基板1上。然后形成保護(hù)膜9。再將半導(dǎo)體晶片切塊，切出a×b大小的基板1，完成芯片10。
在切塊之前或之后，為了確認(rèn)電路模塊6、7、8的動(dòng)作，使用圖4所示的測(cè)試卡進(jìn)行測(cè)試。
測(cè)試卡40其中央具有開(kāi)口43，在開(kāi)口43的周圍嵌入有探針41、42。另外，在圖4中，按圖示的情況，顯示出的探針41、42的數(shù)量較少，但實(shí)際上，探針41的數(shù)量與芯片10的用戶用I/O端子2的數(shù)量相同。探針42的數(shù)量與芯片10的測(cè)試用I/O端子4的數(shù)量相同。探針41、42的前端朝向開(kāi)口43的中央的配置芯片10的區(qū)域集中。探針41的前端按一定的間隔配置，從而分別與芯片10周圍的I/O端子2的鍵合焊盤3接觸。探針42的前端配置為與芯片10的內(nèi)部區(qū)域的I/O端子4的測(cè)試用焊盤5分別接觸。
這樣，通過(guò)將切塊前的半導(dǎo)體晶片或切塊后的芯片10配置在測(cè)試卡40的開(kāi)口43的中央部，使探針41、42分別與鍵合焊盤3及測(cè)試用焊盤5接觸，可經(jīng)探針41、42自外部電路向電路模塊6、7、8進(jìn)行信號(hào)的輸入輸出。從而，可進(jìn)行制造條件的檢查，測(cè)試電路模塊6、7、8的動(dòng)作并檢查成膜及蝕刻等是否完全符合設(shè)計(jì)等。
然后，封裝芯片10。首先，在將芯片10模片鍵合(Die Bonding)在引線框的島11上之后，用鍵合線14將用戶用I/O端子2的鍵合焊盤3和引線框的引線12鍵合連接(圖2)。在測(cè)試用I/O端子4的焊盤5上不進(jìn)行鍵合。然后，將芯片10及引線12的連接部封閉在樹(shù)脂制的封裝13內(nèi)，將引線12及島11自引線框切開(kāi)。將引線12折彎，完成集成電路元件20。
如上所述，本實(shí)施例的芯片10是將I/O端子分為用戶用I/O端子2及測(cè)試用I/O端子4，并僅將用戶用I/O端子2排列在芯片10的周圍的結(jié)構(gòu)。因此，與將所有的I/O端子排列在芯片的周圍的現(xiàn)有芯片相比，可減小芯片尺寸。另外，由于在芯片10中需要鍵合的I/O端子的數(shù)量少，故可在短時(shí)間內(nèi)進(jìn)行鍵合，提高制造效率。而在將芯片10做成與目前相同大小的芯片尺寸的情況下，由于要排列在芯片10周圍的I/O端子數(shù)少，故可寬松地配置用戶用I/O端子2，從而容易確保鍵合線14的間隔及鍵合線14與相鄰的引線12之間的間隔，可降低缺陷產(chǎn)生率。
封裝了該芯片10的集成電路元件20由于可使芯片10的尺寸小于現(xiàn)有芯片，故相應(yīng)可使封裝后集成電路元件20的尺寸變小，因此，在印刷電路板上所占的面積變小，提高了安裝效率。而在芯片10采用與目前相同大小的芯片尺寸時(shí)，由于要配置在芯片10周圍的I/O端子2的數(shù)量比目前少，故引線12的間隔會(huì)比目前大。由此，可得到下述效果，即在將集成電路元件20安裝并錫焊在印刷電路板上時(shí)，可降低相鄰的引線12之間相互發(fā)生短路等缺陷的發(fā)生率。
這里，作為比較例，用圖9(a)、圖9(b)、圖10(a)、圖10(b)說(shuō)明將與本實(shí)施例同樣的I/O端子2、4，象現(xiàn)有技術(shù)那樣全部配置在基板1的周圍的芯片90、91。
比較例的芯片90將34個(gè)用戶用I/O端子2和6個(gè)測(cè)試用I/O端子4共計(jì)40個(gè)端子全部沿基板1的邊緣成一列配置。如圖10所示，I/O端子2具有鍵合焊盤3，I/O端子4具有焊盤5(未圖示)。圖9的I/O端子2、4的間距c與上述實(shí)施例的圖1的I/O端子2的間距c相同，但周圍排列的I/O端子的數(shù)量比圖1多了測(cè)試用I/O端子4的數(shù)量，所以基板1的一邊的長(zhǎng)度d、e分別比圖1的基板1的長(zhǎng)度a、b長(zhǎng)。
比較例的芯片90的電路模塊96、97、98是與上述實(shí)施例的電路模塊6、7、8相同的電路結(jié)構(gòu)，但是，利用比電路模塊6、7、8粗糙的設(shè)計(jì)方式而設(shè)計(jì)。故電路模塊96、97、98在基板1上所占的面積大。由此，在芯片90中由I/O端子2、4包圍的區(qū)域大致被電路模塊96、97、98所占。
另外，如比較例的芯片90那樣，在混雜排列用戶用I/O端子2及測(cè)試用I/O端子4的情況下，作為鍵合裝置的功能，不能僅不鍵合測(cè)試用I/O端子4，故形成不僅I/O端子2的鍵合焊盤3而且I/O端子4的焊盤5也都要鍵合的結(jié)構(gòu)。因此封裝時(shí)引線12的數(shù)量也必須與I/O端子2、4的數(shù)量相同，為40個(gè)。
其次，將比較例的芯片90的電路模塊96、97、98的設(shè)計(jì)方式變更為與本實(shí)施例同樣的微細(xì)化設(shè)計(jì)方式，得到另外的比較例的芯片91(圖9(b))。該芯片91的電路模塊6、7、8由于設(shè)計(jì)尺寸在長(zhǎng)度方向縮小到芯片91的0.7倍，故電路模塊6、7、8在基板1上所占的面積變?yōu)殡娐纺K96、97、98的約1/2。因此，在基板1的內(nèi)部會(huì)如圖9(b)所示產(chǎn)生空區(qū)域。
但是，在芯片91中I/O端子2、4的間距為了將鍵合線的間隔等維持在一定以上，不可小于間距c。因此，雖然基板1內(nèi)部有空區(qū)域，但不能使基板1一邊的長(zhǎng)度小于長(zhǎng)度d、e。因此，芯片91即使使設(shè)計(jì)尺寸微細(xì)化，也不能小于比較例的芯片90，形成所謂I/O端子2、4的數(shù)量決定基板1的大小的所謂焊盤頸的芯片。
因此，為了避免焊盤頸，作為再一比較例的芯片92，如圖10(b)所示，考慮了將I/O端子2在基板1的周圍交錯(cuò)排列為兩列的結(jié)構(gòu)。這樣，通過(guò)將I/O端子2配置為兩列，基板1內(nèi)側(cè)的區(qū)域也可以利用，故可以認(rèn)為，若基板1的大小相同，則可使I/O端子2的數(shù)量最大增加到1.5倍左右。
但是，將I/O端子2交錯(cuò)配置的結(jié)構(gòu)為了防止鍵合線相互間的短路，必須確保與外周側(cè)的I/O端子2連接的鍵合線和與內(nèi)周側(cè)的I/O端子2連接的鍵合線之間的間隔在一定程度以上。因此，配置時(shí)必須如圖10(b)所示，增大外周側(cè)的I/O端子2的間隔，使內(nèi)周側(cè)的I/O端子2位于其間。另外，當(dāng)內(nèi)周側(cè)的I/O端子2的焊盤3的位置離開(kāi)基板1的邊緣過(guò)大時(shí)，則不能由目前的鍵合裝置進(jìn)行鍵合，所以，要嚴(yán)格限制，必須使內(nèi)周側(cè)的I/O端子2的焊盤3的位置配置在緊靠外周側(cè)的I/O端子2的位置。因此，用于使I/O端子2的配置最佳的設(shè)計(jì)非常復(fù)雜。
較之這些比較例的芯片90、91、92，上述本實(shí)施例的芯片10只要將I/O端子分為用戶用I/O端子2和測(cè)試用I/O端子4，使測(cè)試用I/O端子4配置在基板內(nèi)部的空區(qū)域即可。而且，測(cè)試用I/O端子4不進(jìn)行鍵合，故只要是能夠由上述測(cè)試卡40進(jìn)行測(cè)定的部位，就可以配置在離開(kāi)基板1的邊緣的位置等空區(qū)域的任何部位，自由度非常大。因此，可簡(jiǎn)單地進(jìn)行芯片10的設(shè)計(jì)，而且，可消除焊盤頸，縮小芯片尺寸。此外，由于可減少芯片10的鍵合部位，故也容易進(jìn)行鍵合。由此可實(shí)現(xiàn)直接的成本降低。
另外，本實(shí)施例的芯片10不僅不需要減少測(cè)試用I/O端子4的數(shù)量，而且，在基板1的內(nèi)部區(qū)域存在空的情況下，還可增加測(cè)試用I/O端子4的數(shù)量。由此，可得到電路模塊6、7、8的動(dòng)作確認(rèn)和附帶條件等所需的測(cè)試用I/O端子4足夠的芯片10，故可提高不良品的發(fā)現(xiàn)率，而且容易實(shí)現(xiàn)制造時(shí)的條件。因此，可用高的成品率制造高品質(zhì)的芯片10。
另外，在本實(shí)施例中，是將測(cè)試用I/O端子4全部配置在基板1的內(nèi)部區(qū)域，但是只要基板1的尺寸允許，也可以將一部分測(cè)試用I/O端子4與用戶用I/O端子2一起配置在基板1的周圍。另外，即使是測(cè)試用I/O端子4，其中兼作用戶用I/O端子2的端子或安裝在印刷電路板上后通過(guò)印刷電路板輸入輸出測(cè)試信號(hào)的測(cè)試用I/O端子4，也可配置在基板1的周圍進(jìn)行鍵合。
用戶用I/O端子2及測(cè)試用I/O端子4不限于本實(shí)施例的圖1所示的數(shù)量及形狀，可根據(jù)需要進(jìn)行變更?；?的形狀也不限于圖1所示的方形。
下面參照?qǐng)D5～圖8，作為實(shí)施例2簡(jiǎn)單說(shuō)明安裝了實(shí)施例1的集成電路元件20的印刷電路板50及搭載該印刷電路板50的電子設(shè)備100。
在印刷電路板50上利用錫焊來(lái)安裝實(shí)施例1的集成電路元件20及集成電路元件51、52、53。在集成電路元件20內(nèi)的芯片10上，具有電子設(shè)備100的主處理器功能的電路被作為電路模塊6、7、8形成。在集成電路元件51中，作為電路模塊形成有圖像處理專用電路，在集成電路元件52中，作為電路模塊形成有輸入輸出控制電路，在集成電路元件53作為電路模塊形成有存儲(chǔ)電路。在印刷電路板50上，除上述外，還搭載有電路元件54和連接器55、56、57、58及未圖示的布線。
該印刷電路板50如圖8所示，搭載于電子設(shè)備100的箱體110上。電子設(shè)備100是娛樂(lè)裝置，如圖6、圖7所示，包括再生CD及DVD等磁盤的磁盤裝置103和槽單元105、106。電子設(shè)備100與未圖示的圖像顯示裝置連接，槽單元106與操作裝置200的連接器232連接。在槽單元105可安裝小型的存儲(chǔ)裝置。在箱體110上設(shè)有復(fù)位開(kāi)關(guān)104、磁盤裝置103的排出開(kāi)關(guān)102及用于使箱體縱置或橫置的支腳部107、108。
集成電路元件20的主處理器進(jìn)行將設(shè)置在磁盤裝置103的托盤101上的DVD所存儲(chǔ)的圖像顯示在圖像顯示裝置上的動(dòng)作、及將預(yù)先記錄的程序讀入DVD或CD的動(dòng)作。然后，根據(jù)讀入的程序，指示集成電路元件51的圖像處理專用電路生成圖像，將生成的圖像顯示在圖像顯示裝置上。
集成電路元件20的主處理器相對(duì)于操作裝置200的開(kāi)關(guān)210，向集成電路元件51的圖像處理專用電路發(fā)出指示，使其接收用戶進(jìn)行的操作，根據(jù)上述程序改變圖像。由此，用戶可改變圖像顯示裝置的圖像，進(jìn)行游戲等。集成電路元件20的主處理器將裝在槽單元106的游戲的進(jìn)行狀況等存儲(chǔ)在存儲(chǔ)裝置內(nèi)。
在箱體110的內(nèi)部，除印刷電路板50外，還配置有電源單元和開(kāi)關(guān)、插口單元116等。在印刷電路板50的上部，為了使集成電路20等的熱量排出，配置有管型散熱片114，管型散熱片114連接在散熱片112上。在箱體110上安裝有用于排出散熱片112等的熱量的排氣扇115。在印刷電路板50上還設(shè)有屏蔽罩113，用于保護(hù)集成電路元件20等不受外部電磁波的影響。
這種安裝在印刷電路板50上的集成電路元件20由于是實(shí)施例1說(shuō)明的結(jié)構(gòu)，故是小型的元件，安裝效率高。因此，可實(shí)現(xiàn)小的印刷電路板50。隨之，電子設(shè)備100整體的大小也可小型化。由于可低成本地制造集成電路元件20，故也可實(shí)現(xiàn)印刷電路板50及電子設(shè)備100的低成本化。
在上述實(shí)施例中，是以封裝了芯片10的集成電路元件20的形式搭載在印刷電路板50上的結(jié)構(gòu)，但也可采用直接將芯片10直接鍵合在印刷電路板50上的結(jié)構(gòu)。這種情況下，由于不需要封裝，故可進(jìn)一步提高安裝效率，因此，可進(jìn)一步實(shí)現(xiàn)小型的印刷電路板50及電子設(shè)備。此外，由于不需要封裝，故與封裝的相比可進(jìn)一步降低成本，可提供低成本的印刷電路板50及電子設(shè)備100。
用戶用I/O端子2的焊盤3在本實(shí)施例中是利用鍵合線和引線12連接在印刷電路板50的，但是，也可利用TBA(Tape-automatedbonding帶式自動(dòng)鍵合)等其他部件與印刷電路板連接。
上述的電子設(shè)備100的集成電路元件20用于控制磁盤裝置103、操作裝置200、存儲(chǔ)裝置、圖像顯示裝置等多個(gè)裝置的復(fù)雜動(dòng)作，故需要多個(gè)I/O端子。因此，作為諸如電子設(shè)備100這樣的裝置的集成電路元件20的芯片10，使用實(shí)施例1的結(jié)構(gòu)的芯片在小型化及低成本化方面可得到很大的效果。
如上所述，根據(jù)本發(fā)明，可提供一種集成電路芯片，其可避免焊盤頸，可將芯片尺寸設(shè)計(jì)為對(duì)應(yīng)電路規(guī)模的最恰當(dāng)?shù)拇笮　?br> 產(chǎn)業(yè)上利用的可能性本發(fā)明可用于集成多個(gè)電路模塊的集成電路芯片、封裝了所述集成電路芯片的集成電路元件、以及搭載所述集成電路元件的電子設(shè)備。
權(quán)利要求
1.一種集成電路芯片，包括基板；電路模塊，形成于所述基板上；以及輸入輸出端子，用于對(duì)所述電路模塊輸入輸出信號(hào)，其特征在于，所述輸入輸出端子包括用于在所述電路模塊動(dòng)作時(shí)輸入輸出信號(hào)的動(dòng)作時(shí)用輸入輸出端子、和用于檢查所述電路模塊的檢查用輸入輸出端子，所述動(dòng)作時(shí)用輸入輸出端子沿所述基板的邊緣排列配置在所述基板上，所述檢查用輸入輸出端子及所述電路模塊配置在所述基板上的所述動(dòng)作時(shí)用輸入輸出端子的內(nèi)側(cè)的區(qū)域。
2.如權(quán)利要求1所述的集成電路芯片，其特征在于，所述動(dòng)作時(shí)用輸入輸出端子無(wú)間隙地呈一列沿所述基板的邊緣排列。
3.如權(quán)利要求1所述的集成電路芯片，其特征在于，所述動(dòng)作時(shí)用輸入輸出端子具有鍵合用焊盤，所述檢查用輸入輸出端子具有用于使探針接觸的焊盤。
4.一種集成電路芯片，包括基板；電路模塊，形成于所述基板上；以及輸入輸出端子，用于對(duì)所述電路模塊輸入輸出信號(hào)，其特征在于，所述輸入輸出端子包括利用鍵合線與外部導(dǎo)電部件連接的鍵合用輸入輸出端子、和不利用所述鍵合線與外部導(dǎo)電部件連接的非鍵合用輸入輸出端子，所述鍵合用輸入輸出端子沿所述基板的邊緣排列配置在所述基板上，所述非鍵合用輸入輸出端子及所述電路模塊配置在基板上的所述鍵合用輸入輸出端子的內(nèi)側(cè)的區(qū)域。
5.一種集成電路元件，包括集成電路芯片、引線、密封所述集成電路芯片和所述引線的一部分的封裝，所述集成電路芯片包括；基板；電路模塊，形成于所述基板上；以及輸入輸出端子，用于對(duì)所述電路模塊輸入輸出信號(hào)，其特征在于，所述輸入輸出端子包括用于在所述電路模塊動(dòng)作時(shí)輸入輸出信號(hào)的動(dòng)作時(shí)用輸入輸出端子、和用于檢查所述電路模塊的檢查用輸入輸出端子，所述動(dòng)作時(shí)用輸入輸出端子沿所述基板的邊緣排列配置在所述基板上，所述檢查用輸入輸出端子及所述電路模塊配置在基板上的所述動(dòng)作時(shí)用輸入輸出端子的內(nèi)側(cè)的區(qū)域。
6.如權(quán)利要求5所述的集成電路元件，其特征在于，所述動(dòng)作時(shí)用輸入輸出端子與所述引線連接，所述檢查用輸入輸出端子不與所述引線連接。
7.如權(quán)利要求6所述的集成電路元件，其特征在于，所述檢查用輸入輸出端子具有用于使探針接觸的焊盤。
8.如權(quán)利要求6所述的集成電路元件，其特征在于，所述動(dòng)作時(shí)用輸入輸出端子具有鍵合焊盤，所述鍵合焊盤與所述引線利用鍵合線連接。
9.如權(quán)利要求5所述的集成電路元件，其特征在于，所述動(dòng)作時(shí)用輸入輸出端子無(wú)間隙地呈一列沿所述基板的邊緣排列。
10.一種印刷電路板，具有如權(quán)利要求5所述的集成電路元件和搭載該集成電路元件的電路基板，其特征在于，所述電路基板包括印刷布線，該印刷布線與所述集成電路元件的所述引線電連接。
11.一種電子設(shè)備，具有印刷電路板，所述印刷電路板具有如權(quán)利要求5所述的集成電路元件和搭載該集成電路元件的電路基板，其特征在于，所述電路基板上具有印刷布線，該印刷布線與所述集成電路元件的所述引線電連接。
全文摘要
一種集成電路芯片,可避免焊盤頸,將芯片尺寸設(shè)計(jì)為對(duì)應(yīng)電路規(guī)模的最佳大小。本申請(qǐng)的集成電路芯片在基板1上具有電路模塊6、7、8和用于對(duì)電路模塊6、7、8輸入輸出信號(hào)的輸入輸出端子2、4。輸入輸出端子2、4包括用于在電路模塊6、7、8動(dòng)作時(shí)輸入輸出信號(hào)的動(dòng)作時(shí)用輸入輸出端子2、和用于檢查電路模塊6、7、8的檢查用輸入輸出端子4。動(dòng)作時(shí)用輸入輸出端子2沿基板1的邊緣排列配置在基板1上,檢查用輸入輸出端子4及電路模塊6、7、9配置在基板上的動(dòng)作時(shí)用輸入輸出端子2的內(nèi)側(cè)的區(qū)域。動(dòng)作時(shí)用輸入輸出端子2利用鍵合線14和引線12連接,而檢查用輸入輸出端子4不和引線12連接。
文檔編號(hào)H01L23/58GK1326592SQ9981352
公開(kāi)日2001年12月12日 申請(qǐng)日期1999年11月19日 優(yōu)先權(quán)日1998年11月20日
發(fā)明者川井英次 申請(qǐng)人:索尼計(jì)算機(jī)娛樂(lè)公司