專利名稱：在兩側(cè)處理制造集成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在兩側(cè)處理制造集成電路的方法，用該方法制造的電路以及具有這樣制造的電路的組件和便攜卡。
在通常的集成電路生產(chǎn)中的一個特別問題是連接線(wiring，或布線)，這個問題隨著結(jié)構(gòu)寬度變小和功能增加而正在變得更加復(fù)雜。這意味著，在芯片的布線中在多層上進(jìn)行金屬化，或者隨著芯片的復(fù)雜性的不斷提高層數(shù)增加。這就產(chǎn)生了只能一層挨一層地形成有限層數(shù)的金屬化層的困難。
現(xiàn)有技術(shù)中公開了垂直集成電路。垂直系統(tǒng)的集成化提供一種方法，借此方法把一個芯片或晶片薄化，然后接合到另一個芯片或晶片上。用于生產(chǎn)三維集成電路的方法可以從例如德國公開專利申請DE-OS443384中得知。利用該方法將兩個形成有金屬化結(jié)構(gòu)的完成的襯底互相連接。將那些薄化的晶片切割成若干個獨(dú)立的芯片；然后接合到下層的襯底上，在這些襯底接合之前，這些襯底中的至少一個要經(jīng)過功能檢驗，以便排除不合格的芯片。下層晶片的金屬化結(jié)構(gòu)與上層晶片的元件高度相連，以便提供一個具有兩個或更多個獨(dú)立制造的芯片的集成電路。
上述方法的缺點(diǎn)在于每個金屬化結(jié)構(gòu)與一個電路結(jié)構(gòu)相連，并且在接合這些結(jié)構(gòu)時需要高的對準(zhǔn)精度，否則就必須允許高的廢品率。
因此，本發(fā)明的目的是提供一種方法，該方法即使對復(fù)雜的集成電路也能獲得合適效果和低廢品率的布線。本發(fā)明還提供一種用該方法制造的集成電路。
這個問題是按照權(quán)利要求1所述的方法和按照權(quán)利要求13所述的集成電路來解決的。本發(fā)明的優(yōu)選的實(shí)施例由從屬權(quán)利要求提出。
本發(fā)明的要點(diǎn)之一在于把一個完成的晶片，即具有一個電路結(jié)構(gòu)和一個配置在該電路結(jié)構(gòu)上的金屬化結(jié)構(gòu)并且最好是由若干層組成的襯底，在所述的結(jié)構(gòu)已經(jīng)提供有貫通向所述晶片背面并已與該硅片絕緣的鍍覆貫孔之后，再接合到一個處理晶片上。在再接合之后，從背面磨薄該第一襯底，以便使所述的鍍覆貫孔打開，并且曝露出金屬化的連接部分。此時再在該芯片的背面制造一第二金屬化結(jié)構(gòu)，并且借助貫通鍍覆與第一金屬化結(jié)構(gòu)相連。
按照本發(fā)明的方法，人們可以制造集成電路，其中電路結(jié)構(gòu)在兩側(cè)設(shè)有金屬化結(jié)構(gòu)。由于在薄化的電路結(jié)構(gòu)上直接處理，定位所費(fèi)的力不比傳統(tǒng)的單側(cè)金屬化高。這就使得對甚至連很小的結(jié)構(gòu)寬度都可能提供布線，或允許這樣的布線。
通過在薄化襯底之前或再接合到承載晶片之前蝕刻可從背面辨識的對準(zhǔn)標(biāo)志，人們可獲得更精確的對準(zhǔn)，從而獲得對第二金屬化結(jié)構(gòu)的報廢率的進(jìn)一步減少。
為了避免把蝕刻對準(zhǔn)標(biāo)志和鍍覆貫孔分成兩步進(jìn)行，使蝕刻鍍覆貫孔和對準(zhǔn)標(biāo)志在同一方法步驟中進(jìn)行是有利的。
業(yè)已證明，在薄化之前對鍍覆貫孔金屬化是有利的。通過這種方式，可以在到達(dá)鍍覆貫孔的金屬化層時結(jié)束薄化處理。另外，也可以在薄化處理之后完成金屬化，在這種情況下，在到達(dá)鍍覆貫孔時結(jié)束薄化處理。
當(dāng)為了布線而在兩側(cè)施加金屬化結(jié)構(gòu)時，還可以采用各種可能的與安全防護(hù)有關(guān)的應(yīng)用，以金屬化層作為鉆孔保護(hù)層而從兩側(cè)保護(hù)芯片。以此方式，可以制作安全防護(hù)的芯片而不需要施加鉆孔防護(hù)層的額外方法步驟。
為進(jìn)一步擴(kuò)展電路結(jié)構(gòu)把一個具有掩埋氧化層的襯底作為第一晶片是有意義的，所述氧化層具有絕緣效果，以便能把一個電路結(jié)構(gòu)施加于該氧化層的兩側(cè)。在把該襯底接合到第一處理晶片上的步驟完成后，可以對該襯底的背面進(jìn)行薄化，然后在該背面上進(jìn)行第二電路結(jié)構(gòu)的加工。在處理第二電路結(jié)構(gòu)之后，可以繼續(xù)有利地處理金屬化結(jié)構(gòu)，金屬化結(jié)構(gòu)處理之后，把該晶片的背面平面化，然后接合到一個第二處理晶片上，以便可以繼續(xù)處理在第一電路結(jié)構(gòu)上的一個金屬化結(jié)構(gòu)。當(dāng)具有掩埋層的那個襯底在開始時還沒有在第一電路結(jié)構(gòu)上提供金屬化結(jié)構(gòu)時，這一點(diǎn)是必需的。
在接合到第一處理晶片之前，在該具有掩性氧化層的結(jié)構(gòu)上進(jìn)行蝕刻鍍覆貫孔，然后進(jìn)行金屬化是有利的。
還應(yīng)該指出的是，按照本發(fā)明的另一優(yōu)選的實(shí)施例，可以把所述的在兩側(cè)處理過的晶片與一個或多個在一側(cè)或兩側(cè)處理過的晶片連接起來形成一個芯片疊層。
本申請的獨(dú)立權(quán)利要求13描述了一種用本發(fā)明的方法制造的電路。所述的電路具有一個結(jié)構(gòu)，其中一層或多層金屬化結(jié)構(gòu)配置在該電路結(jié)構(gòu)的上方，并且在該電路結(jié)構(gòu)的下方還存在一個第二金屬化結(jié)構(gòu)。第一和第二金屬化結(jié)構(gòu)通過芯片間的連接部分互相連接。
該集成電路還有一些按照本發(fā)明方法制造的優(yōu)選的實(shí)施例。于是，可以為該集成電路例如在兩側(cè)提供一個鉆孔防護(hù)層，該電路還可以包括一個具有掩埋層的襯底，并且因此包含兩種不同的電路結(jié)構(gòu)。最后本發(fā)明的集成電路可以把幾個在兩側(cè)被類似處理過的集成電路或與一側(cè)處理過的電路或晶片或芯片連接起來。
獨(dú)立權(quán)利要求17要求保護(hù)一個適合裝在便攜卡中和包含一個如權(quán)利要求13到16中的任何一個所述集成電路的組件。
另外，獨(dú)立權(quán)利要求21要求保護(hù)一種包含本發(fā)明的集成電路或組件的便攜卡。
下面參照附

圖1和2詳細(xì)說明本發(fā)明。附圖中圖1示出了按照本發(fā)明的方法制造集成電路的不同制造步驟(圖1a-19)，以及圖2示出了用于制造具有一個帶掩埋氧化層的襯底的集成電路的可能的次序(圖2a-2d)。
圖1a示出一個具有一個已處理過的即提供有一個電路結(jié)構(gòu)的硅芯片1的初始襯底。已經(jīng)在所述硅芯片上施加金屬化結(jié)構(gòu)2，其包括布線元件3并且在圖1a的情況下具有三層構(gòu)成。可以把這些金屬化層中的一層最好是最頂層設(shè)計為一個鉆孔防護(hù)層。此層使得有可能認(rèn)識到是否曾經(jīng)被試圖去掉金屬化層以讀取該電路結(jié)構(gòu)例如一個存儲器中的內(nèi)容。
圖1b示出在下一方法步驟后的晶片組件，其中鍍覆貫孔4已被蝕刻入電路結(jié)構(gòu)1中，貫穿金屬化結(jié)構(gòu)2。
接著，圖1c示出了在用絕緣層6使鍍覆貫孔4絕緣之后和在用導(dǎo)電材料5金屬化以產(chǎn)生隨后的芯片間電互連之后的組件。芯片間連接線的金屬化層可以高出金屬化結(jié)構(gòu)2，并與一個金屬化平面的連接線連接。另外，按照圖1c的結(jié)構(gòu)包括平面化的平面7，其起到平整芯片表面的作用，用以如圖1d所示借助粘接劑連接部分9施加處理晶片8。
在把制造到這種程度的集成電路已經(jīng)施加到處理晶片8上以后，可以如圖1e所示那樣開始對背面進(jìn)行處理。第一步包括薄化硅芯片1，該步驟通過幾步完成。最后的薄化步驟包括蝕刻操作，按照圖1的實(shí)施例，在到達(dá)金屬化層5時停止蝕刻操作。按照一個可替代的變型例，在這個階段鍍覆貫孔還沒金屬化，從而在此情況下是在金屬化孔暴露時停止蝕刻操作。
圖1f示出了在硅芯片1的底面上形成具有金屬層11的金屬化結(jié)構(gòu)10后的集成電路。此形成工藝是通過層疊施加金屬化層來實(shí)現(xiàn)的，在鍍覆貫孔4的金屬化層5和金屬化結(jié)構(gòu)10的連接線之間已經(jīng)形成連接線。為了對準(zhǔn)，可以用與制造鍍覆貫孔4相同的方法制作對準(zhǔn)標(biāo)記。通過這種方式可以確定精確的定位數(shù)據(jù)，以便對金屬化結(jié)構(gòu)10進(jìn)行處理。
圖1g最后示出了一在移去處理襯底8后在兩側(cè)處理過的完成的晶片。
圖2示出了對一個具有掩埋氧化物層的襯底利用本發(fā)明方法的最重要制造步驟或方法步驟。
圖2a示出了具有掩埋氧化層22的硅芯片21。掩埋氧化物層22，例如可通過在單晶硅襯底中注入高劑量氧來制造，以便提供一個掩埋SiO2層，在該SiO2層之上設(shè)置一層單晶硅層。在圖2a中，已經(jīng)配置在掩埋氧化物層22的頂面上的電路結(jié)構(gòu)用桶槽23表示，即圖2a示出了一個在掩埋氧化層上方處理過的晶片。這個圖還示出了鍍覆貫孔25，其最好是制造成穿過掩埋氧化層，這些鍍覆貫孔例如是通過利用不同的蝕刻材料的三步蝕刻法加工成的，其中第一步允許蝕刻硅，第二步允許在掩埋氧化層中蝕刻。另外，圖2a示出了最好由一個平面化氧化物構(gòu)成的平面化層24。
圖2b示出了一個已經(jīng)與在平面化層24上方與處理晶片26相連的襯底。并且，將該襯底從背面薄化到所要求的剩余厚度。該帶有平面化層的硅芯片典型地具有大致20μ的厚度。
圖2c示出了在芯片間的連接線25被金屬化之后和硅的背面即在氧化層下方的硅已經(jīng)加工有用桶槽27表示的電路結(jié)構(gòu)之后的襯底。而且，在所述的硅上接著施加包括導(dǎo)電路徑和接觸區(qū)29的金屬結(jié)構(gòu)28。
圖2d示出了重新粘接到第二處理晶片30上之后和在施加金屬化結(jié)構(gòu)31之后的襯底。
在硅中的掩埋氧化物層的使用有利地使得可以制造兩個基本上獨(dú)立的電路結(jié)構(gòu)，從而增加集成電路的密度和功能。
接著圖2d表示的結(jié)構(gòu)，把晶片21,20,30鋸切成單個的芯片并將處理晶片30取下。
權(quán)利要求
1.一種制造集成電路的方法，其中一個第一襯底首先提供有一個電路結(jié)構(gòu)(1)和一個位于該電路結(jié)構(gòu)之上的由一層或多層構(gòu)成的金屬化結(jié)構(gòu)(2，3)，還提供有通向該晶片背側(cè)的鍍覆貫孔(4)，鍍覆貫孔(4)與電路結(jié)構(gòu)(1)互相絕緣，一個平面化層7設(shè)置在金屬化結(jié)構(gòu)(2，3)的上面，把這樣獲得的第一晶片再接合到一個處理晶片(8)上，從背面薄化第一襯底，以便使鍍覆貫孔(4)打開，并使金屬化的連接線(5)暴露出，其特征在于借助于貫通鍍覆(5)與第一金屬化結(jié)構(gòu)(2，3)和/或電路結(jié)構(gòu)(1)相連的一第二金屬化結(jié)構(gòu)(10，11)制作于芯片的背面。
2.如權(quán)利要求1所述的方法，其特征在于在薄化襯底(1)或在使其再接合到基片(8)之前蝕刻出一些至少在薄化襯底背面之后能識別出的對準(zhǔn)標(biāo)記。
3.如權(quán)利要求2所述的方法，其特征在于蝕刻對準(zhǔn)標(biāo)記與制造鍍覆貫孔(4)的同時完成。
4.如上述權(quán)利要求的任一項所述的方法，其特征在于鍍覆貫孔(4)在薄化之前金屬化，薄化工藝在到達(dá)鍍覆貫孔的金屬化層時停止。
5.如權(quán)利要求1-3之一所述的方法，其特征在于鍍覆貫孔(4)在薄化之后金屬化，薄化工藝在到達(dá)鍍覆貫孔(4)時結(jié)束。
6.如權(quán)利要求1-5之一所述的方法，其特征在于位于電路結(jié)構(gòu)(1)的兩側(cè)的至少一個金屬化結(jié)構(gòu)(2,3,10,11)至少有一個起鉆孔防護(hù)作用的金屬化平面。
7.如權(quán)利要求1-6之一所述的方法，其特征在于第一襯底有一個起絕緣作用的掩埋氧化層(22)，至少在該氧化層一側(cè)上完成一個與配置在兩側(cè)上的金屬化結(jié)構(gòu)相連的電路結(jié)構(gòu)(23)。
8.如權(quán)利要求7所述的方法，其特征在于在接合到一個第一處理晶片(20)上和薄化晶片之后，在氧化層(22)的另一側(cè)上制造一第二電路結(jié)構(gòu)(27)。
9.如權(quán)利要求8所述的方法，其特征在于在所述的背側(cè)上制造金屬化結(jié)構(gòu)(10、11、28、29)并進(jìn)行平面化。
10.如權(quán)利要求7-9之一所述的方法，其特征在于把這樣制造的晶片接合到一個第二處理晶片(30)上，然后為第一電路結(jié)構(gòu)(23)形成金屬化結(jié)構(gòu)。
11.如權(quán)利要求7-10之一所述的方法，其特征在于在接合到第一處理晶片(20)上之前進(jìn)行鍍覆貫孔(25)的蝕刻貫通和金屬化。
12.如權(quán)利要求1～11一之述的方法，其特征在于把在兩側(cè)處理過的晶片與一個或多個在一側(cè)或兩側(cè)處理過的晶片相連形成一個芯片疊層。
13.一種具有一個襯底的集成電路，該襯底具有一個電路結(jié)構(gòu)(1)和一個位于該電路結(jié)構(gòu)上的一層或多層金屬化結(jié)構(gòu)(2、3)，其特征在于第二金屬化結(jié)構(gòu)(10、11)配置在電路結(jié)構(gòu)(1)的另一側(cè)上，第一和第二金屬化結(jié)構(gòu)通過芯片間的連接部分(4、5)相連。
14.如權(quán)利要求13所述的電路，其特征在于至少一個金屬化結(jié)構(gòu)(2,3,10,11)的至少一個金屬化層是鉆孔防護(hù)層。
15.如權(quán)利要求13或14所述的電路，其特征在于電路結(jié)構(gòu)(1、23、27)配置在具有一個掩埋氧化層(22)的襯底上，該電路結(jié)構(gòu)分布在氧化層的兩側(cè)。
16.如權(quán)利要求13，14或15所述的電路，其特征在于它是一個由在兩側(cè)處理過的集成電路構(gòu)成的芯片疊層，該集成電路還與一個或多個在一側(cè)或兩側(cè)處理過的芯片相連。
17.一種組裝在一個便攜卡上的組件，所述的組件包括一個具有一個襯底的集成電路，所述的襯底具有一個電路結(jié)構(gòu)和一個配置在該電路結(jié)構(gòu)上的一層或多層金屬化結(jié)構(gòu)，其特征在于在該電路結(jié)構(gòu)的另一側(cè)上配置一個第二金屬化結(jié)構(gòu)，第一和第二金屬化結(jié)構(gòu)通過芯片間的連接部分相連。
18.如權(quán)利要求17所述的組件，其特征在于所述的集成電路的至少一個金屬化結(jié)構(gòu)的至少一個金屬化層是一個鉆孔防護(hù)層。
19.如權(quán)利要求17或18所述的組件，其特征在于所述集成電路的結(jié)構(gòu)配置在具有一個掩埋氧化層的襯底上，所述電路結(jié)構(gòu)分布在氧化層的兩側(cè)。
20.如權(quán)利要求17，18或19所述的組件，其特征在于所述集成電路由一個在兩側(cè)處理過的集成電路構(gòu)成的芯片疊層組成，所述的集成電路還與在一側(cè)或兩側(cè)處理過一個或多個芯片相連。
21.一種具有權(quán)利要求13～20中的任一項所述的集成電路或組件的便攜卡。
全文摘要
本發(fā)明涉及一種制造集成電路的方法,根據(jù)該方法首先一第一襯底提供有一個電路結(jié)構(gòu),和一個由一層或多層組成的重疊金屬化結(jié)構(gòu),并具有盡可能延伸到該襯底背面的鍍覆貫孔所述的金屬化孔與電路結(jié)構(gòu)絕緣,在金屬化結(jié)構(gòu)的頂面上配置一個平坦化的層。把這樣獲得的第一晶片接合到一個處理晶片上,從背面薄化所述第一襯底,以便使這些鍍覆貫孔打開,從而使該金屬化的連接部分暴露出。在制造多個集成電路中存在的問題是,它們的連接隨著結(jié)構(gòu)寬度的變小和功能的增加而使連接變得日益復(fù)雜。本發(fā)明的目的是提供一種以可接受的成本和低的廢品率地對更復(fù)雜的電路進(jìn)行連接的方法,為此目的,在芯片的背面上制造一個第二金屬化結(jié)構(gòu),然后使其借助金屬化鍍層與第一金屬化結(jié)構(gòu)和/或電路結(jié)構(gòu)相連接來解決這個問題。
文檔編號H01L21/768GK1326590SQ99813339
公開日2001年12月12日 申請日期1999年11月17日 優(yōu)先權(quán)日1998年11月20日
發(fā)明者托馬斯·格拉斯?fàn)?申請人:德國捷德有限公司