專利名稱：具有垂直晶體管的集成電路布置結(jié)構(gòu)和該布置結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶有至少一個(gè)晶體管的集成電路布置結(jié)構(gòu)和該集成電路布置結(jié)構(gòu)的制造方法。
對(duì)于集成電路布置結(jié)構(gòu)，即集成在基片上的電子電路，其優(yōu)點(diǎn)是元件密度很高，這一方面是由于元件間的距離較短因而其開(kāi)關(guān)速度較高，而另一方面是尺寸較小之故。
L．里施等發(fā)表的題為“通道長(zhǎng)度為70nm的垂直MOS晶體管”的論文，歐洲固體器件研究會(huì)議會(huì)議錄(1995)101頁(yè)(L.Risch et al,VerticalMOS Transistors with 70 nm Channel Length,ESSDERC(1995)101)中介紹了一種晶體管，其源極/漏極區(qū)和通道區(qū)為上下設(shè)置結(jié)構(gòu)。該垂直晶體管所占的面積小于通常的其源極/漏極區(qū)和通道區(qū)并列設(shè)置的平面晶體管，并且因此有助于提高集成電路布置結(jié)構(gòu)的元件密度。但需要考慮的是，例如由于寄生雙極晶體管的泄漏電流，在這種晶體管中會(huì)產(chǎn)生浮充-體-效應(yīng)。特別在頻率很高時(shí)，通道區(qū)很可能會(huì)被充電。
在H.塔卡托等的題為“用于超高密度大規(guī)模集成電路的高性能CMOS環(huán)柵極晶體管(SGT)”，國(guó)際電子器件會(huì)議會(huì)議錄，222頁(yè)(1998)(H.Takato et al,“High Performance CMOS Surrounding Gate Transistor(SGT)for Ultra High Density LSIs”,IEDM(1998)222)中，介紹了一種垂直晶體管，其中下面的源極/漏極區(qū)并不是直接地設(shè)置在通道區(qū)下面，而是設(shè)置在通道區(qū)下方向側(cè)面偏移的位置。通道區(qū)與基片電連接。制作晶體管時(shí)在基片上蝕刻出一硅島。接著形成從側(cè)面環(huán)圍硅島的柵極介質(zhì)和隔層形狀的柵極。采用植入的方法在硅島上面部分形成上源極/漏極區(qū)并在其外面并且由側(cè)面與硅島鄰接形成下源極/漏極-區(qū)。通道區(qū)設(shè)置在上源極/漏極區(qū)下面的硅島內(nèi)。通道的長(zhǎng)度是由制作硅島時(shí)的蝕刻深度決定的。
在德國(guó)專利說(shuō)明書(shū)DE19519160C1中提出了一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)-單元布置結(jié)構(gòu)，其中每個(gè)存儲(chǔ)單元具有一個(gè)凸起形的半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)具有一第一源極/漏極區(qū)、一設(shè)置在下面的通道區(qū)和一設(shè)置在下面的第二源極/漏極區(qū)并且該半導(dǎo)體結(jié)構(gòu)被一柵極成環(huán)狀環(huán)圍。存儲(chǔ)單元的半導(dǎo)體結(jié)構(gòu)按行和列設(shè)置。為了以自動(dòng)校準(zhǔn)的方式，即不采用有待校準(zhǔn)的掩膜形成字線，沿列設(shè)置的半導(dǎo)體結(jié)構(gòu)之間的間隔小于沿行設(shè)置的半導(dǎo)體結(jié)構(gòu)之間的間隔。以沿列相互鄰接的柵極的方式通過(guò)對(duì)導(dǎo)電材料的沉積和再蝕刻，形成字線。
本發(fā)明的目的在于提出一種帶有至少一個(gè)晶體管的集成電路布置結(jié)構(gòu)，該結(jié)構(gòu)可以避免晶體管中的浮充-體-效應(yīng)，并且該集成電路布置結(jié)構(gòu)與已有技術(shù)相比可實(shí)現(xiàn)更高的元件密度和工藝精確性。另外，本發(fā)明的目的還在于提出一種制造這種電路布置結(jié)構(gòu)的方法。
該目的的實(shí)現(xiàn)方案如下一帶有至少一垂直MOS晶體管的集成電路布置結(jié)構(gòu)，備有一基片，采用第一種導(dǎo)電類型對(duì)該基片的與其上表面鄰接的層進(jìn)行摻雜。在基片上設(shè)置有一帶有一下層、一被第一導(dǎo)電類型摻雜的中間層和一上層的層序列。該層序列具有至少一第一側(cè)面和一第二側(cè)面，所述側(cè)面分別由下層、中間層和上層構(gòu)成。下層可作為晶體管的第一源極/漏極-區(qū)，中間層可作為晶體管的通道區(qū)，而上層可作為晶體管的第二源極/漏極-區(qū)。為實(shí)現(xiàn)通道區(qū)與基片的導(dǎo)電連接，一被第一導(dǎo)電類型摻雜的連接結(jié)構(gòu)至少設(shè)置在層序列的第一個(gè)面上，使所述連接結(jié)構(gòu)從側(cè)面至少與中間層和下層鄰接并進(jìn)入基片。柵極介質(zhì)至少與層序列的第二個(gè)面鄰接，并且晶體管的柵極與柵極介質(zhì)鄰接。
該目的另外的實(shí)現(xiàn)方案是，一種制造帶有至少一個(gè)垂直MOS晶體管的集成電路布置結(jié)構(gòu)的方法，其中為了在基片上形成層序列，對(duì)所述基片在與其表面鄰接的層用第一導(dǎo)電類型摻雜，首先形成下?lián)诫s層，該層作為晶體管的第一源極/漏極-區(qū)，在其上的是被第一導(dǎo)電類型摻雜的中間層，該層作為晶體管的通道區(qū)，并且在中間層的上面又形成摻雜的上層，該層作為晶體管的第二源極/漏極區(qū)。為實(shí)現(xiàn)通道區(qū)與基片的電連接，在層序列的第一個(gè)面上形成用第一導(dǎo)電類型摻雜的連接結(jié)構(gòu)，使該連接結(jié)構(gòu)從側(cè)面至少與中間層和下層鄰接并進(jìn)入基片。對(duì)層序列進(jìn)行結(jié)構(gòu)化，形成與第一面相對(duì)的層序列的第二個(gè)面。至少在層序列的第二個(gè)面上形成柵極介質(zhì)和與柵極介質(zhì)鄰接的柵極。
集成電路布置結(jié)構(gòu)的晶體管的通道長(zhǎng)度取決于中間層的厚度。與根據(jù)H.塔卡托等的其通道長(zhǎng)度由蝕刻深度決定的晶體管相比，可以更為精確地調(diào)整通道長(zhǎng)度。因而可以以更高的工藝精度制作電路布置結(jié)構(gòu)。
該連接結(jié)構(gòu)可實(shí)現(xiàn)電荷由通道區(qū)的流出，因而與根據(jù)里施等的晶體管相反，可以避免浮充-體-效應(yīng)。甚至在頻率很高時(shí)該通道區(qū)也不會(huì)充電。
為避免泄漏電流，連接結(jié)構(gòu)優(yōu)選由諸如硅和/或鍺等單晶半導(dǎo)體材料構(gòu)成。例如通過(guò)在對(duì)層序列進(jìn)行切割或分隔的溝槽中進(jìn)行的外延建立該連接結(jié)構(gòu)。宜應(yīng)用連接結(jié)構(gòu)的低摻雜物質(zhì)濃度，例如3×1017cm-3，以便使基片與柵極之間的電容保持在很小的程度。
另外也可以應(yīng)用諸如多晶硅等多晶半導(dǎo)體材料用于連接結(jié)構(gòu)。在此情況時(shí)用半導(dǎo)體材料填充溝槽。另外，也可以覆著一其厚度不足以填滿溝槽的半導(dǎo)體材料。接著對(duì)半導(dǎo)體材料進(jìn)行再蝕刻，從而可以建立隔層形狀的連接結(jié)構(gòu)。如果該連接結(jié)構(gòu)包含有多晶材料或帶有多個(gè)空穴的材料，則宜采用連接結(jié)構(gòu)的高的摻雜物質(zhì)濃度，例如5×1018cm-3至1020cm-3，以便減小空間電荷區(qū)進(jìn)入連接結(jié)構(gòu)的擴(kuò)展。
為了提高連接結(jié)構(gòu)與源極/漏極區(qū)之間的擊穿電壓并同時(shí)防止空間電荷區(qū)的滲透，根據(jù)本發(fā)明在建立連接結(jié)構(gòu)的時(shí)候要提高其摻雜物質(zhì)的濃度，使連接結(jié)構(gòu)內(nèi)部的摻雜的程度高于其外部。
如果連接結(jié)構(gòu)的寬度和/或?qū)有蛄械牡谝粋€(gè)面和與第一個(gè)面相對(duì)的第二個(gè)面之間的間距小于應(yīng)用光刻工藝制作電路布置結(jié)構(gòu)時(shí)實(shí)現(xiàn)的結(jié)構(gòu)量度F的最小值時(shí)，則該電路布置結(jié)構(gòu)可以形成特別高的元件密度。
為形成這種窄的層序列，可以采用作為掩膜的隔層。
由于在層序列的第一個(gè)面上形成連接結(jié)構(gòu)并且在層序列的第二個(gè)面上形成柵極介質(zhì)，并且因此對(duì)兩個(gè)面要經(jīng)過(guò)不同的工藝步驟進(jìn)行處理，因而宜在兩個(gè)不同的工藝步驟形成層序列。為此在表面上覆著一掩膜，該掩膜至少使上層F2的面積露出。采用對(duì)材料進(jìn)行沉積和再蝕刻的方式，使該掩膜通過(guò)一隔層實(shí)現(xiàn)擴(kuò)展。從而使上層的外露面被縮小到亞光刻(sublithiografisch)尺寸。為建立溝槽并隨之建立層序列的第一個(gè)面，對(duì)上層的外露面進(jìn)行第一蝕刻處理，其中對(duì)應(yīng)于隔層和掩膜進(jìn)行選擇性地蝕刻。接著建立連接結(jié)構(gòu)。選擇性地對(duì)應(yīng)于隔層去除掉掩膜。通過(guò)第二蝕刻處理建立層序列的第二個(gè)面，其中對(duì)應(yīng)于隔層選擇性地進(jìn)行蝕刻。
如果采用相同的半導(dǎo)體材料建立諸如上層、中間層或下層等連接結(jié)構(gòu)，則在連接結(jié)構(gòu)上要建立一輔助結(jié)構(gòu)，以便在建立層序列的第二個(gè)面時(shí)實(shí)現(xiàn)對(duì)層序列的保護(hù)。如果連接結(jié)構(gòu)的上平面位于掩膜的上平面的下面，則可以采用對(duì)材料進(jìn)行沉積和平面處理，直至使掩膜露出的方式，建立輔助結(jié)構(gòu)。
該電路布置結(jié)構(gòu)可以具有與層序列類似結(jié)構(gòu)的其它的層序列，其第一個(gè)面與連接結(jié)構(gòu)鄰接，使連接結(jié)構(gòu)設(shè)置在層序列與另一層序列之間，并且另一層序列的中間層與基片實(shí)現(xiàn)電連接。另一柵極介質(zhì)至少與另一層序列的第二個(gè)面鄰接，并且另一柵極與另一柵極介質(zhì)鄰接。
為簡(jiǎn)化工藝，優(yōu)選通過(guò)對(duì)一單獨(dú)的上層、中間層和下層的結(jié)構(gòu)化形成層序列和另一層序列。另外也可以例如通過(guò)在相應(yīng)的掩膜中的選擇性的外延形成層序列。
在下面，術(shù)語(yǔ)“上層”是用于表示在制作過(guò)程開(kāi)始時(shí)實(shí)現(xiàn)的形成層序列部分的通體的上層。依此類推“中間層”和“下層”也是如此。與此相反，“層序列的上層”僅表示層序列的特定的部分。當(dāng)層序列由上層形成時(shí)，則“層序列的上層”的定義與“屬于層序列的上層部分”相同。
如果層序列的上層和另一層序列的上層作為晶體管的第二源極/漏極區(qū)，層序列的中間層和另一層序列的中間層作為晶體管的通道區(qū)并且層序列的下層和另一層序列的下層作為晶體管的第一源極/漏極區(qū)，則晶體管具有一特別寬的通道寬度。柵極和另一柵極構(gòu)成一共同的柵極。
對(duì)上層、中間層和下層也可以進(jìn)行如下方式的結(jié)構(gòu)化，使它們環(huán)圍上述的連接結(jié)構(gòu)，以便實(shí)現(xiàn)層序列與另一層序列的相互轉(zhuǎn)化。另外，也可以通過(guò)連接結(jié)構(gòu)將層序列與另一層序列相互分隔開(kāi)。在第一種情況時(shí)，使掩膜的例如正方形的范圍露出，從而在擴(kuò)展掩膜時(shí)構(gòu)成一自我閉合的隔層并隨之形成相應(yīng)結(jié)構(gòu)化的層序列。在第二種情況時(shí)，掩膜例如為帶狀并從而形成兩個(gè)相互分隔開(kāi)的隔層和隨之形成兩個(gè)相互分隔開(kāi)的層序列。
在連接結(jié)構(gòu)上可以設(shè)置一采用與第一導(dǎo)電類型相反的第二導(dǎo)電類型摻雜的區(qū)，以實(shí)現(xiàn)層序列的上層與另一層序列的上層的相互的電連接。
為建立摻雜區(qū)，可以對(duì)連接結(jié)構(gòu)的上面部分進(jìn)行植入，從而使所述的上面部分轉(zhuǎn)換成摻雜區(qū)。
如果另一層序列的上層作為另一晶體管的第二源極/漏極區(qū)，另一層序列的中間層作為另一晶體管的通道區(qū)并且另一層序列的下層作為另一晶體管的第一源極/漏極區(qū)，則該電路布置結(jié)構(gòu)的元件密度尤其高，這是因?yàn)橐环矫孢B接結(jié)構(gòu)起著兩個(gè)層序列的共同的連接結(jié)構(gòu)作用，而另一方面可使晶體管相互分隔開(kāi)。而且在這里也可以設(shè)置有摻雜區(qū)，從而使兩個(gè)晶體管串接。
例如該電路布置結(jié)構(gòu)可以作為存儲(chǔ)單元布置結(jié)構(gòu)加以使用。層序列和另一層序列構(gòu)成一對(duì)，其中，層序列的第二個(gè)面與層序列的第一個(gè)面相對(duì)，而另一層序列的第一個(gè)面與層序列的第一個(gè)面相對(duì)。多個(gè)與該對(duì)類似的對(duì)設(shè)置在xy-網(wǎng)格中。至少這些對(duì)的一部分被基本相互平行的第一分隔溝槽相互分隔開(kāi)，使這些對(duì)中的一個(gè)對(duì)與這些第一溝槽的一個(gè)溝槽相互交替并列設(shè)置，并且這些層序列對(duì)的第二個(gè)面與第一分隔溝槽鄰接。橫切第一分隔溝槽的字線與柵極連接。下位線優(yōu)選是下層的構(gòu)成部分并垂直于字線伸展。在所述帶狀的溝槽中形成屬于層序列對(duì)的連接結(jié)構(gòu)。第一分隔溝槽平行于所述溝槽。至少通過(guò)溝槽實(shí)現(xiàn)對(duì)下層的結(jié)構(gòu)化，使下位線與連接結(jié)構(gòu)鄰接并與后者平行。
如果形成的第一分隔溝槽一直延伸到下層，但并未將后者完全分割開(kāi)，則可實(shí)現(xiàn)一下位線和一溝槽的交替地相互并列設(shè)置。例如這種電路布置結(jié)構(gòu)可以作為ROM-單元布置結(jié)構(gòu)。設(shè)置在兩個(gè)相鄰的第一分隔溝槽之間的層序列對(duì)相互轉(zhuǎn)化，從而使所屬的連接結(jié)構(gòu)構(gòu)成一共同的連接結(jié)構(gòu)，所述連接結(jié)構(gòu)具有一與表面平行的截面，所述截面成帶狀并基本與第一分隔溝槽平行。此點(diǎn)同樣也適于摻雜區(qū)，所述摻雜區(qū)構(gòu)成上位線。柵極是字線的構(gòu)成部分，所述字線具有平行于表面成帶狀的截面。每一層序列對(duì)是分別接在一條上位線和一條下位線之間的兩個(gè)串聯(lián)的晶體管的一部分。一個(gè)存儲(chǔ)器單元包括一個(gè)晶體管?？梢砸?F2的面積制成存儲(chǔ)器單元。信息將以通道區(qū)的摻雜物質(zhì)濃度的形式并隨之以晶體管起始工作電壓的形式被存儲(chǔ)。在讀取晶體管的信息時(shí)激勵(lì)并檢測(cè)所述字線，看是否在所屬的上位線和所屬的下位線之間有電流?？梢圆扇”谎谏w的傾斜的植入方式調(diào)整晶體管的通道區(qū)的摻雜物質(zhì)濃度。
如果形成的第一分隔溝槽對(duì)下層實(shí)現(xiàn)完全的分割，則在一條溝槽和一條第一分隔溝槽之間設(shè)置一條下位線。這樣一種電路布置結(jié)構(gòu)例如可以作為DRAM-單元布置結(jié)構(gòu)。而且在這種存儲(chǔ)器單元布置結(jié)構(gòu)中，如果設(shè)置在兩個(gè)相鄰的第一分隔溝槽之間的連接結(jié)構(gòu)對(duì)構(gòu)成一共同的連接結(jié)構(gòu)，則是特別有益的。連接結(jié)構(gòu)具有一與表面平行的截面，所述截面成帶狀并與第一分隔溝槽平行。但在DRAM單元布置結(jié)構(gòu)中設(shè)置在兩個(gè)第一分隔溝槽之間的對(duì)并不相互轉(zhuǎn)化，而是被第二分隔溝槽相互分隔開(kāi)。第二分隔溝槽與第一分隔溝槽垂直并且一直進(jìn)入下層內(nèi)。為使下位線不被斷開(kāi)，第二分隔溝槽并未對(duì)下層實(shí)現(xiàn)完全分割。而且連接結(jié)構(gòu)也未被第二分隔溝槽斷開(kāi)。
根據(jù)本發(fā)明，某一對(duì)是一個(gè)晶體管的構(gòu)成部分。在此情況時(shí)宜設(shè)置摻雜區(qū)，所述摻雜區(qū)將層序列對(duì)的上層相互連接在一起。晶體管與所屬連接結(jié)構(gòu)鄰接的兩條下位線連接。兩條下位線例如在DRAM-單元布置結(jié)構(gòu)外部連接在一起并起著單獨(dú)一條位線的作用。
根據(jù)本發(fā)明，上層和摻雜區(qū)起著電容器的第一電容器電極的作用。為此在上層和摻雜區(qū)的上面設(shè)置一電容器介質(zhì)并且在后者上面設(shè)置第二電容器電極，所述電容器電極為對(duì)所有的電容器共用的電容器板結(jié)構(gòu)。
與其字線在上層上面伸展的ROM-單元布置結(jié)構(gòu)相反，優(yōu)選對(duì)DRAM-單元布置結(jié)構(gòu)的字線進(jìn)行不同的設(shè)計(jì)，因?yàn)榉駝t字線就會(huì)在設(shè)置在上層上面的電容器上面伸展。例如字線可以由柵極構(gòu)成，所述柵極對(duì)層序列對(duì)從側(cè)面成環(huán)狀環(huán)圍并在第一分隔溝槽中相互鄰接在一起。
DRAM-單元布置結(jié)構(gòu)的存儲(chǔ)器單元包括一個(gè)晶體管和一個(gè)電容器，所述晶體管和電容器相互串聯(lián)?？梢砸?F2的面積實(shí)現(xiàn)存儲(chǔ)器單元。
存儲(chǔ)器單元的信息將以在所屬的電容器上的電荷的形式進(jìn)行存儲(chǔ)。
根據(jù)本發(fā)明，分別有一對(duì)層序列是兩個(gè)晶體管的構(gòu)成部分，以便提高元件密度。在此情況時(shí)，為了使晶體管相互分隔開(kāi)，不設(shè)置摻雜區(qū)。下位線起著單獨(dú)的位線的作用。DRAM-單元布置結(jié)構(gòu)的存儲(chǔ)單元的占用面積僅為2F2。
如果電容器介質(zhì)含有鐵電材料，則可制成鐵電隨機(jī)存取存儲(chǔ)器(FRAM)。
用于形成層序列和連接結(jié)構(gòu)的掩膜可以包括第一輔助層和一在后者上面設(shè)置的第二輔助層，其中對(duì)應(yīng)于隔層可選擇性地對(duì)第一輔助層進(jìn)行蝕刻，并且對(duì)應(yīng)于半導(dǎo)體材料可選擇性地對(duì)第二輔助層進(jìn)行蝕刻。
為形成存儲(chǔ)器單元配置結(jié)構(gòu)，對(duì)第一輔助層和第二輔助層成帶狀結(jié)構(gòu)化，從而使上層被部分露出。在形成溝槽時(shí)，第二輔助層和隔層起著掩膜作用。在形成輔助結(jié)構(gòu)時(shí)，第二輔助層和隔層被去除掉，直至露出第一輔助層。接著對(duì)應(yīng)于隔層和輔助結(jié)構(gòu)選擇性地去除掉第一輔助層，從而使隔層和輔助結(jié)構(gòu)在形成第一分隔溝槽時(shí)起著掩膜作用。
為對(duì)上層進(jìn)行保護(hù)，可以在上層和第一輔助層之間形成一保護(hù)層。所述保護(hù)層、第二輔助層、隔層和輔助結(jié)構(gòu)例如可以包含SiO2。第一輔助層例如可以包含多晶硅。
DRAM-單元配置結(jié)構(gòu)的字線可以自動(dòng)校準(zhǔn)，這意味著，當(dāng)在垂直于第一分隔溝槽相鄰的層序列對(duì)之間的間隔小于平行于第一分隔溝槽相鄰的層序列對(duì)之間的間隔時(shí)，不必采用有待校準(zhǔn)的掩膜即可形成字線。在此情況時(shí)，為形成字線可以對(duì)材料以一定厚度進(jìn)行沉積，從而實(shí)現(xiàn)對(duì)第一分隔溝槽，而不是對(duì)第二分隔溝槽的充填。然后通過(guò)再蝕刻，在第二分隔溝槽中形成隔層，而此時(shí)第一分割溝槽的底部繼續(xù)被材料所覆蓋。因此不必采用掩膜即可形成柵極，所述柵極對(duì)層序列對(duì)成環(huán)狀環(huán)圍，并在第一溝槽中相互鄰接在一起。
為了在高元件密度的情況下可以實(shí)現(xiàn)不同大小的間隔，可以在去除掉輔助層后，通過(guò)對(duì)材料進(jìn)行沉積和再蝕刻，形成與隔層鄰接的另一隔層。優(yōu)選的另一隔層是由與隔層相同的材料構(gòu)成。形成第一分隔溝槽，其中隔層、另一隔層和輔助結(jié)構(gòu)起著掩膜作用。采用此方式形成的第一分隔溝槽窄于上述ROM-單元配置結(jié)構(gòu)的第一分隔溝槽。可以采用光刻結(jié)構(gòu)化的掩膜形成第二分隔溝槽，使其寬度明顯地大于第一分隔溝槽的寬度，例如等于F。
下面將對(duì)照附圖對(duì)本發(fā)明的實(shí)施例做進(jìn)一步的說(shuō)明。


圖1為在形成下層、中間層、上層、保護(hù)層、第一輔助層、第二輔助層、隔層和溝槽后的第一基片的截面圖；圖2為在形成連接結(jié)構(gòu)、摻雜區(qū)和輔助結(jié)構(gòu)并去除掉第二輔助層后的根據(jù)圖1的截面圖；圖3為在去除掉第一輔助層、保護(hù)層、隔層和輔助結(jié)構(gòu)并形成分隔溝槽和晶體管的層序列后的根據(jù)圖2的截面圖；圖4a為在形成柵極介質(zhì)和字線后的根據(jù)圖3的截面圖；圖4b為對(duì)第一基片的俯視圖，其中示出上層、摻雜區(qū)、分隔溝槽和字線；圖5為在形成下層、中間層、上層、隔層、連接結(jié)構(gòu)、摻雜區(qū)、輔助結(jié)構(gòu)和另一隔層后的第二基片的截面圖；圖6a為在形成第一分隔溝槽、第二分隔溝槽和晶體管的層序列后的根據(jù)圖5的截面圖；圖6b為在圖6a的工藝步驟后垂直于圖6a截面的第二基片的切面圖；圖6c為第二基片的俯視圖，其中示出上層、摻雜區(qū)、第一分隔溝槽和第二分隔溝槽；圖7a為在形成絕緣結(jié)構(gòu)、柵極介質(zhì)、字線、電容器介質(zhì)和電容器電極后的根據(jù)圖6a的截面圖；圖7b為在圖7a的工藝步驟后圖6b的截面圖。
在第一實(shí)施例中應(yīng)用了250nm-技術(shù)，即應(yīng)用光刻實(shí)現(xiàn)的最小結(jié)構(gòu)量度F為250nm。第一基片1作為原材料，對(duì)該基片的鄰接在表面的層用約為1017cm-3摻雜材料濃度進(jìn)行p摻雜。通過(guò)原位摻雜外延形成約500nm厚的n摻雜的下層U。下層U的摻雜物質(zhì)濃度約為1020cm-3。通過(guò)在下層U上的原位摻雜外延形成約200nm厚的p摻雜的中間層M。中間層M的摻雜物質(zhì)濃度約為3×1017cm-3。接著在中間層M上通過(guò)原位摻雜外延形成約200nm厚的n摻雜的上層O，上層的摻雜物質(zhì)濃度約為1021cm-3(見(jiàn)圖1)。為了形成保護(hù)層S，需應(yīng)用四乙基硅酸鹽(TEOS)方法沉積SiO2，其沉積厚度約為50nm。在保護(hù)層上通過(guò)以厚度約為200nm的多晶硅的沉積形成第一輔助層H1。在第一輔助層H1上通過(guò)以厚度約為100nm的SiO2的沉積形成第二輔助層H2(見(jiàn)圖1)。
應(yīng)用光刻工藝使保護(hù)層S、第一輔助層H1和第二輔助層H2形成帶狀掩膜結(jié)構(gòu)。掩膜帶約250nm寬并且相互的間隔約為250nm。例如可應(yīng)用CHF3+O2和C2F6+O2作為結(jié)構(gòu)化時(shí)的蝕刻劑。
以約80nm的厚度對(duì)SiO2進(jìn)行沉積，形成在掩膜面上的隔層Sp并應(yīng)用CF3+O2進(jìn)行再蝕刻。從而通過(guò)隔層Sp展寬了掩膜(見(jiàn)圖1)。
利用通過(guò)隔層Sp被展寬的掩膜，應(yīng)用例如HBr+NF3+He+O2對(duì)應(yīng)于SiO2選擇性地對(duì)硅進(jìn)行約1.1μm深的蝕刻，從而形成平行于掩膜帶的溝槽G(見(jiàn)圖1)。
在溝槽G中通過(guò)采用3×1017cm-3的摻雜物質(zhì)濃度進(jìn)行的選擇外延形成的p摻雜的連接結(jié)構(gòu)V，所述連接結(jié)構(gòu)將中間層M與第一基片1電連接(見(jiàn)圖2)。連接結(jié)構(gòu)V的上面大致在與上層O的上面相同的高度上。連接結(jié)構(gòu)V具有一90nm的寬度。因而連接結(jié)構(gòu)V的寬度是由亞光刻(sublithiographisch)形成的。相鄰的連接結(jié)構(gòu)V的相互間隔約為410nm。
通過(guò)采用n摻雜的離子的植入，在連接結(jié)構(gòu)V的上面部分內(nèi)形成n摻雜區(qū)Ge，該區(qū)的摻雜物質(zhì)濃度約為5×1020cm-3(見(jiàn)圖2)。
接著對(duì)SiO2進(jìn)行沉積，其沉積厚度約為300nm，并進(jìn)行化學(xué)-機(jī)械拋光。同時(shí)去除掉第二輔助層H2并且磨掉部分隔層Sp。在摻雜區(qū)Ge上面形成由SiO2構(gòu)成的輔助結(jié)構(gòu)H(見(jiàn)圖2)。
采用對(duì)應(yīng)于SiO2選擇性地用例如C2F6+O2對(duì)多晶硅進(jìn)行蝕刻的方式，去除掉第一輔助層H1，從而使隔層Sp和輔助結(jié)構(gòu)H起著掩膜作用。接著用CHH3+O2對(duì)SiO2進(jìn)行蝕刻，蝕刻深度約為50nm，從而去除掉保護(hù)層S并使上層O部分露出。
為了形成分隔溝槽T，需采用例如HBr+NF3+He+O2對(duì)硅進(jìn)行蝕刻，其中輔助結(jié)構(gòu)H和隔層Sp起著掩膜作用。分隔溝槽T約600nm深并且一直延伸到下層，但尚未達(dá)到將其完全分隔開(kāi)的程度(見(jiàn)圖3)。其中形成由上層O、中間層M和下層U構(gòu)成的層序列SF、SF*，所述層序列的第一面與連接結(jié)構(gòu)V鄰接并且其第二面與分隔溝槽T鄰接。層序列SF、SF*的第一面和第二面之間的間隔約為80nm，因此是采用亞光刻(sublithiographisch)形成的。采用與溝槽G自動(dòng)校準(zhǔn)的方式形成分隔溝槽T。接著對(duì)應(yīng)于硅選擇性地通過(guò)對(duì)SiO2的蝕刻去除掉隔層Sp和輔助結(jié)構(gòu)H。
通過(guò)采用p摻雜離子進(jìn)行的掩膜傾斜植入的方式，植入選定的層序列SF*，使中間層M的所屬部分C的摻雜物質(zhì)濃度升高到約1019cm-3(見(jiàn)圖3)。
采用熱氧化的方式形成約5nm厚的柵極介質(zhì)Gd(見(jiàn)圖4a)。
為了形成字線W，需對(duì)原位n摻雜的多晶硅進(jìn)行沉積，沉積厚度約為200nm，并采用光刻工藝形成帶狀(見(jiàn)圖4a和4b)。
字線W與溝槽G垂直。位于分隔溝槽T內(nèi)的字線W部分作為垂直晶體管的柵極。與表面平行的并位于上層O上方的字線W的截面為帶狀。結(jié)構(gòu)化的下層U起著下位線和晶體管的源極/漏極區(qū)的作用。下位線和連接結(jié)構(gòu)V交替并列設(shè)置。中間層M起著晶體管的通道區(qū)的作用。上層O和摻雜區(qū)Ge起著另外的晶體管源極/漏極區(qū)和上位線的作用，所述上位線成帶狀并與下位線平行。每個(gè)層序列SF、SF*是一個(gè)晶體管的構(gòu)成部分。晶體管用字線相互串聯(lián)。晶體管分別接在一根上位線和一根下位線之間。所形成的電路配置結(jié)構(gòu)適用于作為只讀存儲(chǔ)器(ROM)單元配置結(jié)構(gòu)。一個(gè)存儲(chǔ)器單元包括一個(gè)晶體管。每個(gè)存儲(chǔ)器單元占用的面積僅為2F2。
在讀取晶體管的信息時(shí)，所屬的字線W被激勵(lì)并檢查，看在其之間接有晶體管的上字線與下字線之間是否有電流。如果屬于層序列SF*的中間層M的一部分被傾斜地植入，則由于該晶體管的起始工作電壓較高，沒(méi)有電流。如果屬于層序列SF的中間層M的部分不是傾斜植入的，則有電流。因此，信息是以晶體管通道區(qū)的摻雜物質(zhì)濃度的形式存儲(chǔ)的。
在第二個(gè)實(shí)施例中同樣采用250nm-技術(shù)。采用第二硅基片2作為原材料，與第一實(shí)施例相同對(duì)該基片的與表面鄰接的層進(jìn)行p摻雜。
與第一實(shí)施例相似，形成下層U’、中間層M’、上層O’、隔層Sp1’、連接結(jié)構(gòu)V’、摻雜區(qū)Ge'和輔助結(jié)構(gòu)H’(見(jiàn)圖5)。對(duì)SiO2進(jìn)行沉積，其沉積厚度約為80nm，從而形成與第一隔層Sp1鄰接的另一隔層Sp1’并用CH3+O2進(jìn)行再蝕刻(見(jiàn)圖5)。因而上層O’的露在外面的區(qū)域較小。
通過(guò)對(duì)應(yīng)于SiO2對(duì)硅進(jìn)行的選擇性蝕刻形成約1.1μm深的第一分隔溝槽T1，該溝槽將下層U’完全分割，其中隔層Sp1、另一隔層Sp2和輔助結(jié)構(gòu)H’起著掩膜作用(見(jiàn)圖6a)。
為了形成第一絕緣結(jié)構(gòu)I1，需對(duì)SiO2進(jìn)行沉積，其沉積厚度約為300nm并通過(guò)化學(xué)機(jī)械拋光進(jìn)行平而加工，直至上層O’露出(見(jiàn)圖6a)。同時(shí)去除掉隔層Sp1、另一隔層Sp2和輔助結(jié)構(gòu)H’。
利用帶狀的光致抗蝕膜(圖中未示出)，其帶寬約為250nm，相互間隔約為250nm并橫切于溝槽G’，形成第二分隔溝槽T2，該溝槽一直延伸到下層U’，但并未將其完全分割開(kāi)。第二分隔溝槽T2垂直于第一分隔溝槽T1并且在第一分隔溝槽T1外面約600nm深。采用HBr+NF3+He+O2作為蝕刻劑(見(jiàn)圖6b和6c)。
由上層O’、中間層M’和下層U’構(gòu)成層序列SF’，所述層序列被連接結(jié)構(gòu)V’、第一絕緣結(jié)構(gòu)I1和第二分隔溝槽T2相互分隔開(kāi)。
被連接結(jié)構(gòu)V’相互分隔開(kāi)的相鄰的層序列SF’的相互間隔約為90nm，而由第二分隔溝槽T2'相互分隔開(kāi)的相鄰的層序列SF’的相互間隔約為250nm。
對(duì)SiO2進(jìn)行沉積，其沉積厚度約為300nm并通過(guò)化學(xué)機(jī)械拋光進(jìn)行平面處理，直至上層O’露出，從而形成第二絕緣結(jié)構(gòu)I2。接著對(duì)SiO2進(jìn)行再蝕刻，從而使第一絕緣結(jié)構(gòu)I1和第二絕緣結(jié)構(gòu)I2的上表面位于基片2上表面下方約500nm處。因此，第一絕緣結(jié)構(gòu)I1的厚度約為600nm并且第二絕緣結(jié)構(gòu)I2的厚度約為100nm。通過(guò)該工藝步驟保證了在第一分隔溝槽T1和第二分隔溝槽T2中形成一網(wǎng)格狀平坦的由SiO2構(gòu)成的底部。由于溝槽底部是平坦的，因而避免了在相鄰的字線W’之間形成不希望出現(xiàn)的導(dǎo)電的隔層。
通過(guò)熱氧化形成約5nm厚的柵極介質(zhì)Gd'(見(jiàn)圖7a和7b)。
為了形成字線W’，需通過(guò)原位n摻雜的多晶硅進(jìn)行沉積，其沉積厚度約為80nm并進(jìn)行約150nm深的再蝕刻。采用此方式自動(dòng)校準(zhǔn)地以相互鄰接在一起的柵極形式形成字線W’，所述柵極對(duì)層序列SF’對(duì)進(jìn)行環(huán)圍。位于第二分隔溝槽T2內(nèi)的字線W’部分為隔層形狀(見(jiàn)圖7b)。
兩個(gè)相鄰的并被一連接結(jié)構(gòu)V’相互分隔開(kāi)的層序列SF’構(gòu)成一對(duì)，該對(duì)是一晶體管的一部分。屬于該對(duì)的下層U’部分作為晶體管的第一源極/漏極區(qū)。屬于該對(duì)的中間層M’部分作為晶體管的通道區(qū)。屬于該對(duì)的上層O’和摻雜區(qū)Ge’的部分作為晶體管的第二源極/漏極區(qū)。連接結(jié)構(gòu)V’將晶體管的通道區(qū)與基片2連接，從而可以避免浮充-體-效應(yīng)的出現(xiàn)。
接著通過(guò)對(duì)SiO2進(jìn)行沉積，其沉積厚度約為300nm并采用化學(xué)-機(jī)械拋光方式進(jìn)行平面處理，直至露出上層O’，形成第三絕緣結(jié)構(gòu)I3(見(jiàn)圖7a和7b)。接著覆著一層厚度約為20nm的鈦酸鋇-鍶，從而形成電容器介質(zhì)Kd。晶體管的第二源極/漏極區(qū)同時(shí)起著電容器的第一電極的作用。
對(duì)原位n摻雜的多晶硅進(jìn)行沉積，沉積厚度約為200nm，形成對(duì)所有電容器共用的第二電容器電極P(見(jiàn)圖7a和7b)。
所制成的電路布置結(jié)構(gòu)是一個(gè)隨機(jī)存取存儲(chǔ)器(DRAM)-單元布置結(jié)構(gòu)，其中存儲(chǔ)器單元包括串聯(lián)在一起的一個(gè)晶體管和一個(gè)電容器。設(shè)置在兩個(gè)相鄰的第一分隔溝槽T1之間的晶體管具有第一源極/漏極區(qū)，所述第一源極/漏極區(qū)相互耦合并構(gòu)成位線。所述位線被分成兩部分，從而使所述晶體管與兩個(gè)相互分隔開(kāi)的位線連接，而且所述位線在DRAM-單元布置結(jié)構(gòu)外面連接在一起。存儲(chǔ)器單元占用的面積為4F2。
對(duì)所述實(shí)施例可以聯(lián)想到多種變化，這些變化同樣也在本發(fā)明的范圍內(nèi)。因而層、結(jié)構(gòu)和溝槽可以適應(yīng)于某些要求進(jìn)行變化。
電容器介質(zhì)也可以由另外一種材料構(gòu)成或包括多個(gè)例如以氧化物-氮化物-氧化物(ONO)-層序列的形式的多個(gè)層。
也可以通過(guò)用原位摻雜的多晶硅對(duì)溝槽進(jìn)行填充形成連接結(jié)構(gòu)。
在形成連接結(jié)構(gòu)時(shí)，可以持續(xù)地或非持續(xù)地提高摻雜物質(zhì)濃度，以便使連接結(jié)構(gòu)的內(nèi)部的摻雜度高于外部。
在DRAM-單元布置結(jié)構(gòu)中可以省去摻雜區(qū)。每個(gè)晶體管包括一個(gè)層序列。位線作為單獨(dú)的位線工作，并不是在外面成對(duì)地連接在一起。在此情況時(shí)，一個(gè)存儲(chǔ)器單元的占用面積僅有2F2。
權(quán)利要求
1．具有至少一個(gè)晶體管的集成電路布置結(jié)構(gòu)，-其中晶體管為垂直的MOS晶體管，-該集成電路布置結(jié)構(gòu)備有一基片(1)，采用第一種導(dǎo)電類型對(duì)該基片(1)的與其上表面鄰接的層進(jìn)行摻雜，-其中在基片(1)上設(shè)置具有一下層(U)、一被第一導(dǎo)電類型摻雜的中間層(M)和一上層(O)的結(jié)構(gòu)化的層序列(SF、SF*)，-其中層序列(SF、SF*)至少具有一第一側(cè)面和一第二側(cè)面，所述側(cè)面分別由下層(U)、中間層(M)和上層(O)構(gòu)成，-其中下層(U)可作為晶體管的第一源極/漏極區(qū)，中間層(M)可作為晶體管的通道區(qū)并且上層(O)可作為晶體管的第二源極/漏極區(qū)，-其中為實(shí)現(xiàn)通道區(qū)與基片(1)的導(dǎo)電連接，一被第一導(dǎo)電類型摻雜的連接結(jié)構(gòu)(V)至少設(shè)置在層序列(SF、SF*)的第一個(gè)面上，使所述連接結(jié)構(gòu)從側(cè)面至少與中間層(M)和下層(U)鄰接并進(jìn)入基片(1)，-其中柵極介質(zhì)(Gd)至少與層序列(SF、SF*)的第二個(gè)面鄰接，-其中晶體管的柵極與柵極介質(zhì)(Gd)鄰接。
2．按照權(quán)利要求1所述的電路布置結(jié)構(gòu)，其特征在于，-具有與層序列(SF、SF*)結(jié)構(gòu)類似的結(jié)構(gòu)化的另一層序列(SF、SF*)，-其中另一層序列(SF、SF*)的至少第一個(gè)側(cè)面與連接結(jié)構(gòu)(V)鄰接，使連接結(jié)構(gòu)(V)設(shè)置在層序列(SF、SF*)與另一層序列(SF、SF*)之間并且另一層序列(SF、SF*)的中間層與基片(1)電連接，-其中另一柵極介質(zhì)(Gd)至少與另一層序列(SF、SF*)的第二個(gè)側(cè)面鄰接，-其中另一柵極與該另一柵極介質(zhì)(Gd)鄰接。
3．按照權(quán)利要求2所述的電路布置結(jié)構(gòu)，其特征在于，-其中在連接結(jié)構(gòu)(V)上方設(shè)置一采用與第一導(dǎo)電類型相反的第二導(dǎo)電類型的摻雜區(qū)(Ge)，從而使層序列(SF、SF*)的上層(O)與另一層序列(SF、SF*)的上層(O)相互實(shí)現(xiàn)電連接。
4．按照權(quán)利要求3所述的電路布置結(jié)構(gòu)，其特征在于，-其中層序列(SF’)的上層(O’)和另一層序列(SF’)的上層(O’)作為晶體管的第二源極/漏極區(qū)，-其中層序列(SF’)的中間層(M’)和另一層序列(SF’)的中間層(M’)作為晶體管的通道區(qū)，-其中層序列(SF’)的下層(U’)和另一層序列(SF’)的下層(U’)作為晶體管的第一源極/漏極區(qū)，-其中柵極和另一柵極構(gòu)成一共用的柵極。
5．按照權(quán)利要求2所述的電路布置結(jié)構(gòu)，其特征在于，-其中另一層序列(SF、SF*)的上層(O)作為另一晶體管的第二源極/漏極區(qū)，-其中另一層序列(SF、SF*)的中間層(M)作為另一晶體管的通道區(qū)，-其中另一層序列(SF、SF*)的下層作為另一晶體管的第一源極/漏極區(qū)。
6．按照權(quán)利要求2所述的電路布置結(jié)構(gòu)，其特征在于，-該電路布置結(jié)構(gòu)可作為存儲(chǔ)器單元布置結(jié)構(gòu)，-其中層序列(SF、SF*)的第二個(gè)面與層序列(SF、SF*)的第一個(gè)面相對(duì)并且另一層序列(SF、SF*)的第一個(gè)面與層序列(SF、SF*)的第一個(gè)面相對(duì)，-其中層序列(SF、SF*)與另一層序列(SF、SF*)構(gòu)成一對(duì)，-具有多個(gè)與所述層序列對(duì)類似的對(duì)設(shè)置在xy-網(wǎng)格中，-具有多條基本相互平行的第一分隔溝槽(T)，-其中這些層序列對(duì)中的一對(duì)與這些第一溝槽(T)的一個(gè)溝槽相互交替并列設(shè)置，從而使層序列(SF、SF*)的第二個(gè)面與第一分隔溝槽鄰接，-具有字線(W)，所述字線垂直于第一分隔溝槽(T)并與柵極連接，-其中下位線是下層(U)的構(gòu)成部分并垂直于字線(W)。
7．按照權(quán)利要求3、5和6所述的電路布置結(jié)構(gòu)，其特征在于，-該電路布置結(jié)構(gòu)可作為ROM存儲(chǔ)器單元布置結(jié)構(gòu)加以應(yīng)用，-設(shè)置在第一分隔溝槽(T)之間并相互相鄰的層序列對(duì)，相互轉(zhuǎn)化，從而使所屬的連接結(jié)構(gòu)(V)構(gòu)成一共同的連接結(jié)構(gòu)(V)，該連接結(jié)構(gòu)具有與表面平行的截面，該截面為帶狀并基本與第一分隔溝槽(T)平行，-其中第一分隔溝槽(T)一直延伸到下層(U)，但并未將后者完全分隔開(kāi)，從而使其中的一條下位線與其中的一個(gè)連接結(jié)構(gòu)(V)交替并列設(shè)置，-具有上位線，所述上位線由層序列(SF、SF*)的上層(O)和摻雜區(qū)(Ge)構(gòu)成，-其中柵極是字線(W)的構(gòu)成部分，該部分具有平行于表面的截面并成帶狀，-其中選出的層序列(SF*)的中間層(M)的部分(C)具有不同于其余的層序列(SF)的中間層(M)的摻雜物質(zhì)濃度，從而使信息以晶體管通道區(qū)的摻雜物質(zhì)濃度方式被存儲(chǔ)。
8．按照權(quán)利要求4和6或權(quán)利要求5和6所述的電路布置結(jié)構(gòu)，其特征在于，-其可作為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元布置結(jié)構(gòu)，-其中第一分隔溝槽(T1)對(duì)下層(U’)進(jìn)行完全分割，-其中設(shè)置在兩條相鄰的第一分隔溝槽(T1)的層序列對(duì)的連接結(jié)構(gòu)(V’)構(gòu)成一共同的連接結(jié)構(gòu)(V’)，所述連接結(jié)構(gòu)具有平行于表面的截面，所述截面成帶狀并平行于第一分隔溝槽(T1)，-其中在一連接結(jié)構(gòu)(V’)與一第一分隔溝槽(T1)之間設(shè)置一下位線，-其中第二分隔溝槽(T2)垂直第一分隔溝槽(T1)，所述第一溝槽一直延伸到下層(U’)，但并未將其完全分割開(kāi)，-其中柵極為字線(W’)的構(gòu)成部分，所述部分從側(cè)面成環(huán)狀對(duì)層序列對(duì)環(huán)圍并設(shè)置在第一分隔溝槽(T1)和第二分隔溝槽(T2)之間，-其中電容器介質(zhì)(Kd)設(shè)置在上層(O’)上，所述上層(O’)起著第一電容器電極的作用，-其中在電容器介質(zhì)(Kd)上設(shè)置有第二個(gè)電容器電極(P)。
9．按照權(quán)利要求8所述的電路布置結(jié)構(gòu)，其特征在于，-其中垂直于第一分隔溝槽(T1)并相鄰的層序列對(duì)之間的間隔小于平行于第一分離溝槽(T1)相鄰的層序列對(duì)之間的間隔，-其中在第二分隔溝槽(T2)中伸展的字線(W’)的部分成隔層狀。
10．按照權(quán)利要求1至9中任一項(xiàng)中所述的電路布置結(jié)構(gòu)，其特征在于，-其中連接結(jié)構(gòu)(V)的寬度小于由所采用的技術(shù)實(shí)現(xiàn)的最小結(jié)構(gòu)量度。
11．按照權(quán)利要求1至10中任一項(xiàng)所述的電路布置結(jié)構(gòu)，其特征在于，-其中層序列(SF、SF*)的第一個(gè)面和與第一個(gè)面相對(duì)的第二個(gè)面之間的間隔小于由所采用的技術(shù)實(shí)現(xiàn)的最小結(jié)構(gòu)量度。
12．按照權(quán)利要求1至11中任一項(xiàng)所述的電路布置結(jié)構(gòu)，其特征在于，-其中連接結(jié)構(gòu)(V)主要由單晶半導(dǎo)體材料構(gòu)成。
13．按照權(quán)利要求10和11所述的電路布置結(jié)構(gòu)，其特征在于，-其中連接結(jié)構(gòu)(V)主要由多晶硅半導(dǎo)體材料構(gòu)成并且具有的摻雜物質(zhì)濃度高于5×1018cm-3。
14．制作具有至少一個(gè)晶體管的集成電路布置結(jié)構(gòu)的方法，-其中晶體管為垂直MOS晶體管，-其中在基片(1)上，在與其表面鄰接的層上用第一導(dǎo)電類型摻雜形成a)一摻雜的下層(U)，該層作為晶體管的第一源極/漏極區(qū)，b)在其上的用一第一導(dǎo)電類型摻雜的中間層(M)，該層作為晶體管的通道區(qū)，c)和在后者的上面的摻雜的上層(O)，該層作為晶體管的第二源極/漏極區(qū)，-其中對(duì)上層(O)、中間層(M)和下層(U)進(jìn)行結(jié)構(gòu)化，從而形成一層序列(SF、SF*)，所述層序列至少具有一個(gè)第一面和一與第一面相對(duì)的第二面，-其中為實(shí)現(xiàn)通道區(qū)與基片(1)的電連接，在層序列(SF、SF*)的第一個(gè)面上形成被第一導(dǎo)電類型摻雜的連接結(jié)構(gòu)(V)，使該連接結(jié)構(gòu)的側(cè)面至少與中間層(M)和下層(U)鄰接并進(jìn)入基片(1)，-其中至少在層序列(SF、SF*)的第二面上形成柵極介質(zhì)(Gd)并形成與柵極介質(zhì)鄰接的柵極。
15．按照權(quán)利要求14所述的方法，其特征在于，-其中形成一溝槽(G)，該溝槽對(duì)上層(O)、中間層(M)和下層(U)進(jìn)行完全分割，從而形成層序列(SF、SF*)和與前者結(jié)構(gòu)類似的另一層序列(SF、SF*)，-其中用材料對(duì)溝槽(G)進(jìn)行充填，所述材料被第一導(dǎo)電類型摻雜，從而形成連接結(jié)構(gòu)(V)，所述連接結(jié)構(gòu)(V)與層序列(SF、SF*)的第一面和另一層序列(SF、SF*)的第一面鄰接，-在另一層序列(SF、SF*)的第二面上形成另一柵極介質(zhì)(Gd)并形成與柵極介質(zhì)鄰接的另一柵極。
16．按照權(quán)利要求15所述的方法，其特征在于，-在連接結(jié)構(gòu)(V)上形成一被與第一導(dǎo)電類型相反的導(dǎo)電類型摻雜的第二摻雜區(qū)(Ge)，該區(qū)與上層(O)鄰接。
17．按照權(quán)利要求15或16所述的方法，其特征在于，-其中層序列(SF、SF*)和另一層序列(SF、SF*)構(gòu)成一對(duì)，-其中形成多個(gè)上述層序列對(duì)，-其中在其內(nèi)形成歸屬于層序列對(duì)的連接結(jié)構(gòu)(V)的溝槽(G)成帶狀，-其中形成多條與溝槽(G)平行的第一分隔溝槽(T)，從而實(shí)現(xiàn)一個(gè)層序列對(duì)與一個(gè)第一溝槽(T)的交替并列設(shè)置，-其中在第一分隔溝槽(T)內(nèi)至少形成柵極的部分，-其中通過(guò)對(duì)下層(U)的結(jié)構(gòu)化由下層(U)形成下位線，從而使下位線與連接結(jié)構(gòu)(V)鄰接并與后者平行，-形成垂直于下位線的字線(W)，所述字線與柵極連接。
18．按照權(quán)利要求17所述的方法，其特征在于，-其中形成第一分隔溝槽(T)，該溝槽一直延伸到下層(U)，但并未將后者完全分割開(kāi)，-其中通過(guò)形成溝槽(G)由下層(U)構(gòu)成下位線，從而實(shí)現(xiàn)一個(gè)下位線與一個(gè)溝槽(G)的交替并列設(shè)置，-其中在形成第一分隔溝槽(T)后通過(guò)對(duì)連接結(jié)構(gòu)(V)的上面部分摻雜形成摻雜區(qū)(Ge)，從而使所述上面部分變成摻雜區(qū)(Ge)。
19．按照權(quán)利要求17所述的方法，其特征在于，-其中形成第一分隔溝槽(T1)，使其對(duì)下層(U’)完全分割，-其中通過(guò)形成溝槽(G’)和第一分隔溝槽(T1)形成由下層構(gòu)成的下位線，從而使一下位線設(shè)置在一溝槽(G’)和一第一分隔溝槽(T1)之間，-其中形成的第二分隔溝槽(T2)垂直第一分隔溝槽(T1)，所述第一分隔溝槽(T1)一直延伸到下層(U’)，但并未將下層完全分割開(kāi)，-其中形成的字線(W’)作為鄰接在一起的柵極，所述柵極在側(cè)面以環(huán)狀方式環(huán)圍層序列(F’)，-其中在作為電容器的第一電容器電極的上層(O’)上形成電容器介質(zhì)(Kd)，-其中在電容器介質(zhì)(Kd)上形成第二電容器電極(P)。
20．按照權(quán)利要求17至19中任一項(xiàng)所述的方法，其特征在于，-其中在上層(O)上形成一第一輔助層(H1)并在后者上形成第二輔助層(H2)，-其中第一輔助層(H1)和第二輔助層(H2)成帶狀結(jié)構(gòu)，從而使上層(O)部分露出，-其中通過(guò)對(duì)材料的沉積和再蝕刻形成隔層(Sp)并且該隔層與第一輔助層(H1)和第二輔助層(H2)鄰接，-其中形成溝槽(G)，其中隔層(Sp)和第二輔助層(H2)起著掩膜的作用，-其中在形成連接結(jié)構(gòu)(V)后對(duì)材料進(jìn)行沉積，從而在連接結(jié)構(gòu)(V)上形成輔助結(jié)構(gòu)(H)，-其中接著進(jìn)行平面加工，直至第一輔助層(H1)露出，-其中去除掉第一輔助層(H1)，-其中形成第一分隔溝槽(T)，其中隔層(Sp)和輔助結(jié)構(gòu)(H)起著掩膜作用。
21．按照權(quán)利要求19和20所述的方法，其特征在于，-其中在去除掉第一輔助層(H1’)后，通過(guò)對(duì)材料進(jìn)行沉積和再蝕刻，形成與隔層(Sp1)鄰接的另一隔層(Sp2)，-其中形成第一分隔溝槽(T1)，其中隔層(Sp1)、另一隔層(Sp2)和輔助結(jié)構(gòu)(H’)起著掩膜的作用，-其中形成第二分隔溝槽(T2)，使其寬度大于第一分隔溝槽(T1)的寬度，-其中通過(guò)對(duì)材料以一定的厚度進(jìn)行沉積和再蝕刻，形成相互鄰接在一起的不帶掩膜的柵極，從而形成字線(W)。
22．按照權(quán)利要求14至21中任一項(xiàng)所述的方法，其特征在于，-其中通過(guò)外延形成連接結(jié)構(gòu)(V)。
23．按照權(quán)利要求14至22中任一項(xiàng)所述的方法，其特征在于，-其中通過(guò)對(duì)多晶半導(dǎo)體材料的沉積形成連接結(jié)構(gòu)(V)。
24．按照權(quán)利要求22或23所述的方法，其特征在于，-其中采用原位摻雜的形式形成連接結(jié)構(gòu)(V)，-其中在形成連接結(jié)構(gòu)(V)的同時(shí)提高摻雜物質(zhì)濃度，使連接結(jié)構(gòu)(V)的內(nèi)部摻雜度高于外部。
全文摘要
晶體管為垂直MOS晶體管,它包括一設(shè)置在被第一導(dǎo)電類型摻雜的基片(1)上的層序列(SF、SF*),該層序列具有作為第一源極/漏極區(qū)的下層(U)、作為通道區(qū)的被第一導(dǎo)電類型摻雜的中間層(M)和作為第二源極/漏極區(qū)的上層(O)。一被第一導(dǎo)電類型摻雜的連接結(jié)構(gòu)(V)至少設(shè)置在層序列(SF、SF*)的第一個(gè)面上。晶體管的一個(gè)柵極至少設(shè)置在層序列(SF、SF*)的第二個(gè)面上。連接結(jié)構(gòu)(V)可以設(shè)置在層序列(SF、SF*)與屬于同一晶體管或?qū)儆诹硪痪w管的層序列(SF、SF*)之間。連接結(jié)構(gòu)(V)和層序列(SF、SF*)的尺寸可以是亞光刻的。該集成電路布置結(jié)構(gòu)的制作是自動(dòng)校準(zhǔn)實(shí)現(xiàn)的。該電路布置結(jié)構(gòu)適用于作為高元件密度的存儲(chǔ)單元布置結(jié)構(gòu)。
文檔編號(hào)H01L21/8234GK1312955SQ99809558
公開(kāi)日2001年9月12日 申請(qǐng)日期1999年9月22日 優(yōu)先權(quán)日1998年9月25日
發(fā)明者埃梅里?！へ悹査曛Z利, 弗朗茨·霍夫曼, 貝爾恩德·格貝爾, 沃爾夫?qū)だ账辜{ 申請(qǐng)人:印芬龍科技股份有限公司