專利名稱：用于無線電通信輸入電路的正和負電壓箝位電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說涉及半導(dǎo)體設(shè)備中無線電通信輸入電路。具體來說，本發(fā)明涉及在存在強射頻場的情況下可能進行對輸入電壓的箝位，以防止損傷和輸入電路相連的電子電路。
背景技術(shù)：
無線電通信輸入電路有兩個期望的特性。第一，需要高阻抗輸入，以使在輸入電路中不消耗功率。第二，要求有低阻抗過壓箝位，從而可以保護輸入電路下游方向的電子電路不受存在強射頻場的情況下的高壓的影響。
本領(lǐng)域的當前狀態(tài)描述的電壓箝位是由齊納二極管實現(xiàn)的。雖然對齊納二極管待很多限制，主要關(guān)心的是控制按照單個的單片集成電路實現(xiàn)的射頻輸入電路的制造參數(shù)，齊納二極管還有一個特征就是難以實現(xiàn)對于正和負電壓對稱的箝位。
因此，需要提供對正和負電壓對稱箝位的電壓箝位。
本發(fā)明的概述本發(fā)明的一個目的是提供一種電壓箝位電路，用于在射頻范圍工作的無線電輸入電路。
本發(fā)明的另一個目的是提供一種正和負電壓都箝位的電壓箝位電路。
本發(fā)明的另一個目的是提供一種對于正和負方向的輸入電壓對稱箝位的電壓箝位電路。
本發(fā)明的另一個目的是提供一種用于在單個的單片集成電路中實現(xiàn)的正和負電壓的對稱電壓箝位電路。
按照本發(fā)明的一個實施例，用于輸入電路的一個正和負電壓箝位電路包括一個節(jié)點、一個和地電位相連的節(jié)點、一個MOS晶體管、一個二極管、和一個電容器，這個電容器連接到輸入節(jié)點并且連接到晶體管的控制極。
按照本發(fā)明的另一個實施例，MOS晶體管是一個P溝道晶體管。
從以下對于結(jié)合


的本發(fā)明的優(yōu)選實施例的更加具體的描述，本發(fā)明的上述目的和其它目的、特征、優(yōu)點將是顯而易見的。
附圖的簡要說明圖1是本發(fā)明的電路圖。
圖2是輸入電壓相對于柵壓在有和沒有二極管的情況下并且針對正和負的電位的轉(zhuǎn)移特性曲線。
圖3是P溝道設(shè)備的輸入電壓對于電流導(dǎo)通的轉(zhuǎn)移特性曲線。
優(yōu)選實施例的詳細描述現(xiàn)在參照圖1，其中表示用于輸入電路的一個正和負電壓箝位電路100(以下稱之為箝位電路)。箝位電路100包括輸入節(jié)點10、和地電位相連的節(jié)點20(下面稱之為Vss)、MOS晶體管30、二極管40、電容器50，電容器50連接到輸入節(jié)點10和晶體管30的控制極(下面稱之為柵極)。電容器50的數(shù)值范圍在0.1微微法到10微微法。
在優(yōu)選實施例中，MOS晶體管30是一個P溝道的晶體管，在一個可替換的實施例中，MOS晶體管是一個N溝道的晶體管，并且二極管40的陽極/陰極的取向要和圖1所示的相反。
P溝道晶體管30的目的是通過發(fā)揮它的旁路開關(guān)的作用限制在相當強的射頻場中正的和負的電壓幅度，這個旁路開關(guān)可以導(dǎo)通電流并限制電壓。使用電容器50的作用是把輸入節(jié)點10的電壓連接到P溝道晶體管30的柵極。二極管40的目的是通過具有一個正的電壓幅度的P溝道器件來加速箝位。在優(yōu)選實施例中，這個箝位電路的所有上述元件都是在單個的單片集成電路上制造出來的。
在理想的情況下，電容器50的值大約等于P溝道晶體管30的寄生電容。P溝道器件30的寄生電容包括MOS器件本身固有的很多不同的電容。然而，對于本發(fā)明來說，可以把這幾個固有的電容合并起來，將它們看成是控制極和Vss之間的一個寄生電容。于是，可以將這個電路部分地看成是一個簡單的電容分壓器。如果這種情況成立，那么，柵極電壓VG就可能是輸入電壓VIN的一半，并且可以實現(xiàn)對稱箝位，這是因為對于在負和正的范圍下工作的輸入電壓VIN來說，VGS的閾值電壓可能是在相同的VIN(按絕對值計算)下發(fā)生的。
然而，實際上，寄生電容在正的和負的電壓范圍都是強烈地動態(tài)變動的。其結(jié)果是，寄生電容是不可預(yù)期的，因此當輸入電壓在正和負之間變化時，導(dǎo)致一個非線性的柵極電壓。因此，在優(yōu)選實施例中，要使電容器50的值明顯大于P溝通器件30的寄生電容，使電容器50在電容分壓器等分分壓中占主導(dǎo)地位。這種情況的實施結(jié)果就是VG緊密地跟蹤VIN。
下面，通過分析下述3種情況來說明箝位電路的工作過大的正電壓幅度、過大的負電壓幅度、非過大的正或負電壓幅度。
對于過大的正電壓幅度的情況，當在輸入節(jié)點10的電壓VIN增加時，P溝道器件30的柵極電壓VG通過電容器50耦合到輸入節(jié)點10。參照圖2，由于和寄生電容相比電容器50是占主導(dǎo)地位的，因而所示的VG略微滯后VIN一點。因此，如果沒有二極管，柵-源之間的電位差就會很慢增加。
二極管50將把柵極的正電位限制為VBE。當V1N繼續(xù)升高時，一個VGS就加到了這個P溝道器件30上，所說的VGS等于VIN和VBE之差。當VGS等于P溝道器件30的閾值電壓時，P溝道器件30將導(dǎo)通。
現(xiàn)在參照圖2和3，P溝道器件30一旦導(dǎo)通就要流過電流，這個電流又將鉗住輸入節(jié)點10，防止正電壓增加，這個正電壓由VC1表示。如果這個二極管40不存在，就不能將柵極電位限制在VBE。相反，柵極電位可能會是如圖2所示的VG。因此，如果沒有二極管40，VIN可能要升高到較高的電位才能建立達到使P溝道器件30導(dǎo)通的閾值電壓所需的柵-源電位差，如由VGG′S所示。這可能導(dǎo)致電路100的箝位電壓較高，如圖2中的VC2所示。然而，應(yīng)該注意的是，帶有二極管40的P溝道器件30的閾值電壓是存在的，即，VGS等于在沒有二極管情況下的閾值電壓，即VGG′S。
對于過大負電壓幅度的情況，當輸入節(jié)點10的電壓VIN變負時，P溝道器件30的柵極電壓通過電容器50連接到輸入節(jié)點10，將P溝道器件30的柵極電壓拉向負。參照圖2，在負方向，由于電容器50相對于P溝道器件30寄生電容占主導(dǎo)地位，所示的VG再次地滯后于VIN。然而，在這種情況下，應(yīng)該注意的是，在P溝道器件30的柵極和Vss20之間產(chǎn)生VGS?，F(xiàn)在參照圖3，當VGS達到P溝道器件30的閾值電壓時，器件30導(dǎo)通。一旦導(dǎo)通，電流就從Vss流到輸入節(jié)點10，將在輸入節(jié)點10的負電壓箝位在VC3。
在最后的情況，對于非過大的正和負電壓幅度，VGS不會達到P溝道器件30的閾值電壓，因此不會導(dǎo)通。對于處在截止狀態(tài)的P溝道器件，沒有電流流過，VIN相對于電路的其余部分沒有被箝位。由于非過大的電壓幅度VIN沒有箝位，達到了高阻抗要求，輸入節(jié)點10不會從電路的其余部分吸取功率。
當電容器50明顯大于寄生電容時，二極管的存在還對實現(xiàn)對稱箝位起關(guān)鍵作用。二極管40的作用是按VBE而不是按VG′S建立一個參考點，，在正幅度的情況下，從二極管40施加VGS。其結(jié)果是，在和負閾值電壓VGS情況實際上相同的絕對值VIN下達到正閾值VGS。于是，借助于二極管使正箝位電壓VC1和負箝位電壓VC3具有大致相同的幅度，但符號相反。
本發(fā)明的對正和負輸入電壓的對稱箝位在射頻頻譜的寬變化范圍內(nèi)都是有效的。射頻頻譜的常規(guī)定義是從VLF(極低頻)帶的低端10千赫茲到EHE′(極高頻帶)的高端100千兆赫茲。本發(fā)明的應(yīng)用從在低端大約50千赫茲到高端大約100兆赫。優(yōu)選實施例要求在62.5千赫茲、125千赫茲工作，并且在10-15兆赫的頻帶內(nèi)工作，優(yōu)選的為13兆赫。
雖然是參照本發(fā)明的優(yōu)選實施例具體表示和描述了本發(fā)明，但本領(lǐng)域的普通技術(shù)人員將會理解，在不偏離本發(fā)明的構(gòu)思和范圍的條件下還可以進行形式上的和細節(jié)方面的改變。
權(quán)利要求
1．一種用于射頻輸入電路的正和負電壓箝位電路，包括一個輸入節(jié)點；一個連接到輸入節(jié)點的MOS晶體管；一個連接到MOS晶體管的地電位節(jié)點；一個連接到MOS晶體管的控制極并且另外連接到地電位節(jié)點的二極管；和一個連接到輸入節(jié)點并且另外連接到MOS晶體管的控制極的電容器。
2．權(quán)利要求1的箝位電路，其特征在于MOS晶體管是一個P溝道晶體管。
3．權(quán)利要求1的箝位電路，其特征在于MOS晶體管是一個N溝道晶體管。
4．權(quán)利要求1的箝位電路，其特征在于箝位電路是在單個的單片集成電路上實施的。
5．權(quán)利要求1的箝位電路，其特征在于電容器的范圍是0.1微微法到10微微法。
6．權(quán)利要求1的箝位電路，其特征在于箝位電路工作的頻率范圍是50千赫茲到100兆赫茲。
7．權(quán)利要求1的箝位電路，其特征在于箝位電路在約62.5千赫茲工作。
8．權(quán)利要求1的箝位電路，其特征在于箝位電路在約125千赫茲工作。
9．權(quán)利要求1的箝位電路，其特征在于箝位電路工作的頻率范圍在10兆赫茲到15兆赫茲。
10．權(quán)利要求1的箝位電路，其特征在于箝位電路在約13兆赫茲工作。
11．權(quán)利要求1的箝位電路，其特征在于箝位電路具有響應(yīng)于過大的正輸入電壓提供一個箝位電壓的功能。
12．權(quán)利要求11的箝位電路，其特征在于輸入電壓通過電容器連接到MOS晶體管的控制極。
13．權(quán)利要求12的箝住電路，其特征在于輸入電壓大于MOS晶體管的控制極的電壓。
14．權(quán)利要求13的箝位電路，其特征在于MOS晶體管控制極的電壓近似等于二極管的閾值電壓。
15．權(quán)利要求14的箝位電路，其特征在于輸入電壓和控制極的電壓之間的差大于MOS晶體管的閾值電壓。
16．權(quán)利要求11的箝位電路，其特征在于箝位電路具有響應(yīng)于過大的負輸入電壓提供一個第二箝位電壓的功能。
17．權(quán)利要求16的箝位電路，其特征在于輸入電壓通過電容器連接到MOS晶體管的控制極。
18．權(quán)利要求17的箝位電路，其特征在于輸入電壓小于MOS晶體管控制極的電壓。
19．權(quán)利要求18的箝位電路，其特征在于MOS晶體管的控制極的電壓小于地電位。
20．權(quán)利要求19的箝位電路，其特征在于地電位和控制極電壓之間的差大于MOS晶體管的閾值電壓。
21．權(quán)利要求16的箝位電路，其特征在于響應(yīng)于過大正輸入電壓的第一箝位電壓相對于響應(yīng)于過大的負輸入電壓的第二箝位電壓是對稱的。
22．權(quán)利要求16的箝位電路，其特征在于第一箝位電壓的絕對值近似等于第二箝位電壓的絕對值。
23．權(quán)利要求1的箝位電路，其特征在于箝位電路具有響應(yīng)于非過大的正輸入電壓不提供箝位電壓的功能。
24．權(quán)利要求1的箝位電路，其特征在于箝位電路具有響應(yīng)于非過大的負輸入電壓不提供箝位電壓的功能。
全文摘要
一種改進的電壓箝位電路,結(jié)合射頻頻帶的無線電通信輸入電路工作。這個箝位電路可為過大的正和負輸入電壓幅度提供對稱的箝位。這個箝位電路當在非過大的正和負輸入電壓范圍中工作時不抽取電流。箝位電路包括:輸入節(jié)點、電容器、MOS晶體管、二極管、和一個地電位節(jié)點。
文檔編號H01L27/02GK1287703SQ99801892
公開日2001年3月14日 申請日期1999年10月20日 優(yōu)先權(quán)日1998年10月29日
發(fā)明者薩姆·E·亞歷山大 申請人:密克羅奇普技術(shù)公司