專利名稱：在半導(dǎo)體襯底上制造不同厚度的柵氧化層的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，特別是在半導(dǎo)體襯底上制造具有不同厚度的柵氧化層的方法。
隨著集成電路的尺寸，特別是它們的溝道長度按比例地減少和功耗的增加，要求做大量研究以降低芯片的內(nèi)部工作電壓(Vdd)。降低芯片的內(nèi)部工作電壓(Vdd)可以防止由于高電壓和高電場引起的器件可靠性的下降。
另一方面，在DRAM中，近來的趨勢是供給電壓從5.0V降低到3.3V，而內(nèi)部工作電壓降低到1.8V。
但是不希望的是降低工作電壓卻帶來一些缺點(diǎn)，例如嚴(yán)重地減弱了電流驅(qū)動(dòng)能力。這必然導(dǎo)致工作速度的降低。
為克服上述缺陷，已經(jīng)建議柵絕緣層和晶體管的尺度按比例減小。減少尺度的柵絕緣層可以在低電壓工作而不減小工作速度，但是這也會(huì)帶來一些缺陷。仍然需要為高工作電壓而提供與其它系統(tǒng)的兼容性，即，在器件的特殊部分中不可能降低工作電壓。
首先，例如在供給電壓高于內(nèi)部工作電壓的情況下，輸送電壓并降低電壓由此形成內(nèi)部工作電壓，即用在MOS晶體管的外圍電路中的功率-降低電路。因此，與其它內(nèi)部部分相比，輸送電壓的部分具有高電壓。而且，一部分I/O保護(hù)電路被輸送更高的電壓。
其次，在DRAM中通過字線進(jìn)行讀/寫操作情況下，大約比閾值電壓高兩倍的電壓必須輸送給內(nèi)部電路。也就是，必須給柵提供比工作電壓高的電壓，以便在電路工作過程中給浮置節(jié)點(diǎn)(floating node)提供充足的工作電壓。
最后，非易失性存儲(chǔ)器件，例如EEPROM(電可擦程序只讀存儲(chǔ)器)，也需要用高電壓工作的電路，以便利用柵絕緣層的隧道效應(yīng)寫數(shù)據(jù)。
由于工作速度的需要，上述器件必須提供有比用在其它電路中的更大的溝道長度和更厚的柵氧化層。因此，采用這些類型組合的VLSI電路在技術(shù)上需要制造不同厚度的柵氧化層，用于相同硅襯底內(nèi)的不同使用。
一種常規(guī)的方法已在Jeogping Lin,Tayuan Hrien,的“制造不同厚度柵氧化層的方法METHOD FOR FABRICATING GATE OXIDE LAYERSOF DIFFERENT THICKWESS”(美國專利5502009,1996)中公開了。
此常規(guī)方法包括下列步驟。首先，在硅襯底上形成場氧化層以確定第一有源區(qū)和第二有源區(qū)。其次，在第一和第二有源區(qū)上形成第一柵氧化層。然后，形成阻擋層，例如硅氮化層，以覆蓋第一有源區(qū)內(nèi)的第一柵氧化層。然后利用阻擋層作掩模去掉第二有源區(qū)內(nèi)的那部分第一柵氧化層。最后，形成在第二有源區(qū)上第二柵氧化層。
但是，在該常規(guī)方法中，需要在氧化層上淀積硅氮化層并利用光刻膠圖形構(gòu)圖，然后去掉沒有被氮化層覆蓋的氧化層。結(jié)果，工藝變得復(fù)雜，氧化層被污染，因而降低了柵氧化層的可靠性。
本發(fā)明提供在半導(dǎo)體襯底上制造具有不同厚度的柵氧化層的改進(jìn)的方法。本發(fā)明的關(guān)鍵特征在于，在半導(dǎo)體襯底的有源區(qū)的預(yù)定部分中注入電惰性原子，然后在有源區(qū)上形成柵氧化層，由此形成不同厚度的柵氧化層。
因此，本發(fā)明的目的是提供通過簡單的工藝和不降低柵氧化層的可靠性的條件下的制造具有不同厚度的柵氧化層的方法。
本發(fā)明另一目的是提供具有不同厚度的柵氧化層的方法，由此優(yōu)化電路性能。
本發(fā)明的其它方面、目的和幾個(gè)優(yōu)點(diǎn)對(duì)于本領(lǐng)域技術(shù)人員來說在閱讀下面的公開及所附權(quán)利要求書之后是顯然明白的。
為實(shí)現(xiàn)這些及其它優(yōu)點(diǎn)，并根據(jù)本發(fā)明的目的，在半導(dǎo)體襯底上制造具有不同厚度的柵氧化層的方法包括以下步驟在半導(dǎo)體襯底上形成彼此隔開的器件隔離層，以確定第一有源區(qū)和第二有源區(qū)；用光刻膠層圖形作掩模，向第二有源區(qū)中注入電惰性原子去掉光刻膠層圖形；分別在第一和第二有源區(qū)上形成柵氧化層，其中第二有源區(qū)上的柵氧化層的厚度大于第一有源區(qū)上的柵氧化層的厚度。
在該方法的一個(gè)方案中，形成在預(yù)先形成損傷層的有源區(qū)中的柵氧化層的厚度可以具有各種各樣的范圍，這取決于用于損傷層形成的注入工藝的條件。
參照附圖，將理解本發(fā)明，而且其目的對(duì)于本領(lǐng)域技術(shù)人員來說也是顯而易見的，其中圖1-5是表示在半導(dǎo)體襯底上制造具有不同厚度的氧化層的方法的流程圖。
下面參照


本發(fā)明優(yōu)選實(shí)施例。
制造不同厚度的氧化層的新方法在以截面圖表示工藝流程的圖1-5中示出了。
首先，參照?qǐng)D1，圖1表示半導(dǎo)體襯底10。當(dāng)在半導(dǎo)體襯底的預(yù)定區(qū)域上形成(即利用諸如LOCOS的常規(guī)方法或STI技術(shù))場氧化層12，以在其間確定多個(gè)第一有源區(qū)和第二有源區(qū)時(shí)，圖1只表示了兩個(gè)有源區(qū)，即第一有源區(qū)13和第二有源區(qū)14。第一有源區(qū)13是正常電壓的工作區(qū)，第二有源區(qū)14是高電壓的工作區(qū)。
參見圖2，淀積光刻膠層并構(gòu)圖成預(yù)定圖形，即光刻膠層圖形16，由此暴露第二有源區(qū)14，即高電壓的工作區(qū)。下一道工序是本發(fā)明的關(guān)鍵。使用光刻膠層圖形16作掩模，在半導(dǎo)體襯底上注入預(yù)定原子17。結(jié)果，在半導(dǎo)體襯底10的高電壓工作區(qū)14內(nèi)形成損傷層18。原子17是電惰性的，例如與硅成分原子一樣的原子的四價(jià)硅。
因此，原子17不改變半導(dǎo)體襯底10的導(dǎo)電特性。原子17的劑量至少為1×1013原子/cm2。
參見圖3，在施加諸如硫酸等化學(xué)溶液或等離子體以去掉光刻膠層圖形16之后，施加以氫氟酸為基礎(chǔ)的清洗溶液，以便在后來的柵氧化形成過程中防止污染。
仍然參見圖3，進(jìn)行熱氧化處理，以便分別在正常電壓工作區(qū)13上和高電壓工作區(qū)14上形成柵氧化層20a和20b。這里，我們必須注意到高電壓工作區(qū)14的厚度大于正常電壓工作區(qū)13的厚度。這是因?yàn)楦唠妷汗ぷ鲄^(qū)14具有預(yù)先形成的損傷區(qū)18。
高電壓工作區(qū)中的柵氧化層20b的厚度可以具有各種范圍，這取決于原子注入工藝(原子的種類和劑量，注入能量)和柵氧化層20b形成的條件。
或者，還可以另外進(jìn)行光刻和原子注入工藝，以便形成不同于柵氧化層20a和20b的各種厚度范圍的柵氧化層。
參見圖4，依次在包括柵氧化層20a和20b的半導(dǎo)體襯底上形成用于柵極的導(dǎo)電層21和22。然后構(gòu)圖柵極層21和22，以便形成柵極層23a和23b，如圖5所示。結(jié)果，正常電壓的工作器件24和高電壓的工作器件25分別形成有不同厚度的柵氧化層，即分別為20a和20b。
之后，進(jìn)行用于形成MOS晶體管的常規(guī)工藝。
在本實(shí)施例中，關(guān)鍵特征在于，可以通過向半導(dǎo)體襯底的預(yù)定區(qū)域內(nèi)簡單注入與硅晶片成分相同的原子由此形成損傷層而形成具有不同厚度的柵氧化層。
上面已經(jīng)參照優(yōu)選實(shí)施例具體表示和描述了本發(fā)明，但是應(yīng)該明白，本領(lǐng)域技術(shù)人員在有脫離本發(fā)明精神和范圍情況下可以做出形式上和細(xì)節(jié)上的各種改變。
權(quán)利要求
1．一種在半導(dǎo)體襯底上制造具有不同厚度的柵氧化層的方法，包括以下步驟在所述半導(dǎo)體襯底上形成彼此隔開的器件隔離層，以確定第一有源區(qū)和第二有源區(qū)；在所述半導(dǎo)體襯底上形成光刻膠層圖形，以暴露所述第二有源區(qū)；用所述光刻膠層圖形作掩模，向所述第二有源區(qū)中注入電惰性原子；去掉所述光刻膠層圖形；在所述第一和第二有源區(qū)上分別形成柵氧化層，其特征在于所述第二有源區(qū)上的所述柵氧化層的厚度大于所述第一有源區(qū)上的所述柵氧化層的厚度。
2．如權(quán)利要求1的方法，其特征在于所述第一有源區(qū)是正常電壓工作區(qū)，所述第二有源區(qū)是高電壓工作區(qū)。
3．如權(quán)利要求1的方法，其特征在于所述原子與所述半導(dǎo)體襯底的組分原子相同。
4．如權(quán)利要求1的方法，其特征在于所述原子為四價(jià)。
5．如權(quán)利要求4的方法，其特征在于所述原子包括硅。
6．如權(quán)利要求1的方法，其特征在于所述注入原子的步驟是以至少1×1013原子/cm2劑量進(jìn)行的。
7．如權(quán)利要求1的方法，其特征在于所述第二有源區(qū)上的所述柵氧化層的厚度取決于所述原子的劑量種類、注入能量、所述柵氧化層形成的條件。
8．一種在半導(dǎo)體襯底上制造具有不同厚度的柵氧化層的方法，包括以下步驟在所述半導(dǎo)體襯底上形成彼此隔開的器件隔離層，以確定多個(gè)有源區(qū)；向一部分所述多個(gè)有源區(qū)中注入電惰性原子，由此在所述多個(gè)有源區(qū)的所述部分中形成損傷層；在所述多個(gè)有源區(qū)上形成柵氧化層，其特征在于，所述損傷層上的柵氧化層的厚度大于沒有損傷層的有源區(qū)上的柵氧化層的厚度，所述損傷層上的所述柵氧化層的所述厚度取決于所述損傷層形成的條件。
9．如權(quán)利要求8的方法，其特征在于所述原子與半導(dǎo)體襯底組分原子相同。
10．如權(quán)利要求8的方法，其特征在于所述原子為四價(jià)。
11．如權(quán)利要求10的方法，其特征在于所述原子包括硅。
12．如權(quán)利要求8的方法，其特征在于所述注入原子的步驟是以至少1×1013原子/cm2劑量進(jìn)行的。
13．如權(quán)利要求8的方法，其特征在于所述損傷層的所述條件包括所述原子的劑量種類、注入能量、所述柵氧化層形成的條件。
全文摘要
一種在半導(dǎo)體襯底上制造具有不同厚度的柵氧化層的方法,是通過在形成柵氧化層之前向半導(dǎo)體襯底的預(yù)定有源區(qū)內(nèi)注入電惰性原子,由此優(yōu)化電路的可靠性。該方法包括在半導(dǎo)體襯底上形成器件隔離層,以確定第一和第二有源區(qū)。利用光刻法向第二有源區(qū)內(nèi)注入電惰性原子,例如硅。在第一和第二有源區(qū)上形成柵氧化層,其中第二有源區(qū)上的柵氧化層的厚度大于第一有源區(qū)上的柵氧化層的厚度。
文檔編號(hào)H01L27/108GK1219759SQ9812337
公開日1999年6月16日 申請(qǐng)日期1998年12月10日 優(yōu)先權(quán)日1997年12月12日
發(fā)明者魯炳爀, 樸用稷 申請(qǐng)人:三星電子株式會(huì)社