專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制較高電壓和電流的諸如功率MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)和IGBT(絕緣柵雙極晶體管)之類的半導(dǎo)體器件，而且特別涉及一種包含沿著基片上所形成溝道的側(cè)壁的長度方向形成有溝道的絕緣柵型半導(dǎo)體器件。
本申請是以在日本申請的專利申請?zhí)朜o.平9-269202為基礎(chǔ)，參照它將其內(nèi)容包括其中。
在一般情況下，控制較高電壓和電流的諸如MOSFET和IGBT之類的功率半導(dǎo)體通常都是以雙擴散型器件的形式形成的。雙擴散型器件的組成通常包括形成在半導(dǎo)體基片上的一層外延生長的場減弱區(qū)，與場減弱區(qū)的導(dǎo)電型號相反的稱為基區(qū)(或體區(qū))的一層擴散層，也就是說，其中的電流沿著與場減弱區(qū)相反的方向流動，以及與場減弱區(qū)的導(dǎo)電型號相同的稱為源區(qū)的另一層擴散層，也就是說，其中的電流沿著與場減弱區(qū)相同的方向流動。


圖1繪示用這種結(jié)構(gòu)形成的作為示例的功率MOSFET。MOSFET的組成包括形成在半導(dǎo)體基片101上的一層場減弱區(qū)102，導(dǎo)電型號相反且其中的電流流動方向與場減弱區(qū)中的相反的一層稱為基區(qū)的擴散層103和導(dǎo)電型號相同且其中的電流流動方向與場減弱區(qū)的相同的一層稱為源區(qū)的擴散層104，一層?xùn)叛趸瘜?05，一層?xùn)烹姌O106，一層夾層絕緣膜107，以及一層源電極108。上述結(jié)構(gòu)的半導(dǎo)體器件一般稱為平面型器件。當(dāng)這樣的晶體管轉(zhuǎn)換至導(dǎo)通態(tài)時，在基片的表面上就水平排列著這種半導(dǎo)體器件的溝道。由于為增大集成度而縮小柵電極106的寬度受到限制，因而幾乎是難以提高集成度。
圖2繪示為克服上述缺陷而作出的MOSFET的改進結(jié)構(gòu)。改進結(jié)構(gòu)為一雙擴散型的半導(dǎo)體器件，它包括形成在半導(dǎo)體基片201上的一層外延生長的場減弱區(qū)202，一層其中的電流流動方向與場減弱區(qū)202中的相反的稱為基區(qū)(或體區(qū))的擴散層203和一層其中的電流流動方向與場減弱區(qū)202中的相同的稱為源區(qū)的擴散層204。而且，在此改進的半導(dǎo)體器件中，通過源區(qū)204以及基區(qū)203到達場減弱區(qū)202形成一溝槽。
通過形成上述的結(jié)構(gòu)，由于溝道區(qū)是沿基片表面上的垂直方向形成的，即若縮短了柵電極206的寬度，也能使溝道長度得到保證，這就有可能實現(xiàn)更高的集成度。這一結(jié)構(gòu)通常稱為“溝槽型”結(jié)構(gòu)。
溝槽型結(jié)構(gòu)便于實現(xiàn)比平面型更高的集成度。然而，在性能測試中發(fā)現(xiàn)溝槽型器件有一缺點，就是當(dāng)兩種類型器件的場減弱區(qū)和基區(qū)中的雜質(zhì)濃度保持在同一水平時，溝槽型器件的源和漏之間的耐壓比平面型器件中的低。
為了克服低耐壓的缺點，在日本專利申請的首次公布的No.平6-214628中提出過一種如圖3中所示的辦法。這項提議是要通過在形成得比溝槽底更深的基區(qū)303和從溝槽底面起形成的擴散區(qū)309之間形成一NPN(或PNP)結(jié)構(gòu)以構(gòu)建一垂直MOSFET。這一結(jié)構(gòu)因基區(qū)比溝槽的底面深而減弱了溝槽底部的電場并避免了電場集中于溝槽的底部；從而有可能克報溝槽型器件的耐壓低于平面器件的缺點。
如圖7中所示，為了提高這一溝槽型半導(dǎo)體器件的大電流容量，要用作埋入的柵電極的溝槽建成實質(zhì)上是擴展溝道寬度的篩眼或格狀形式。然而，這些好象是溝槽的篩格的末端卻似各有一“點端”的梳子尖形成在芯片的最外邊緣。這就出現(xiàn)了在每一頂端處電場集中的問題(圖5)，它需要形成如圖6中所示導(dǎo)電類型與基區(qū)相同的一層擴散層602，延伸得比溝槽601更深。
然而，即若在溝槽601的端部形成了這樣一層導(dǎo)電型號相同的更深的擴散層，但因在溝槽601末端的柵絕緣層最接近基片表面，它使柵絕緣層的擊穿電壓降低至低于芯片的其它部位。這就帶來了溝槽型器件的擊穿電壓低于平面型器件的問題，即若在兩種器件的柵絕緣層厚度相同的情況下也是如此。
因而本發(fā)明的目的是要提供一種避免在溝槽端部產(chǎn)生集中的電場的辦法。使得在具有埋入溝槽中的柵電極的半導(dǎo)體器件中不致降低漏和源之間的耐壓。
圖1示出一常規(guī)平面型雙擴散MOSFET的剖面圖。
圖2示出一常規(guī)溝槽型雙擴散MOSFET的剖面圖。
圖3示出一常規(guī)溝槽型雙擴散MOSFET的剖面圖。
圖4示出一常規(guī)溝槽型雙擴散MOSFET的最外芯片邊緣處的溝槽端部的平面圖。
圖5示出一常規(guī)溝槽型雙擴散MOSFET的最外芯片邊緣處的溝槽端部的剖面圖。
圖6示出一常規(guī)溝槽型雙擴散MOSFET的最外芯片邊緣處設(shè)置的一深井的剖面圖。
圖7示出一常規(guī)溝槽型雙擴散MOSFET的最外芯片邊緣處的溝槽端部的剖面圖。
圖8示出本發(fā)明溝槽型雙擴散MOSFET的最外芯片邊緣處的溝槽端部的剖面圖。
圖9示出本發(fā)明第一實施例的溝槽型雙擴散MOSFET的最外芯片邊緣處的溝槽端部的剖面圖。
圖10A至10D示出本發(fā)明第一實施例的半導(dǎo)體器件的生產(chǎn)步驟。
圖11示出本發(fā)明第二實施例的溝槽型雙擴散MOSFET的最外芯片邊緣處的溝槽端部的剖面圖。
圖12A至12D示出本發(fā)明第二實施例的半導(dǎo)體器件的生產(chǎn)步驟。
由于頂端會造成電場集中，本發(fā)明的目的是要通過消除每一溝槽末端處的特殊結(jié)構(gòu)提高柵絕緣膜的絕緣性能。實際上，如圖8中所示，本發(fā)明的半導(dǎo)體器件設(shè)有一邊緣溝槽，用以將每一溝槽的末端與所有其它的相連，以便消除溝槽頂端的特殊結(jié)構(gòu)；從而提高源和漏之間的耐壓并顯著提高柵絕緣膜的絕緣性能。
圖9示出本發(fā)明半導(dǎo)體器件的剖面圖。在圖9中，在有第一導(dǎo)電類型的半導(dǎo)體基片901的背面上形成漏電極(未示出)，并在基片901的上側(cè)形成有第一導(dǎo)電類型的場減弱區(qū)902以及有第二導(dǎo)電類型且其電流沿著與第一導(dǎo)電類型區(qū)的相反方向流動的基區(qū)903。在半導(dǎo)體器件表面上的基區(qū)903內(nèi)側(cè)形成有第一導(dǎo)電類型的源區(qū)904。從表面起朝著基片表面穿過源區(qū)904和基區(qū)903到達電場減弱區(qū)902形成溝槽。溝槽中填有形成晶體管柵電極906的材料并用二氧化硅之類的絕緣材料905使溝槽的側(cè)壁和底面與柵電極906隔離。
位于半導(dǎo)體芯片的晶體管芯片邊緣處的每一格狀溝槽末端與為連接各個獨立單元晶體管的格狀槽末端而設(shè)的邊緣溝槽中所填的柵電極材料909相連。源區(qū)904與用金屬之類的導(dǎo)電材料制成的源電極908相連，而源電極908與基區(qū)保持在同一電位上。源電極908與柵電極906則由一層夾層絕緣膜907相互隔離。從而，如前所述，構(gòu)建成分別設(shè)有柵電極、源和漏的MOS晶體管。
后面參照附圖對本發(fā)明第一實施例的運行進行描述。當(dāng)在圖9中所示MOS晶體管漏電極和源電極之間加一電壓時，若是柵和源電極之間的電位差超過MOS晶體管的閾值電壓，晶體管就被打開。當(dāng)在源和漏電極之間加上電壓時，若是電位差為零，此時的MOS晶體管就處于閉態(tài)。
加在漏和源電極之間的電壓被施加到電場減弱區(qū)902和基區(qū)903之間的PN結(jié)上。也就是說，從PN結(jié)起向電場減弱區(qū)902伸展一層耗盡層，并按耗盡的長度施加電壓。溝槽端部按單元晶體管等同地構(gòu)建，并未產(chǎn)生如圖5和7中所示的(用X標(biāo)記表示的)電場集中點；從而，無需采用深擴散區(qū)就能提高MOS晶體管的漏和源之間的耐壓。
當(dāng)保持漏和源電極處于同一電位的同時在柵和源電極之間加上電壓時，若柵絕緣膜905是由熱氧化制成的，則電場超過8MV/cm就會發(fā)生擊穿。在如圖5和7所示的常規(guī)結(jié)構(gòu)中，由于電場集中在端部，溝槽末端最象要遭受擊穿。與此相反，由于在本實施例中消除了產(chǎn)生電場集中的部位，就有可能提高MOS晶體管的柵和源電極之間的耐壓。
圖10繪示將本發(fā)明應(yīng)用于要求漏和源之間有30V耐壓的N溝道增強型功率MOSFET的生產(chǎn)步驟。
首先，在具有0.001-0.006Ωcm電阻率的摻砷N型基片上生長一層具有電阻率為0.3-0.6的N型外延層。這一層N型外延層形成電場減弱區(qū)1002〔圖10(A)〕。
隨后，經(jīng)過光刻，在要設(shè)置柵電極位置處選擇性形成0.5至1.5μm寬度和1.0至2.0μm深度的溝槽。每一溝槽的末端由位于芯片邊緣的最外溝槽1009相連；用以消除前述的“頂端”。溝槽的內(nèi)壁然后用由熱氧化形成的500埃厚度的薄膜覆蓋。這一層500埃的熱氧化膜用于MOS晶體管中的柵絕緣膜1005。隨后，在其中形成8000埃厚度的多晶硅膜并經(jīng)熱擴散向多晶硅膜中擴散磷以形成一層N型多晶層。通過各向異性刻蝕去除半導(dǎo)體基片上的N型多晶硅膜，留下溝槽中的N型多晶硅。留在溝槽中的N型多晶硅膜用于MOS晶體管的柵電極〔圖10(B)〕。
通過在基片表面上(電場減弱區(qū)的表面上)進行離子注入并通過隨后進行的熱處理，設(shè)在電場減弱區(qū)上的一層要用于基區(qū)1003的擴散層在1.0至1.9μm深度處形成一PN結(jié)。而后通過利用光刻技術(shù)進行BF2的選擇性離子注入并通過隨后的熱處理在1.0至1.9μm深度處形成PN結(jié)確定一層用于后背柵接觸區(qū)1010的擴散層。而且，通過利用光刻技術(shù)進行選擇性砷的離子注入并通過隨后的熱處理在1.0至1.9μm深度處形成PN結(jié)設(shè)置一層用于源區(qū)的擴散層〔圖10(C)〕。
隨后，生長PSG(磷硅玻璃)形成6,000至10,000埃深度的薄膜，并利用光刻技術(shù)進行各向異性的選擇刻蝕去除這層生長層露出后背柵接觸區(qū)1010和源區(qū)1004的表面?？涛g之后留下的PSG膜被用作夾層絕緣膜1007〔圖10(D)〕。
通過濺射淀積3.0至5.0μm厚度的鋁金屬膜，并通過各向異性選擇刻蝕去除留下的部分形成源電極1008(圖9)。
當(dāng)通過使柵和源之間短路保持晶體管處于閉態(tài)的同時在這樣形成的功率MOSFET的源和漏之間加一電壓時，此電壓就充載到基區(qū)903和電場減弱區(qū)902之間的PN結(jié)上，而且此電壓同樣也是充載到向電場減弱區(qū)902中伸展的耗盡層上。
本發(fā)明的功率MOSFET沒有溝槽的“頂端”，這樣在晶體管芯片的邊緣處就不會出現(xiàn)電荷聚集和電場集中。此外，由于本發(fā)明的MOSFET不含有常規(guī)器件中的頂端，當(dāng)在柵和源之間加一電壓時，盡管電壓是加在柵氧化膜上。也不會在晶體管芯片邊緣處產(chǎn)生電場集中。
圖11示出本發(fā)明第二實施例的剖面圖。如圖11中所示，在基片1101的背側(cè)設(shè)置有第一導(dǎo)電類型的漏電極(未示出)。在基片1101的上表面上形成第一導(dǎo)電類型的電場減弱區(qū)1102和與第一導(dǎo)電類型相反的第二導(dǎo)電類型的基區(qū)1103。在基片表面的基區(qū)內(nèi)形成第一導(dǎo)電類型的源區(qū)1104。從頂部起朝著基片的后背面穿過源區(qū)1104和基區(qū)1103到達電場減弱區(qū)1102形成一溝槽。溝槽充填有用作柵電極1106的材料。柵電極的頂部和溝槽的內(nèi)壁及底壁用氧化硅之類的絕緣材料1105隔離。溝槽的內(nèi)壁經(jīng)在1000℃下的高溫氧化制造得光滑。晶體管邊緣處的溝槽末端用設(shè)于晶體管邊緣的一邊緣溝槽1109相連。邊緣溝槽1109是用填入邊緣溝槽中的柵電極材料將分別的溝槽末端連接起來的。在基片表面的源區(qū)1104與由象金屬的材料制成的源電極1108相連，而且將源電極1108與柵電極保持于相同的電位。源電極1108與基區(qū)電極由夾層絕緣膜1107分隔開。MOS晶體管就按照上面所說明的形成。
接著，在后面對本發(fā)明第二實施例的半導(dǎo)體器件的運作進行描述。
當(dāng)在圖11中所示的MOS晶體管漏和源電極之間加一電壓時，只要柵和源電極之間的電位差超過閾值電壓，MOS晶體管就被打開。即使當(dāng)漏和源電極之間加一電壓時，只要柵和源電極之間的電位差為零(同一電位)，本發(fā)明的MOS晶體管就保持在閉態(tài)。
加在漏和源電極之間的電壓由電場減弱區(qū)1102和基區(qū)1103的PN結(jié)共占。也就是說，耗盡層伸向電場減弱層1102，而電壓則由耗盡層長度占有。本發(fā)明的溝槽末端與單元晶體管中的相同，而且沒有造成電場集中的頂端(用X標(biāo)記表示)；從而，就有可能提高MOS晶體管的漏和源之間的耐壓。
反過來的情況是，當(dāng)漏和源電極兩者保持于同一電位，并當(dāng)柵和源電極之間加上電壓時，若是柵絕緣膜1105是經(jīng)熱氧化制成的，則在電壓高于8MV/cm時擊穿。在常規(guī)結(jié)構(gòu)中，如圖5和7中所示，電場集中在溝槽末端。然而，本發(fā)明的器件沒有可以出現(xiàn)電場集中的位置，而且在柵絕緣膜1105形成之前經(jīng)熱氧化使溝槽內(nèi)側(cè)光滑，這樣就有可能進一步提高柵和源之間的耐壓。
實驗表明，即使溝槽型MOSFET的溝槽內(nèi)側(cè)的柵氧化層所形成的條件與平面型MOSFET制造中形成500埃柵氧化層的條件一樣，只要溝槽中存在特殊點，氧化膜的絕緣耐壓就要下降約30％至50％。然而，由于本發(fā)明的器件沒有這樣的特殊點，柵氧化層的絕緣耐壓幾乎與平面型MOSFET的情況相同。
圖12示出應(yīng)用本發(fā)明所提供的具有漏和源之間30V耐壓的N溝道增強型功率MOSFET的生產(chǎn)步驟。
在具有0.001至0.006Ωcm電阻率的基片上用砷摻雜生長一層5至10μm厚度具有0.3至1.0Ωcm電阻率的外延層。這一層N型外延層用作電場減弱層1202〔圖12(A)〕。
隨后，用光刻技術(shù)形成1.1至1.9μm深度和0.5至1.5μm寬度的溝槽，并使每一溝槽的末端與最外邊緣的溝槽1209相連。在通過1000℃下的高溫氧化使溝槽內(nèi)壁光滑之后，去除經(jīng)氧化形成的氧化層。然后形成500埃的熱氧化膜。這層500埃的熱氧化膜用作MOS晶體管的柵絕緣膜1205。生長一層厚度達8000至12000埃的多晶硅層，并經(jīng)熱擴散向多晶硅層中擴散磷，形成N型多晶硅層。在經(jīng)各向異性刻蝕之后，去除N型硅層只留下溝槽內(nèi)的多晶硅層。留在溝槽內(nèi)的多晶硅層用作MOS晶體管的柵電極1206〔圖12(B)〕。向基片表面(在電場減弱區(qū)的表面上)〔圖10(D)〕進行硼離子注入，并經(jīng)隨后的熱處理，在電場減弱層上形成用于基區(qū)1203的擴散層，提供一深度1.1至1.9μm的結(jié)。通過選擇性的BF2離子注入及隨后的熱處理在基區(qū)1203內(nèi)形成用于基區(qū)接觸區(qū)1210的擴散層，提供一厚度為0.3至0.6μm的結(jié)。而且，利用光刻技術(shù)進行選擇性砷離子注入，并在隨后進行熱處理形成用于源區(qū)1204的擴散層，提供厚度為0.3至0.6μm的結(jié)〔圖12(C)〕。
隨后，生長一層6,000至10,000埃厚度的PSG薄膜，并利用光刻技術(shù)進行各向異性的選擇刻蝕去除薄膜露出后背柵接觸區(qū)1210的表面和源區(qū)1204的表面。將刻蝕之后留下的PSG膜用作夾層絕緣膜1207〔圖12(C)〕。
接著，通過濺射形成3.0至5.0μm厚度的鋁金屬膜形成源電極1208和柵電極，而后通過利用光刻技術(shù)的反應(yīng)離子刻蝕(RIE)方法進行各向異性選擇刻蝕去除鋁膜留下這些電極(圖11)。
當(dāng)使柵和源之間短路保持這樣制造的功率MOSFET處于閉態(tài)的同時在此晶體管的漏和源之間加一電壓時，此電壓就充載在柵氧化層上。然而，由于本發(fā)明的器件沒有常規(guī)功率MOSFET中所形成的頂端而且由于溝道內(nèi)壁經(jīng)高溫氧化而變得光滑，本發(fā)明的器件就不可能在單元晶體管最外邊緣處的柵氧化層中出現(xiàn)電場的集中，這就提高了柵氧化層的擊穿電壓。
如上所述，本發(fā)明提供了一種半導(dǎo)體器件，它在芯片最外邊緣處的溝槽末端連接在一邊緣溝槽中以消除溝槽末端的頂端狀特殊結(jié)構(gòu)，使漏和源之間的耐壓能獲增高并使柵絕緣層的絕緣性能得到顯著改進。
權(quán)利要求
1.一種絕緣柵型的半導(dǎo)體器件，其特征在于，它包括一形成在第一導(dǎo)電類型的半導(dǎo)體基片上的第一導(dǎo)電類型的場減弱區(qū)；一從所述場減弱區(qū)起以一預(yù)定深度形成的第二導(dǎo)電類型的體區(qū)。一從所述體區(qū)的表面起選擇形成的第一導(dǎo)電類型的源區(qū)；一以所述體區(qū)表面起朝著基片表面穿過所述源區(qū)和所述體區(qū)到達所述電場減弱區(qū)通過刻蝕形成的溝槽；以及一經(jīng)蓋住溝槽內(nèi)壁形成的一層絕緣膜設(shè)在溝槽內(nèi)的柵電極；其中所述溝槽的全部末端相互連接使其不能形成頂端。
2.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的第一導(dǎo)電類型為N型，而所述第二導(dǎo)電類型則為P型。
3.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的第一導(dǎo)電類型為P型，而所述第二導(dǎo)電類型則為N型。
4.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述溝槽包括形成在包含所述源區(qū)的表面上的多個溝槽，而多個溝槽的全部末端由一設(shè)在最外邊緣處的邊緣溝槽相互連接。
5.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述溝槽包括形成在包含所述源區(qū)的表面上的多個篩格狀構(gòu)形的溝槽，而這些溝槽的全部末端由一設(shè)在最外邊緣處的邊緣溝槽相互連接。
6.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述溝槽的內(nèi)壁和底面經(jīng)受一次通過氧化進行的光滑處理。
全文摘要
本發(fā)明提供的MOSFET半導(dǎo)體器件有外延生長在N型基片上的N型電場減弱區(qū),形成在從電場減弱區(qū)表面起的一預(yù)定深度的P型體區(qū),從P型體區(qū)表面起選擇形成的N
文檔編號H01L29/423GK1211826SQ9811981
公開日1999年3月24日 申請日期1998年9月14日 優(yōu)先權(quán)日1997年9月17日
發(fā)明者二宮仁 申請人:日本電氣株式會社