專利名稱：劈柵閃速存儲單元的制造方法
技術領域：
本發(fā)明涉及非易失半導體存儲器的劈柵閃速存儲單元的制造方法。
作為非易失半導體存儲器，已知的有能夠擦除和寫入信息或數據的EPROM(可擦編程只讀存儲器)和閃速存儲器。這種非易失半導體存儲器是按以下方式制造的。在硅襯底上，淀積柵氧化膜、用于聚集電子的浮置柵電極層、電極間絕緣膜、和用于為每個存儲單元形成字線的控制柵極層，并刻圖形成包括浮置柵極和在其上層疊的控制柵極的層狀結構的柵極。然后，形成源和漏的擴散層和溝道區(qū)。之后，形成連接至每個電極的金屬布線圖形。
在其中每個存儲單元具有層狀結構的柵極的閃速存儲器中，該層狀結構包括浮置柵極和在其上層疊的控制柵極，此時存在基于擦除數據的過刪除的問題。具體地講，為了擦除閃速存儲器中的數據，在幾千個或更多的存儲單元中同時去除聚集在浮置柵極中的電子。在此情形中，在各個存儲單元之間從浮置柵極去除的電子量有波動。結果，在各個存儲單元之間閾值電壓波動的變化范圍超過1V的數量級。
從上述來看，通常進行閃速存儲器中的數據擦除，以使閾值電壓降低。但是，如果閾值電壓波動，個別存儲單元可能呈現(xiàn)耗盡型晶體管特性，以致閾值電壓不大于0V。當存在呈現(xiàn)這種耗盡型晶體管特性的個別存儲單元時，即使未讀取個別存儲單元，電流也通過與個別存儲單元連接的個別位線連續(xù)流動。這使得無法讀取在與該個別位線連接的其它存儲單元中的數據。
為了消除上述缺點，提出了具有劈柵結構的劈柵存儲單元。劈柵存儲單元不同于具有普通層狀結構的存儲單元，其中只有部分溝道區(qū)被浮置柵極覆蓋，而溝道區(qū)的其余部分被控制柵極覆蓋。即使浮置柵極中的電子被過度去除，以致直接位于浮置柵極之下的閾值電壓不大于0V，直接位于控制柵極之下的閾值電壓不從設計者所設計的預定閾值電壓變化。因此，劈柵存儲單元的整體特性不是耗盡型晶體管特性。
劈柵存儲單元例如公開于日本未審查專利申請公開(JP-A)293566/1996，涉及半導體器件、半導體器件制造方法、劈柵晶體管、劈柵晶體管的制造方法、和非易失半導體存儲器。
通常，劈柵存儲單元布置成具有布圖的存儲單元陣列，其中字線和位線相互垂直交叉，以致可以根據要求選擇特定的存儲單元。在制造工藝中，作為位線的鋁布線圖形布置成與作為字線的控制柵極多晶硅圖形垂直交叉。因此，必須形成用于每個存儲單元的源/漏擴散層與每個鋁布線圖形之間電連接的接觸孔。這意味著由于接觸孔需要額外的面積，所以存儲單元占據的存儲單元面積增加。因此難以減少存儲單元的面積。
為了避免上述問題，提出使用源/漏擴散層作為位線。但是，需要與控制柵極多晶硅圖形垂直交叉的源/漏擴散層的形成通常在形成柵極之前。因此，源/漏擴散層不是布置成相對于控制柵極多晶硅圖形自對準。結果，存儲單元特性隨特性布置的精度而波動較大。
本發(fā)明的目的在于提供一種劈柵存儲單元的制造方法，該方法能夠實質上減少由存儲單元占據的存儲單元面積，并能夠抑制存儲單元特性的波動。
根據本發(fā)明，提供一種劈柵存儲單元的制造方法，該存儲單元包括源和漏擴散區(qū)、浮置柵極絕緣膜、浮置柵極、控制柵極絕緣膜、和控制柵極，該方法包括第一步驟，在半導體襯底的選擇區(qū)域上依次形成浮置柵極絕緣膜和浮置柵極；第二步驟，在浮置柵極上和半導體襯底的其余面積上形成控制柵極絕緣膜，控制柵極絕緣膜具有與浮置柵極的側壁接觸的側壁部分；第三步驟，進行第一雜質的離子注入，在半導體襯底的其余面積的第一部分上形成源擴散區(qū)；第四步驟，形成與控制柵極絕緣膜的側壁部分接觸的側壁電極；第五步驟，進行第二雜質的離子注入，在半導體襯底的其余面積的第二部分上，形成與側壁電極自對準的漏擴散區(qū)；和第六步驟，在控制柵極絕緣膜和側壁電極上形成控制柵極。


圖1A～1D是說明劈柵閃速存儲單元的傳統(tǒng)制造方法的側剖面圖，分別對應于浮置柵極多晶硅圖形形成步驟、光刻膠圖形形成步驟、源擴散層形成步驟、和位線鋁布線圖形形成步驟。
圖2A～2E是說明根據本發(fā)明一個實施例的劈柵閃速存儲單元的制造方法的側剖面圖，分別對應于浮置柵極多晶硅圖形形成步驟、第一擴散層圖形形成步驟、側壁多晶硅膜形成步驟、第二擴散層形成步驟、控制柵極多晶硅膜形成步驟。
為了有助于對本發(fā)明的理解，以下將參考圖1A～1D首先說明劈柵閃速存儲單元的傳統(tǒng)制造方法。
參見圖1A，將說明浮置柵極多晶硅圖形形成步驟。在具有用于在其上的器件隔離的絕緣膜(未示出)的硅襯底上，通過熱氧化形成厚100埃的隧道柵極氧化膜22。在隧道柵極氧化膜22上，采用CVD(化學汽相淀積)形成厚1500埃的浮置柵極多晶硅薄膜23。之后，利用光刻法和多晶硅干法腐蝕對浮置柵極多晶硅薄膜23構圖，獲得浮置柵極多晶硅圖形。
接著，參見圖1B，將說明光刻膠圖形形成步驟。通過已有的選擇性腐蝕技術，把除位于浮置柵極多晶硅薄膜23之下的部分之外的隧道柵極氧化薄膜22去除。在形成在硅襯底21之上的隧道柵極氧化薄膜22和浮置柵極多晶硅薄膜23上，依次形成作為絕緣膜的氧化硅膜24和控制柵極多晶硅膜27，厚度分別為100埃和1500埃。之后，形成厚1微米的條狀光刻膠圖形25，覆蓋浮置柵極多晶硅膜23的部分以及無浮置柵極多晶硅膜23的部分面積。
接著參見圖1C，將說明源擴散層形成步驟。采用光刻膠圖形25作為掩模，通過干法腐蝕把控制柵極多晶硅膜27構成條狀圖形，形成控制柵極多晶硅圖形30。然后，去除光刻膠圖形25，之后注入砷(As)作為雜質，形成源和漏區(qū)擴散層26和29。
參見圖1D，將說明位線鋁布線圖形形成步驟。在整個表面上形成絕緣膜，覆蓋在硅襯底21上形成的這些圖形。在絕緣膜中形成接觸孔31，引至存儲單元的漏擴散層29。之后，形成厚5000埃的位線鋁布線圖形32，與最終起存儲單元陣列的字線作用的條狀控制柵極多晶硅圖形30垂直交叉。
通常，劈柵存儲單元布置成具有布圖的存儲單元陣列，其中字線和位線相互垂直交叉，以致可以根據要求選擇特定的存儲單元。在制造工藝中，作為位線的鋁布線圖形布置成與作為字線的控制柵極多晶硅圖形垂直交叉。因此，必須形成用于每個存儲單元的源/漏擴散層與每個鋁布線圖形之間電連接的接觸孔。這意味著由于接觸孔需要額外的面積，所以存儲單元占據的存儲單元面積增加。因此難以減少存儲單元的面積。
為了避免上述問題，提出使用漏擴散層29作為位線。但是，需要與控制柵極多晶硅圖形30垂直交叉的漏擴散層29的形成通常在形成柵極之前。因此，漏擴散層29不是布置成相對于控制柵極多晶硅圖形30自對準。結果，存儲單元特性隨特性布置的精度而波動較大。
以下將參考圖2A～2E說明根據本發(fā)明一個實施例的劈柵閃速存儲單元的制造方法。在此實施例中，半導體膜、柵氧化膜、絕緣膜、和半導體襯底分別包括硅膜、氧化硅膜、氧化硅膜、和硅襯底。
首先參見圖2A，說明浮置柵極多晶硅圖形形成步驟。硅襯底1設置有通過LOCOS(硅的局部氧化)分隔形成的器件隔離區(qū)。在硅襯底1上，通過熱氧化在器件區(qū)形成厚100埃的隧道柵氧化膜2。之后，通過CVD形成厚2000埃的浮置柵極多晶硅膜3。然后，利用光刻法和多晶硅干腐蝕法對浮置柵極多晶硅膜3構圖成為條狀圖形，獲得浮置柵極多晶硅圖形。
接著參見圖2B，說明第一擴散層形成步驟。通過已有的選擇性腐蝕技術，把除了位于浮置柵極多晶硅膜3之下的部分之外的隧道柵極氧化膜2去除。作為硅襯底1之上的浮置柵極與控制柵極之間的絕緣膜，和作為劈柵面積中的柵絕緣膜，通過熱氧化形成厚180埃的氧化硅膜4。然后，在漏擴散層區(qū)和與其相鄰的浮置柵極多晶硅膜3的部分上，形成光刻膠圖形5。以光刻膠圖形5作為掩膜，進行砷離子注入形成源擴散層6。
參見圖2C，說明側壁多晶硅薄膜形成步驟。去除光刻膠圖形5之后，淀積厚2000埃的多晶硅膜7，進行各向異性干腐蝕。由此，在浮置柵極多晶硅膜3的側壁上形成側壁多晶硅薄膜8。
參見圖2D，說明第二擴散層形成步驟。以浮置柵極多晶硅膜3和側壁多晶硅薄膜8作為掩膜，進行砷離子注入形成漏擴散層9。
參見圖2E，說明控制柵極多晶硅膜形成步驟。在與側壁多晶硅薄膜8電連接的硅襯底1上形成控制柵極多晶硅膜10。
此外，作為控制柵極圖形形成步驟，利用光刻法和多晶硅干腐蝕法，把控制柵極多晶硅膜10和側壁多晶硅薄膜8構圖成為與浮置柵極多晶硅膜3垂直的條狀圖形，獲得用做字線的控制柵極圖形。
最后，作為浮置柵極形成步驟，以控制柵極圖形作為掩膜，對氧化硅膜4和浮置柵極多晶硅膜3分別進行氧化硅干腐蝕和多晶硅干腐蝕。于是，對浮置柵極多晶硅膜3構圖獲得浮置柵極。
按照上述方法，漏擴散層9用做位線，以致不需要引至存儲單元的漏電極的接觸孔。因此，減少了存儲單元占據的存儲單元面積。此外，形成源擴散層6和漏擴散層9，與浮置柵極多晶硅圖形自對準。這使得可以抑制存儲單元特性的波動。
在上述實施例中，源擴散層6和漏擴散層9可以對調。
在源擴散層6和漏擴散層9對調的情形，按以下方式改進上述工藝。具體地講，在第一擴散層形成步驟中，進行離子注入，形成具有在由光刻膠圖形5掩蓋的硅襯底1上的源擴散層區(qū)的漏擴散層。在第二擴散層形成步驟中，進行離子注入，形成具有用做掩膜的浮置柵極多晶硅膜3和側壁多晶硅薄膜8的源擴散層6。
通過使用上述方法，與浮置柵極自對準地形成存儲單元中的源擴散層6和漏擴散層9或者源/漏擴散層的同時，形成作為劈柵區(qū)中的控制柵極的側壁多晶硅薄膜8、作為源線的擴散層布線圖形和與作為字線的控制柵極垂直的位線。因此，不需要接觸孔連接位線和漏擴散層。因此，可以實質上減少存儲單元占據的存儲單元面積，抑制存儲單元特性的波動。
權利要求
1．一種劈柵存儲單元的制造方法，該存儲單元包括源和漏擴散區(qū)(6和9)、浮置柵極絕緣膜(2)、浮置柵極(3)、控制柵極絕緣膜(4)、和控制柵極(10)，所述方法包括第一步驟，在半導體襯底(1)的選擇區(qū)域上依次形成所述浮置柵極絕緣膜(2)和所述浮置柵極(3)；第二步驟，在所述浮置柵極(3)上和所述半導體襯底(1)的其余面積上形成控制柵極絕緣膜(4)，所述控制柵極絕緣膜(4)具有與所述浮置柵極(3)的側壁接觸的側壁部分；第三步驟，進行第一雜質的離子注入，在半導體襯底(1)的所述其余面積的第一部分上形成所述源擴散區(qū)(6)；第四步驟，形成與控制柵極絕緣膜(4)的所述側壁部分接觸的側壁電極(8)；第五步驟，進行第二雜質的離子注入，在半導體襯底(1)的所述其余面積的第二部分上，形成與所述側壁電極(8)自對準的所述漏擴散區(qū)(9)；和第六步驟，在所述控制柵極絕緣膜(4)和所述側壁電極(8)上形成所述控制柵極(10)。
2．根據權利要求1的方法，其中所述浮置柵極(3)、所述側壁電極(8)、所述控制柵極(10)中的每個均為多晶硅膜。
3．根據權利要求1的方法，其中所述第一步驟包括以下步驟在所述半導體襯底(1)上形成所述浮置柵極絕緣膜(2)；在所述柵極絕緣膜(2)上選擇地形成所述浮置柵極(3)；去除除了位于所述浮置柵極(3)之下部分之外的所述浮置柵極絕緣膜(2)。
4．根據權利要求1的方法，其中所述第三步驟包括以下步驟進行所述第一雜質的離子注入，在所述半導體襯底(1)的其余面積的所述第一部分上，形成所述源擴散區(qū)(6)，所述半導體襯底(1)的其余面積的所述第二部分由光刻膠圖形(5)掩蓋。
5．根據權利要求1的方法，其中所述第四步驟包括以下步驟在控制柵極膜(4)上淀積多晶硅膜(7)；各向異性腐蝕所述多晶硅膜(7)，以使與控制柵極膜(4)的所述側壁部分接觸的所述多晶硅膜(7)的部位保留為所述側壁電極(8)。
6．根據權利要求1的方法，其中所述第五步驟包括以下步驟進行所述第二雜質的離子注入，在所述半導體襯底(1)的其余面積的所述第二部分上，形成所述漏擴散區(qū)(9)，所述側壁電極(8)用做部分掩膜。
7．一種劈柵存儲單元的制造方法，該存儲單元包括源和漏擴散區(qū)、浮置柵極絕緣膜(2)、浮置柵極(3)、控制柵極絕緣膜(4)、和控制柵極(10)，所述方法包括第一步驟，在半導體襯底(1)的選擇區(qū)域上依次形成所述浮置柵極絕緣膜(2)和所述浮置柵極(3)；第二步驟，在所述浮置柵極(3)上和所述半導體襯底(1)的其余面積上形成控制柵極絕緣膜(4)，所述控制柵極絕緣膜(4)具有與所述浮置柵極(3)的側壁接觸的側壁部分；第三步驟，進行第一雜質的離子注入，在半導體襯底(1)的所述其余面積的第一部分上形成所述源和所述漏的擴散區(qū)；第四步驟，形成與控制柵極絕緣膜(4)的所述側壁部分接觸的側壁電極(8)；第五步驟，進行第二雜質的離子注入，在半導體襯底(1)的所述其余面積的第二部分上，形成與所述側壁電極(8)自對準的所述源和所述漏的擴散區(qū)中不同一個；和第六步驟，在所述控制柵極絕緣膜(4)和所述側壁電極(8)上形成所述控制柵極(10)。
8．根據權利要求7的方法，其中所述浮置柵極(3)、所述側壁電極(8)、所述控制柵極(10)中的每個均為多晶硅膜。
9．根據權利要求7的方法，其中所述第一步驟包括以下步驟在所述半導體襯底(1)上形成所述浮置柵極絕緣膜(2)；在所述柵極絕緣膜(2)上選擇地形成所述浮置柵極(3)；去除除了位于所述浮置柵極(3)之下部分之外的所述浮置柵極絕緣膜(2)。
10．根據權利要求7的方法，其中所述第三步驟包括以下步驟進行所述第一雜質的離子注入，在所述半導體襯底(1)的其余面積的所述第一部分上，形成源和漏擴散區(qū)中所述之一，所述半導體襯底(1)的其余面積的所述第二部分由光刻膠圖形(5)掩蓋。
11．根據權利要求7的方法，其中所述第四步驟包括以下步驟在控制柵極膜(4)上淀積多晶硅膜(7)；各向異性腐蝕所述多晶硅膜(7)，以使與控制柵極膜(4)的所述側壁部分接觸的所述多晶硅膜(7)的部位保留為所述側壁電極(8)。
12．根據權利要求7的方法，其中所述第五步驟包括以下步驟進行所述第二雜質的離子注入，在所述半導體襯底(1)的其余面積的所述第二部分上，形成源和漏擴散區(qū)中所述不同一個，所述側壁電極(8)用做部分掩膜。
全文摘要
一種劈柵存儲單元的制造方法,該存儲單元包括源和漏擴散區(qū)(6和9)、浮置柵極絕緣膜(2)、浮置柵極(3)、控制柵極絕緣膜(4)、和控制柵極(10),所述方法包括以下步驟:在半導體襯底(1)的選擇區(qū)域上依次形成浮置柵極絕緣膜(2)和浮置柵極(3);在浮置柵極(3)上和半導體襯底(1)的其余面積上形成控制柵極絕緣膜(4),控制柵極絕緣膜(4)具有與浮置柵極(3)的側壁接觸的側壁部分;進行第一雜質的離子注入,在半導體襯底(1)的其余面積的第一部分上形成源擴散區(qū)(6);形成與控制柵極絕緣膜(4)的側壁部分接觸的側壁電極(8);進行第二雜質的離子注入,在半導體襯底(1)的其余面積的第二部分上,形成與側壁電極(8)自對準的漏擴散區(qū)(9);和在控制柵極絕緣膜(4)和側壁電極(8)上形成控制柵極(10)。
文檔編號H01L29/792GK1208957SQ9811542
公開日1999年2月24日 申請日期1998年6月4日 優(yōu)先權日1997年6月4日
發(fā)明者小山健一 申請人:日本電氣株式會社