專利名稱：具有兩對晶體管和一對負載元件的靜態(tài)存儲單元的制作方法
技術領域：
本發(fā)明涉及具有一對轉移MOS晶體管、一對驅動MOS晶體管和一對負載元件的靜態(tài)存儲單元，尤其涉及能夠提高半導體器件的工作速度和穩(wěn)定性的靜態(tài)存儲單元。
近來半導體器件的安裝密度和集成度越來越大。此外，半導體器件的工作速度越來越高。還有，組成半導體器件的半導體元件，例如MOS晶體管等小型化，當前它們的實用設計尺寸已約為0.25微米。例如，對于MOS結構的靜態(tài)存儲器單元(以后簡稱為SRAM)，隨著存儲單元尺寸的減小，其工作電壓降低，工作速度提高。在這種情況下，重要的是不僅要提高包括有SRAM的半導體器件的工作穩(wěn)定性，而且要降低其制造成本。
以下首先描述SRAM單元。
圖1是表示SRAM單元的等效電路的電路圖。如圖1所示，SRAM單元通常由兩個高電阻負載元件和四個N溝道MOS晶體管組成。就此而論，要補充說明的是在某些情況下用MOS晶體管代替這種負載電阻元件作為負載元件。在SRAM單元中，驅動MOS晶體管T1的柵極和驅動MOS晶體管T2的漏極與存儲節(jié)點N2連接。驅動MOS晶體管T2的柵極和驅動MOS晶體管T1的漏極與存儲節(jié)點N1連接。此外，負載電阻元件R1與存儲節(jié)點N1連接，負載電阻元件R2與存儲節(jié)點N2連接。電源電壓Vcc施加在負載電阻元件R1和R2的另一端。相反地，驅動MOS晶體管T1的源極和驅動MOS晶體管T2的源極固定至地電位Vss。于是負載電阻元件R1和R3以及驅動器MOS晶體管T1和T2組成了一觸發(fā)器電路。
此外，轉移MOS晶體管T3的源極和漏極中的一個與存儲節(jié)點N1連接，轉移MOS晶體管T4的源極和漏極中的一個在存儲節(jié)點N2連接。位線BL1與轉移MOS體管T3的源極和源極中的一個連接，位線BL2與轉移MOS晶體管T4的源極和漏極中的另一個連接。還有，字線WL與轉移MOS晶體管T3的柵極和轉移MOS晶體管T4的柵極連接。
另外存儲信息的一個位部分被存儲在這種結構的SRAM單元內。
到目前為止，在由上述SRAM單元組成的半導體器件中，為了保證半導體器件的工作穩(wěn)定性，負載元件、字線、位線等分別布置成為點對稱的形式。
圖2是表示典型的傳統(tǒng)SRAM單元的示意圖。在圖2中，為了使SRAM單元圖形結構清楚起見，沒有示出其電源布線、負載電阻元件和絕緣膜。相對于對稱點C點對稱地在硅襯底等的半導體襯底(未示出)的表面上形成有源元件區(qū)域102和102a。有源元件區(qū)102和102a各具有彎曲的形狀，還具有在有源元件區(qū)102和有源元件區(qū)102a之間彼此平行的直線部分。此外，有源元件區(qū)102和102a被隔離絕緣膜所圍繞。
在有源元件區(qū)102的彎曲部分中形成內連接部分104a，在有源元件區(qū)102a的彎曲部分中形成內連接部分104。在有源元件區(qū)102上穿過柵極絕緣膜(未示出)形成驅動MOS晶體管的柵極電極103。該柵極電極103通過內連接部分104與有源元件區(qū)102連接。在有源元件區(qū)102a上穿過柵極絕緣膜(未示出)形成驅動MOS晶體管的柵極電極103a。該柵極電極103a通過內連接部分104a與有源元件區(qū)102連接。
此外，形成的字線105與柵極電極103和103a垂直并跨過有源元件區(qū)102。還有，形成的字線105a基本上與柵極103和103a垂直并跨過有源元件區(qū)102a。字線105和105a還起到轉移MOS晶體管的柵極電極的作用。
在有源元件區(qū)102和102a中的沒有被柵極電極103、柵極電極103a、字線105或字線105a覆蓋的這些部分中形成擴散層。這些擴散層成為n溝道MOS晶體管的源極和漏極區(qū)。例如，在圖2中，有源元件區(qū)102的位于柵極電極103的右側的部分用作驅動MOS晶體管的源極區(qū)。此外，有源元件區(qū)102的低于字線105的側面部分組成轉移MOS晶體管的源極和漏極中的一個。還有，有源元件區(qū)102的位于柵極電極103和字線105之間的部分用作驅動MOS晶體管的漏極區(qū)和轉移MOS晶體管的源極和漏極中的另一個。
在柵極電極103等之上形成接地布線106。在接地布線106和有源元件區(qū)域102和102a之間形成在預定位置處具有接地接觸孔107和107a的層間絕緣膜(未示出)，在接地接觸孔107和107a內埋入導電層(未示出)。于是接地布線106就與有源元件區(qū)12中的擴散層和有源元件區(qū)102a中的擴散層的預定區(qū)域連接。
此外，雖然沒有示出，但穿過層間絕緣膜在接地布線106上形成電源布線和一對負載電阻元件。該對負載電阻元件的每一個的一端通過內連接部分104和104a與驅動MOS晶體管的柵極電極103或103a電連接。這兩個部分相當于圖1所示的節(jié)點N1或N2。
還有，分別在組成轉移MOS晶體管的源極和漏極中的一個的有源元件區(qū)102或102a形成位線接觸孔108和108a。在這些位線接觸孔108和108a內埋入導電層(未示出)。此外，位線109和109a還分別與位線接觸孔108或108a內的導電層電連接。
在具有如此設計的單元圖形結構的普通SRAM單元中，字線105和105a與位線109和109a成直角交叉。此外，柵極電極103和103a垂直于字線105和105a。還有，驅動MOS晶體管的溝道方向和轉移MOS晶體管的溝道方向彼此成直角交叉。就是說，柵極電極103和103a延伸的方向與位線109和109a延伸的方向平行。于是按照這種方式設計的SRAM單元的尺寸在位線109和109a延伸的方向上長而在字線105和105a延伸的方向上短。因此，位線間的寄生電容較大。此外，接地布線106和位線109及109a穿過層間絕緣膜彼此重疊的區(qū)域較大，所以它們之間的寄生電容也較大。由于存在這種較大的寄生電容，所以其上安裝了上述普通SRAM單元的半導體器件的工作速度的提高受到限制。此外，在上述SRAM單元中設置了兩條字線。以后將把這種結構稱為分離字線結構。這種結構使得不能有效地減小SRAM單元的尺寸。
因此，已提出了加大位線間的間距來提高低壓操作的穩(wěn)定性的SRAM單元(日本待審專利JP-8-37241)。圖3是表示在日本待審專利JP-8-37241中公開的SRAM單元的示意圖。在圖3中，為了單元圖形結構清楚起見，沒有示出SRAM單元中的電源布線、接地布線和負載電阻元件以及絕緣膜。
在上述日本專利申請公開的SRAM單元中，在硅襯底等的半導體襯底(未示出)上相對于對稱點D對稱地形成了有源元件區(qū)202和202a。此外，這些有源元件區(qū)202和202a被元件隔離絕緣膜包圍。穿過柵極絕緣膜(未示出)在有源元件區(qū)202上形成驅動MOS晶體管的柵極電極203。柵極電極203通過內連接部分(未示出)與有源元件區(qū)202a連接。還有，穿過柵極絕緣膜(未示出)在有源元件區(qū)202a上形成驅動MOS晶體管的柵極電極203a。柵極電極203a通過連接部分(未示出)與有源元件區(qū)202連接。
此外，沿相對于柵極電極203和203a延伸的方向傾斜45°的方向沿伸地跨過有源元件區(qū)202形成字線204。還沿相對于柵極電極203和203a延伸的方向傾斜45°的方向沿伸地跨過有源區(qū)202a形成字線204a。字線204和204a還起到轉移MOS晶體管的柵極電極的作用。
在有源元件區(qū)202和202a中的沒有被柵極電極203、柵極電極203a、字線205或字線205a覆蓋的那些部分中形成擴散層。這些擴散層組成n溝道MOS晶體管的源極和漏極區(qū)。
在柵極電極203等之上形成接地布線(未示出)。在該接地布線和有源元件區(qū)202及202a之間形成在預定位置處具有接地接觸孔205和205a的層間絕緣膜(未示出)，在接地接觸孔207和207a內埋入導電層(未示出)。于是接地布線就與有源元件區(qū)202中的擴散層和有源元件區(qū)202a中的擴散層的預定區(qū)域連接。
另外，如同前面的SRAM單元那樣，穿過層間絕緣膜在接地布線上形成電源布線和一對負載電阻元件。
還有，分別在組成轉移MOS晶體管的源極和漏極區(qū)的有源元件區(qū)202或202a上形成位線接觸孔206和206a。在這些位線接觸孔206或206a內埋入導電層(未示出)。位線207和207a分別與位線接觸孔206或206a內的導電層連接。
在具有如上所述的單元圖形結構的普通SRAM單元中，字線204和204a與位線207和207a成直角交叉。驅動MOS晶體管的柵極電極203和203a延伸的方向相對于字線204和204a延伸的方向傾斜約45°。此外，驅動MOS晶體管的溝道方向和轉移MOS晶體管的溝道方向基本上相同。于是相對于前面的普通SRAM單元，可縮短這種SRAM單元的位線方向的尺寸。
但是，接地布線和位線穿過層間絕緣膜彼此重疊的區(qū)域仍較大，因此難于減小整個SRAM單元的寄生電容。此外，這種SRAM單元同樣具有分離字線結構，所以不能有效地使其微型化。
本發(fā)明的目的是提供具有一對轉移MOS晶體管、一對驅動MOS晶體管和一對負載元件的靜態(tài)存儲單元，其設計方式使得其尺寸可容易減小，并能夠提高由其構成的半導體器件的工作速度和穩(wěn)定性。
本發(fā)明的具有一對轉移MOS晶體管、一對驅動MOS晶體管和一對負載元件的靜態(tài)存諸單元包括在半導體襯底表面上形成的第一驅動MOS晶體管和第二驅動MOS晶體管。該靜態(tài)存儲單元還包括與第一驅動MOS晶體管的漏極區(qū)和第二驅動MOS晶體管的柵極電極連接的第一負載元件，以及與第二驅動MOS晶體管的漏極區(qū)和第一驅動MOS晶體管的柵極電極連接的第二負載元件。第一驅動MOS晶體管、第二驅動MOS晶體管、第一負載元件和第二負載元件組成了觸發(fā)器電路。此外，該靜態(tài)存儲單元還包括在半導體襯底表面上形成的第一轉移MOS晶體管和第二轉移MOS晶體管，以及在第一驅動MOS晶體管、第二驅動MOS晶體管、第一轉移MOS晶體管和第二轉移MOS晶體管上形成的層間絕緣膜。第一轉移MOS晶體管的源極和漏極區(qū)的一個與第一驅動MOS晶體管的漏極區(qū)連接，第二轉移MOS晶體管的源極和漏極區(qū)中的一個與第二驅動MOS晶體管的漏極區(qū)連接。此外，該靜態(tài)存儲單元還包括在層間絕緣上膜形成的字線、第一位線和第二位線。第一位線與第一轉移MOS晶體管的源極和漏極區(qū)中的另一個連接，第二位線與第二轉移MOS晶體管的源極和漏極區(qū)中的另一個連接。字線與第一轉移MOS晶體管的柵極電極和第二轉移MOS晶體管的柵極電極連接。
與普通分離字線結構不同，本發(fā)明在靜態(tài)存儲單元中只設置了一條字線，所以能夠非常容易地實現(xiàn)靜態(tài)存儲單元的微型化。
此外，與普通靜態(tài)存儲單元相比，接地布線和位線穿過層間絕緣膜彼此重疊的區(qū)域非常小，所以能夠減小整個靜態(tài)單元的寄生電容。還有，縮短了靜態(tài)存儲單元位線方向的尺寸，因此，還減小了位線產生的寄生電容。于是本發(fā)明能夠提高包括有靜態(tài)存儲單元的半導體器件的集成度和工作速度。
可以在形成字線的同一導電層上或在形成位線的同一導電層上形成與第一驅動MOS晶體管和第二驅動MOS晶體管的源極區(qū)連接的接地布線。在這種情況下，能夠減少制造步驟，降低了成本。
圖1是表示SRAM單元的等效電路的電路圖。
圖2是表示典型的傳統(tǒng)SRAM單元的示意圖。
圖3是表示在日本待審專利申請JP-8-37241中公開的SRAM單元的示意圖。
圖4是表示在本發(fā)明第一實施例的SRAM單元中的有源元件區(qū)、驅動MOS晶體管的柵極電極和轉移MOS晶體管的柵極電極的位置布置的示意圖。
圖5是表示在本發(fā)明第一實施例的SRAM單元中的布線層的位置布置的示意圖。
圖6是表示在本發(fā)明第二實施例的SRAM單元中的布線層的位置布置的示意圖。
圖7是表示在本發(fā)明第三實施例的SRAM單元中的有源元件區(qū)、驅動MOS晶體管的柵極電極和轉移MOS晶體管的柵極電極的位置布置的示意圖。
圖8是表示在本發(fā)明第三實施例的SRAM單元中的布線層的位置布置的示意圖。
圖9是表示在本發(fā)明第四實施例的SRAM單元中的布線層的位置布置的示意圖。
現(xiàn)在參看附圖描述本發(fā)明各實施例的靜態(tài)存儲單元。圖4是表示在本發(fā)明第一實施例的SRAM單元中的有源元件區(qū)、驅動MOS晶體管的柵極電極和轉移MOS晶體管的柵極電極的位置布置的示意圖。圖4有規(guī)則地排列了多個SRAM單元，這些SRAM單元都具有本發(fā)明第一實施例的相同結構，但圖中沒有示出絕緣膜。
參看圖4，結構與第一SRAM單元1相同的第二SRAM單元緊靠第一SRAM單元1地排列在其之上(在附圖平面內)。此外，結構與第一SRAM單元1相同的SRAM單元在其兩側和下部(在附圖平面內)與其相鄰地排列。然后這樣的排列被重復一予置的次數(shù)。
現(xiàn)在描述第一SRAM單元1。在第一SRAM單元1中，在硅襯底等的半導體襯底(未示出)的表面上與對稱點A對稱地形成沿基本上彼此平行的方向延伸的第一有源元件區(qū)4和第二有源元件區(qū)4a。此外，有源元件區(qū)4和4a被元件隔離絕緣膜所包圍。
穿過柵極絕緣膜(未示出)在第一有源元件區(qū)4上形成第一驅動MOS晶體管的第一驅動柵極電極5。第一驅動柵極電極5通過第一內連接部分(未示出)與第二有源元件區(qū)4a連接。此外，還穿過柵極絕緣膜(未示出)在第二有源元件區(qū)4a上形成第二驅動MOS晶體管的第二驅動柵極電極5a。第二驅動柵極電極5a通過第二內連接部分(未示出)與第一有源元件區(qū)4連接。
此外，按照沿與驅動柵極電極5和5a延伸的方向平行的方向沿伸并跨過第一有源元件區(qū)4這樣的方式形成第一轉移MOS晶體管的第一轉移柵極電極6。然后，在第一有源元件區(qū)4中，把第二驅動柵極電極5a夾在第一驅動柵極電極5和第一轉移柵極電極6之間。還有，按照沿與驅動柵極電極5和5a延伸的方向平行的方向沿伸并跨過第二有源元件區(qū)4a這樣的方式形成第二轉移MOS晶體管的第二轉移柵極電極6a。然后，在第二有源元件區(qū)4a中，把第一驅動柵極電極5夾在第二驅動柵極電極5a和第二轉移柵極電極6a之間。
這樣一來就作為單獨的圖形形成了每一個柵極電極。
在有源元件區(qū)4和4a的沒有被第一驅動柵極電極5、第二驅動柵極電極5a、第一轉移柵極電極6或第二轉移柵極電極6a覆蓋的那些部分中形成擴散層。這樣形成的這些擴散層組成n溝道MOS晶體管的源極和漏極區(qū)。例如，在圖4中，第一有源元件區(qū)4的位于第驅動柵極電極5外側的部分組成第一驅動MOS晶體管的源極區(qū)。相反地，第一有源元件區(qū)4的位于第一轉移柵極電極6外側的部分組成第一轉移MOS晶體管的源極和漏極中的一個。此外，第一有源元件區(qū)4的位于第一驅動柵極電極5和第一轉移柵極電極6之間的部分組成第一驅動MOS晶體管的漏極區(qū)和第一轉移MOS晶體管的源極和漏極中的另一個。在第二有源元件區(qū)4a中，相對于對稱點A，與第一有源元件區(qū)4中的源極和漏極區(qū)等對稱地形成源極和漏極區(qū)等。
在第一有源元件區(qū)4的位于第一驅動柵極電極5外側的部分上的層間絕緣膜中形成接地布線的接地接觸孔7。此外，還在第二有源元件區(qū)4a的位于第二驅動柵極電極5a外側的部分上的層間絕緣膜中形成接地接觸孔7a。
在第一有源元件區(qū)4的位于第一轉移柵極電極6外側的部分上的層間絕緣膜中形成位線的位線接觸孔8。在第二有源元件區(qū)4a的位于第二轉移柵極6a外側的部分上的層間絕緣膜中形成位線的位線接觸孔8a。
在第一轉移柵極電極6上的層間絕緣膜中形成字線的字線接觸孔9，在第二轉移柵極電極6a上的層間絕緣膜中形成字線的字線接觸孔9a。
上述所有接觸孔被相鄰SRAM單元之一所共用。
圖5是表示在本發(fā)明第一實施例的SRAM單元中的布線層的位置布置的示意圖。在圖5中，與圖4中的元件相同的元件用相同的標號和符號來表示，并省略對它們的詳細描述。此外，沒有示出絕緣膜。在第一驅動柵極電極5、第二驅動柵極電極5a、第一轉移柵極電極6和第二轉移柵極6a上形成具有接觸孔的層間絕緣膜(未示出)。如圖5所示，穿過層間絕緣膜在第一驅動柵極電極5、第二驅動柵極電極5a和第一轉移柵極電極6上形成在附圖平面內橫向地延伸的第一位線10。此外，還穿過層間絕緣膜在第一驅動柵極電極5、第二驅動柵極電極5a和第二轉移柵極電極6a上形成與第一位線10平行的第二位線10a。在第二SRAM單元2中，按照與第一SRAM單元1相同的方式形成第一位線10b和第二位線10c。
在位線接觸孔8和8a中埋入導電層(未示出)。利用這些導電層，第一位線10與第一有源元件區(qū)4中的擴散層連接，第二位線10a與第二有源元件區(qū)4a中的擴散層連接。于是第一SRAM單元1中的位線對由第一位線10和第二位線10a組成。第二SRAM單元2中的位線對由第一位線10b和第二位線10c組成。
還在位線10和10a上形成具有接地接觸孔和字線接觸孔的層間絕緣膜(未示出)。穿過層間絕緣膜在位線10和10a上形成在附圖平面內垂直地延伸并與位線10和10a成直角交叉的字線11。在字線接觸孔9和9a中埋入導電層(未示出)。字線11通過這些導電層與第一轉移柵極電極6和第二轉移柵極電極6a連接。
與字線11相同地穿過層間絕緣膜在位線10和10a上形成在附圖平面內沿垂直方向延伸并與位線10和10a成直角交叉的接地布線12和12a。在接地接觸孔7和7a中埋入導電層(未示出)。利用這些導電層，接地布線12與第一有源元件區(qū)4中的擴散層連接，接地布線12a與第二有源元件區(qū)4a中的擴散層連接。
因此，根據(jù)本實施例，字線11、接地布線12和接地布線12a延伸的方向垂直于位線10和10a延伸的方向。在第二SRAM單元2中，字線11和接地布線12及12a按照與第一SRAM單元1中的方式相同的方式與轉移柵極電極等連接。
通過布圖相同的導電層來形成字線11、接地布線12和接地布線12a。例如，把由鋁或鋁合金組成的金屬膜或由鎢組成的高熔點金屬膜等作為導電層。此外，還用由鋁或鋁合金組成的金屬膜或由鎢組成的高熔點金屬膜等來形成位線10、10a、10b和10c。
還有，雖然沒有示出，按照與普通SRAM單元相同的方式形成電源布線。例如，把電源布線等作為位于上述位線10、10a、10b和10c之下的層來形成。一負載電阻元件(未示出)與第一有源元件區(qū)4的位于第一驅動柵極電極5和第一轉移柵極電極6之間的部分連接。另一個負載電阻元件(未示出)與第一有源元件區(qū)4a的位于第一驅動柵極電極5a和第一轉移柵極電極6a之間的部分連接。
在本第一實施例如此設計的SRAM單元中，在一個SRAM中只設置了一條字線11。就是說，這種SRAM單元不具有普通SRAM單元所具有的分離字線結構。因此能夠非常容易地減小第一實施例的SRAM單元的尺寸。
此外，字線11、接地布線12和接地布線12a用同一導電層來形成，所以能夠減少制造半導體器件的步驟，降低了制造成本。
柵極電極、例如第一驅動柵極電極5等延伸的方向例如相對于字線11、第一位線10等延伸的方向傾斜了約45°。這種結構縮短了位線在其延伸方向上的尺寸，因此減小了位線產生的寄生電容。
還有，第一驅動柵極電極5、第二驅動柵極電極5a、第一轉移柵極電極6和第二轉移柵極電極6a的每一個都具有孤立形狀的圖形。這種結構使得能夠在相同條件下對第一驅動柵極電極5、第二驅動柵極電極5a、第一轉移柵極電極6和第二轉移柵極電極6a進行處理或加工。因此光刻步驟中圖形的加寬或變細的程度基本上一致。這樣一來就抑制了驅動MOS晶體管和轉移MOS晶體管之間的性能的變化。
以下描述本發(fā)明的第二實施例。如第一實施例那樣排列了有源元件區(qū)、驅動柵極電極和轉移柵極電極。此外，用相同的導電層來形成位線和接地布線，用與上述導電層不同的導電層來形成字線。圖6是表示在本發(fā)明第二實施例的SRAM單元中的布線層的位置布置的示意圖。在圖6中，與圖4中的元件相同的元件用相同的標號和符號來表示，并省略對它們的詳細描述。絕緣膜沒有被示出。在以下的說明中將主要描述第二實施例與第一實施例的不同點。如圖6所示，在第一SRAM單元1a中，穿過層間絕緣膜在第一驅動柵極電極5、第二驅動柵極電極5a和第一轉移柵極電極6上形成在附圖平面內橫向地延伸的第一位線15。穿過層間絕緣膜在第一驅動柵極電極5、第二驅動柵極電極5a和第二轉移柵極電極6a上按照與第一位線15平行地延伸的方式形成第二位線15a。同樣在第二SRAM單元2a中，按照與第一SRAM單元1a相同的方式形成第一位線15b和第二位線15c。
在位線接觸孔8和8a中埋入導電層(未示出)。利用這些導電層，第一位線15與第一有源元件區(qū)4中的擴散層連接，第二位線15a與第二有源元件區(qū)4a中的擴散層連接。這樣一來，第一SRAM單元1a中的位線對由第一位線15和第二位線15a組成。第二SRAM單元2a中的位線對由第一位線15b和第二位線15c組成。
此外，按照與位線15和15a的情況下相同的方式穿過層間絕緣膜在第一驅動柵極電極5和第二驅動柵極電極5a上形成橫向地延伸的接地布線17。在接地接觸孔7和7a內埋入導電層(未示出)，以便接地布線17通過這些導電層與第一有源元件區(qū)4中的擴散層和第二有源元件區(qū)4a中的擴散層連接。
此外，在第一位線15、第二位線15a和接地布線17上形成具有字線接觸孔9和9a的層間絕緣膜(示示出)。穿過層間絕緣膜在第一位線15、第二位線15a和接在布線17上形成在附圖平面內沿垂直方向延伸并與第一位線15、第二位線15a和接地布線17成直角交叉的字線16。在字線接觸孔9和9a內埋入導電層(未示出)。字線16通過這些導電層與第一轉移柵極電極6和第二轉移柵極電極6a連接。
這樣一來，根據(jù)第二實施例，字線16延伸的方向與第一位線15、第二位線15a和接地布線17延伸的方向垂直。此外，在第二SRAM單元2a中，字線16和接地布線17a接照與第一SRAM單元1a的情形中相同的方式與轉移柵極電極等連接。
通過布圖相同的導電層來形成第一位線15、第二位線15a和接地布線17。例如可以把由鋁或鋁合金組成的金屬膜或由鎢組成的高熔點金屬膜等作為導電層。此外，還例如用由鋁或鋁合金組成的金屬膜或由鎢組成高熔點金屬膜等來形成字線16。
還可以替代地穿過層間絕緣膜把字線作為位于位線和接地布線之下的層來形成。
還有，雖然沒有未出，按照與普通SRAM單元相同的方式形成電源布線。例如，把電源布線等作為位于上述位線15、15a、15b和15c之下的層來形成。一負載電阻元件(未示出)與第一有源元件區(qū)4的位于第一驅動柵極電極5和第一轉移柵極電極6之間的部分連接。另一負載電阻元件(未示出)與第一有源元件區(qū)4a的位于第一驅動柵極電極5a和第一轉移柵極電極6a之間的部分連接。
在第二實施例的如上所述設計的SRAM單元的情況下，在每一個SRAM單元中設置了一條字線16。這種結構使得SRAM單元的尺寸可非常容易減小。
此外，由于接地布線17、第一位線15和第二位線15a用同一導電層來形成，所以能夠在很大程度上減少由這些位線產生的整個SRAM單元的寄生電容。因此，能夠非常容易地提高包括有本實施例的SRAM單元的半導體器件的工作速度。
應當指出可以在其內形成了位線的層之下的層內形成字線。
以下將描述本發(fā)明的第三實施例。圖7是表示在該第三實施例的SRAM單元中的有源元件區(qū)、驅動MOS晶體管的柵極電極和轉移MOS晶體管的柵極電極的位置布置的示意圖。在圖7中，有規(guī)則地排列了每一個都具有相同結構的多個SRAM單元和每一個都具有相應于在附圖平面內橫向地翻轉的單元的結構的相同結構的多個SRAM單元，沒有示出絕緣膜。
如圖7所示，結構與第一SRAM單元21相同的第二SRAM單元22緊靠第一SRAM單元21地排列在其之上(在附圖平面內)。此外，每一個都具有相應于在附圖平面內橫向地翻轉的第一SRAM單元21的結構的SRAM單元在其橫向兩側與其相鄰地排列。還有，結構與第一SRAM單元21相同的SRAM單元緊靠該第一SRAM單元在附圖中的下部排列。上述SRAM單元重復預定次數(shù)的排列。
現(xiàn)在描述第一SRAM單元21。在第一SRAM單元21中，在硅襯底等的半導體襯底(未示出)的表面上與對稱點B對稱地形成沿基本上彼此平行的方向延伸的第一有源元件區(qū)24和第二有源元件區(qū)24a。有源元件區(qū)24和24a的每一個都具有按照2個存儲周期彎曲的形狀。此外，有源元件區(qū)24和24a被元件隔離絕緣膜所包圍。
穿過柵極絕緣膜(未示出)在第一有源元件區(qū)24上形成第一驅動MOS晶體管的第一驅動柵極電極25。該第一驅動柵極電極25通過第一內連接部分(未示出)與第二有源元件區(qū)24a連接。此外，穿過柵極絕緣膜(未示出)在第二有源元件區(qū)24a上形成第二驅動柵極電極25a。該第二驅動柵極電極25a通過第二內連接部分(未示出)與第一有源元件區(qū)24連接。
此外，按照沿與驅動柵極電極25和25a延伸的方向平行的方向延伸并跨過第一有源元件區(qū)24這樣的方式形成第一驅動MOS晶體管的第一轉移柵極電極26。然后，在第一有源元件區(qū)24中，把第二驅動柵極電極25a夾在第一驅動柵極電極25和第一轉移柵極電極26之間。還有，按照沿與驅動柵極電極25和25a延伸的方向平行的方向延伸并跨過第二有源元件區(qū)24a這樣的方式形成第二轉移MOS晶體管的第二轉移柵極電極26a。然后，在第二有源元件區(qū)24a中，把第一驅動柵極電極25夾在第二驅動柵極電極25a和第二轉移柵極電極26a之間。
這樣一來就按照單獨圖形的方式形成了每一個柵極電極。
在有源元件區(qū)24和24a中的沒有被第一驅動柵極電極25、第二驅動柵極電極25a、第一轉移柵極電極26或第二轉移柵極電極26a覆蓋的那些部分中形成擴散層。這些擴散層組成n溝道MOS晶體管的源極和漏極區(qū)。例如，在圖7中，第一有源元件區(qū)24的位于第一驅動柵極電極25外側的部分組成第一驅動MOS晶體管的源極區(qū)。相反地，第一有源元件區(qū)24的位于第一轉移柵極電極26外側的部分組成第一轉移MOS晶體管的源極和漏極中的一個。第一有源元件區(qū)24的位于第一驅動柵極電極25和第一轉移柵極電極26之間的部分組成第一驅動MOS晶體管的漏極區(qū)和第一轉移MOS晶體管的源極和漏極中的另一個。在第二有源元件區(qū)24a中，相對于對稱點B，在第一有源元件區(qū)24中的源極和和漏極區(qū)等對稱地形成源極和漏極區(qū)等。
在第一有源元件區(qū)24的位于第一驅動柵極電極25外側的部分上的層間絕緣膜中形成接地接觸孔27。此外，還在第二有源元件區(qū)24a的位于第二驅動柵極電極25a外側的部分上的層間絕緣膜中形成接地接觸孔27a。
在第一有源元件區(qū)24的位于第一轉移柵極電極26外側的部分上的層間絕緣膜中形成位線的位線接觸孔28。在第二有源元件區(qū)24a的位于第二轉移柵極電極26a外側的部分上的層間絕緣膜中形成位線的位線接觸孔28a。
在第一轉移柵極電極26上的層間絕緣膜中形成字線的字線接觸孔29，在第二轉移柵極電極26a上的層間絕緣膜中形成字線的字線接觸孔29a。
圖8是表示在本發(fā)明第三實施例的SRAM單元中的布線層的位置布置的示意圖。在圖8中，與圖7中的元件相同的元件用相同的標號和符號表示，并省略對它們的詳細描述。此外，沒有示出絕緣膜。在第一驅動柵極電極25，第二驅動柵極電極25a、第一轉移柵極電極26和第二轉移柵極電極26a上形成具有接觸孔的層間絕緣膜(未示出)。如圖8所示，穿過層間絕緣膜在第一驅動柵極電極25、第二驅動柵極電極25a、第一轉移柵極電極26上形成在附圖平面內橫向地延伸的第一位線30。此外，還穿過層間絕緣膜在第一驅動柵極電極25、第二驅動柵極電極25a和第二轉移柵極電極26a上形成與第一位線30平行的第二位線30a。同樣在第二SRAM單元中按照與第一SRAM單元1相同的方式形成第一位線30b和第二位線30c。
在位線接觸孔28和28a中埋入導電層(未示出)。利用這些導電層，第一位線30與第一有源元件區(qū)24a中的擴散層連接。于是第一位線30和第二位線30a組成了第一SRAM單元21中的位線對。第一位線30b和第二位線30c組成了第二SRAM單元22中的位線對。
此外，在位線30和30a上形成具有接地接觸孔和字線接觸孔的層間絕緣膜(未示出)。穿過層間絕緣膜在位線30和30a上形成在附圖平面內沿垂直方向延伸并與位線30和30a成直角交叉的字線31。在字線接觸孔29和29a中埋入導電層(未示出)，以便字線31通過這些導電層與第一轉移柵極電極26和第二轉移柵極電極26a連接。
因此，根據(jù)本實施例，字線31、接地布線32和接地布線32a延伸的方向垂直于位線30和30a延伸的方向。在第二SRAM單元22中，字線31和接地布線32及32a接照與第一SRAM單元1中的方式相同的方式與轉移柵極電極等連接。此外，如第一實施例那樣，通過布圖相同的導電層來形成字線31、接地布線32和接地布線32a。
還有，雖然沒有示出，按照與普通SRAM單元相同的方式形成電源布線。例如，把電源布線等作為位于上述位線30、30a、30b和30C之下的層來形成。一負載電阻元件(未示出)與第一有源元件區(qū)24的位于第一驅動柵極電極25和第一轉移柵極電極26之間的部分連接。另一負載電阻元件(未示出)與第一有源元件區(qū)24a的位于第一驅動柵極電極25a和第一轉移柵極電極26a之間的部分連接。
在本第三實施例如此設計的SRAM單元中，在一個SRAM單元中只設置了一條字線31。因此，能夠非常容易地實現(xiàn)SRAM單元在尺寸方面的微型化。
與普通SRAM單元的情況相比，接地布線32或32a和第一位線30或第二位線30a彼此重疊的區(qū)域非常小。因此，減小了整個單元的寄生電容，能夠非常容易地提高包括有SRAM單元的半導體器件的工作速度。
此外，由于字線31、接地布線32和接在布線32a用同一導電層來形成，所以能夠減少制造半導體器件的步驟，降低了制造成本。
以下描述本發(fā)明的第四實施例。如第三實施例那樣排列了有源元件區(qū)、驅動柵極電極和轉移柵極電極。此外，用相同的導電層來形成位線和接地布線，用與上述導電層不同的導電層來形成字線。圖9是表示在本發(fā)明第四實施例的SRAM單元中的布線層的位置布置的示意圖。在圖9中，與圖7中的元件相同的元件用相同的標號和符號來表示，并省略對它們的詳細描述。絕緣膜沒有被示出。在以下的說明中將主要描述第四實施例與第三實施例的不同點。如圖9所示，在第一SRAM單元21a中，穿過層間絕緣膜在第一驅動柵極電極25、第二驅動柵極電極25a和第一轉移柵極電極26上形成在附圖平面內橫向地延伸的第一位線35。穿過層間絕緣膜在第一驅動柵極電極25、第二驅動柵極電極25a和第二轉移柵極電極26a上形成與第一位線35平行地延伸的第二位線35a。同樣在第二SRAM單元22a中，按照與第一SRAM單元21a相同的方式形成第一位線35b和第二位線35c。
在位線接觸孔28和28b中埋入導電層(未示出)。利用這些導電層，第一位線35與第一有源元件區(qū)24中的擴散層連接，第二位線35a與第二有源元件區(qū)24a中的擴散層連接，這樣一來，第一位位線35和第二位線35a就組成了第一SRAM單元21a中的位線對。第一位線35b和第二位線35c就組成了第二SRAM單元22a中的位線對。
此外，如在位線35和35a的情況下那樣穿過層間絕緣膜在驅動柵極電極25和25a上形成在附圖平面內橫向地延伸的接地布線37。在接地接觸孔27和27a內埋入導電層(未示出)，以便接地布線37通過這些導電層與第一有源元件區(qū)24中的擴散層和第二有源元件區(qū)24a中的擴散層連接。
此外，在第一位線35、第二位線35a和接地布線37上形成具有字線接觸孔29和29a的層間絕緣膜(未示出)。穿過層間絕緣膜在第一位線35、第二位線35a和接地布線37上形成在附圖平面內沿垂直方向延伸并與第一位線35、第二位線35a和接地布線37交叉的字線36。在字線接觸孔29和29a內埋入導電層(未示出)，以便字線36通過這些導電層與第一轉移柵極電極26和第二轉移柵極電極26a連接。
這樣一來，根據(jù)第四實施例，字線36延伸的方向與第一位線35、第二位線35a和接地布線37延伸的方向垂直。此外，在第二SRAM單元22a中，字線36a和接地布線37a按照與第一SRAM單元21a的情形中相同的方式與轉移柵極電極等連接。
通過布圖相同的導電層來形成第一位線35、第二位線35a和接地布線37。例如可以把由鋁或鋁合金組成的金屬膜或由鎢組成的高熔點金屬膜等作為導電層。此外，還例如用由鋁或鋁合金組成的金屬膜或由鎢組成的高熔點金屬膜來形成字線36。
還可以替代地穿過層間絕緣膜把字線作為位于位線和接地布線之下的層來形成。
還有，雖然沒有示出，但按照與普通SRAM單元相同的方式形成電源布線。例如，把電源布線等作為位于上述位線35、35a、35b和35c之下的層來形成。一負載電阻元件(未示出)與第一有源元件區(qū)24的位于第一驅動柵極電極25和第一轉移柵極電極26之間的部分連接。另一負載電阻元件(未示出)與第一有源元件區(qū)24a的位于第一驅動柵極電極25a和第一轉移柵極電極26a之間的部分連接。
在第四實施例的如此設計的SRAM單元的情況下，在每一個SRAM單元中只設置了一條字線16。因此能夠非常容易地實現(xiàn)SRAM單元尺寸的微型化。
此外，由于接地布線37、第一位線35和第二位線35a用相同的導電層來形成，所以能夠在很大程度上減小整個SRAM單元的由這些位線產生的寄生電容，于是能夠非常容易地提高包括有本實施例的SRAM單元的半導體器件的工作速度。
應當指出可以在其內形成了位線的層之下的層內形成字線。
此外，本發(fā)明不只限于把負載電阻元件用作負載元件的情形、在把MOS晶體管用作負載元件的情況下同樣能夠獲得相同的效果。
權利要求
1.具有一對轉移MOS晶體管、一對驅動MOS晶體管和一對負載元件的靜態(tài)存儲單元，包括在半導體襯底表面上形成的第一驅動MOS晶體管；在所述半導體襯底表面上形成的第二驅動MOS晶體管；與所述第一驅動MOS晶體管的漏極區(qū)和所述第二驅動MOS晶體管的柵極電極連接的第一負載元件；與所述第二驅動MOS晶體管的漏極區(qū)和所述第一驅動MOS晶體管的柵極電極連接的第二負載元件；所述第一驅動MOS晶體管、所述第二驅動MOS晶體管、所述第一負載元件和所述第二負載元件組成了一觸發(fā)器電路，在所述半導體襯底表面上形成的第一轉移MOS晶體管，所述第一轉移MOS晶體管的源極和漏極區(qū)中的一個與所述第一驅動MOS晶體管的漏極區(qū)連接；在所述半導體襯底表面上形成的第二轉移MOS晶體管，所述第二轉移MOS晶體管的源極和漏極區(qū)中的一個與所述第二驅動MOS晶體管的漏極區(qū)連接；在所述第一驅動MOS晶體管、所述第二驅動MOS晶體管、所述第一轉移MOS晶體管的所述第二轉移MOS晶體管上形成的層間絕緣膜；在所述層間絕緣膜上形成的第一位線，所述第一位線與所述第一轉移MOS晶體管的源極和漏極區(qū)中的另一個連接；在所述層間絕緣膜上形成的第二位線，所述第二位線與所述第二轉移MOS晶體管的源極和漏極中的另一個連接；在所述層間絕緣膜上形成的字線，所述字線與所述第一轉移MOS晶體管的柵極電極和所述第二轉移MOS晶體管的柵極電極連接。
2.如權利要求1的靜態(tài)存儲單元，在該靜態(tài)存儲單元中所述第一驅動MOS晶體管和所述第二驅動MOS晶體管基本上相對于對稱點點對稱地排列，所述第一轉移MOS晶體管和所述第二轉移MOS晶體管基本上相對于所述對稱點點對稱地排列，以及所述第一位線和所述第二位線基本上相對于所述對稱點點對稱地排列。
3.如權利要求1的靜態(tài)存儲單元，該靜態(tài)存儲單元還包括用與形成所述字線的導電層相同的導電層形成的、與所述第一驅動MOS晶體管的源極區(qū)和所述第二驅動MOS晶體管的源極區(qū)連接的接地布線。
4.如權利要求1的靜態(tài)存儲單元，該靜態(tài)存儲單元還包括用與形成所述第一位線和所述第二位線的導電層相同的導電層形成的、與所述第一驅動MOS晶體管的源極區(qū)和所述第二驅動MOS晶體管的源極區(qū)連接的接地布線。
5.如權利要求1的靜態(tài)存儲單元，該靜態(tài)存儲單元還包括第一有源元件區(qū)和第二有源元件區(qū)，所述第一有源元件區(qū)在所述第一驅動MOS晶體管的柵極電極和所述第一轉移MOS晶體管的柵極之下形成，包括了所述第一驅動MOS晶體管的源極區(qū)及漏極區(qū)以及所述第一轉移MOS晶體管的源極區(qū)及漏極區(qū)，和沿著相對于所述字線延伸的方向、所述第一位線延伸的方向和所述第二位線延伸的方向傾斜的方向延伸；所述第二有源元件區(qū)在所述第二驅動MOS晶體管的柵極電極和所述第二轉移MOS晶體管的柵極電極之下形成，包括了所述第二驅動MOS晶體管的源極區(qū)及漏極區(qū)以及所述第一轉移MOS晶體管的源極區(qū)及漏極區(qū)，和沿著相對于所述字線延伸的方向、所述第一位線延伸的方向和所述第二位線延伸的方向傾斜的方向延伸。
6.如權利要求5的靜態(tài)存儲單元，在該靜態(tài)存儲單元中所述第一驅動MOS晶體管的柵極電極延伸的方向、所述第二驅動MOS晶體管的柵極電極延伸的方向、所述第一轉移MOS晶體管的柵極電極延伸的方向以及所述第二轉移MOS晶體管的柵極電極延伸的方向基本上垂直于所述第一有源元件區(qū)延伸的方向以及所述第二有源元件區(qū)延伸的方向。
7.如權利要求1的靜態(tài)存儲單元，其中所述字線延伸的方向基本上垂直于所述第一位線延伸的方向和所述第二位線延伸的方向。
8.如權利要求3的靜態(tài)存儲單元，其中所述接地布線延伸的方向基本上平行于所述字線延伸的方向。
9.如權利要求4的靜態(tài)存儲單元，其中所述接地布線延伸的方向基本上垂直于所述字線延伸的方向。
10.如權利要求1的靜態(tài)存儲單元，其中所述字線、所述第一位線和所述第二位線用從由鋁、鋁合金和鎢構成的組中選擇的金屬來形成。
11.如權利要求5的靜態(tài)存儲單元，在該靜態(tài)存儲單元中所述第一有源元件區(qū)和所述第二有源元件區(qū)沿相對于所述字線延伸的方向、所述第一位線延伸的方向和所述第二位線延伸的方向基本上傾斜45°的方向延伸。
12.如權利要求3的靜態(tài)存儲單元，其中所述接地布線用從由鋁、鋁合金和鎢構成的組中選擇的金屬來形成。
13.如權利要求4的靜態(tài)存儲單元，其中所述接地布線用從由鋁、鋁合金和鎢構成的組中選擇的金屬來形成。
14.如權利要求1的靜態(tài)存儲單元，其中所述第一位線和所述第二位線在位于其內形成了所述字線的層之下的層中形成。
15.如權利要求1的靜態(tài)存儲單元，其中所述字線在位于其內形成了所述第一位線和所述第二位線的層之下的層中形成。
全文摘要
一種靜態(tài)存儲單元,在第一驅動MOS晶體管、第二驅動MOS晶體管、第一轉移MOS晶體管和第二轉移MOS晶體管上形成層間絕緣膜。在該層間絕緣膜上形成字線、第一位線和第二位線。該字線與第一轉移MOS晶體管的柵極電極和第二轉移MOS晶體管的柵極電極連接。該第一位線與第一轉移MOS晶體管的源極和漏極區(qū)中的另一個連接。該第二位線與第二轉移MOS晶體管的源極和漏極區(qū)中的另一個連接。
文檔編號H01L27/11GK1216864SQ9810290
公開日1999年5月19日 申請日期1998年5月30日 優(yōu)先權日1997年5月30日
發(fā)明者出口浩司 申請人:日本電氣株式會社