專利名稱：與非邏輯非晶硅只讀存儲器結構及其制造方法
技術領域：
本發(fā)明涉及一種只讀存儲器結構及其制造方法，特別涉及一種利用非晶硅作為源極/漏極區(qū)的與非邏輯非晶硅只讀存儲器結構及其制造方法。
只讀存儲器已被廣泛地應用于迷你電腦，微處理器系統(tǒng)等一類的數(shù)字設備中，其可用來儲存一些系統(tǒng)數(shù)據(jù)，例如BIOS等常駐程序。由于只讀存儲器(簡稱ROM)的制作工藝非常復雜，而且需要很多耗費時間的步驟及材料的處理，因此，客戶通常是先將程序數(shù)據(jù)交給存儲器制造廠商，再由廠商將其編碼在只讀存儲器中以制成成品。
大部分的只讀存儲器，除了在程序化(Programmed)階段所存入的數(shù)據(jù)不同之外，其余的結構均相同。因此，只讀存儲器可先制作到程序化之前的步驟，并將這種可程序化的半成品庫存起來，待客戶送來特定程序的訂單之后，即可迅速制作光掩模以進行程序化，再出貨給客戶。故上述的后程序化光掩模式只讀存儲器已成為業(yè)界慣用的方法。
一般常用的只讀存儲器是利用通道晶體管作為存儲單元(MemoryCell)，并在程序化階段，選擇性地植入雜質到指定通道區(qū)，以藉改變臨界電壓(Threshold Voltage)而達到控制存儲單元導通(ON)或關閉(OFF)的目的。為了清楚起見，一種現(xiàn)有的只讀存儲器結構如
圖1A至1C所示。圖1A顯示其部分俯視示意圖，圖1B顯示其部分前視示意圖，而圖1C顯示其部分側視剖面示意圖?，F(xiàn)有的只讀存儲器結構包括一基底10，例如一P型硅基底，在基底10上形成多個位線(Bit Line，BL)11、氧化層12與多個字線(Word Line，WL)13。根據(jù)此只讀存儲器結構，圖1A中虛線框起來的部分14就形成一存儲單元。而存儲單元即以通道16的離子植入與否，來存儲二進制數(shù)字數(shù)據(jù)“0”或“1”。
現(xiàn)有的只讀存儲器的制造方法如圖1C所示。首先，在基底10上植入N型雜質，例如砷離子，形成多個等距分布的位線11，而位線11之間則構成通道區(qū)16。其次，以氧化工序，在位線11與通道區(qū)16表面形成氧化層12。接著，形成一電導體層，例如高濃度摻雜的多晶硅層，并經照相與蝕刻限定圖案，形成跨位線11的字線13，構成通道晶體管，完成傳統(tǒng)只讀存儲器的半成品制造。接著進行程序化的步驟，形成一掩模層15，露出欲編碼的通道區(qū)16，再植入P型雜質，例如硼離子，完成編碼注入(Code Implant)的程序。而在只讀存儲器程序化的過程中，可根據(jù)不同的晶體管特性來決定不同的摻雜源。
上述現(xiàn)有的只讀存儲器，其源極/漏極區(qū)是通過在基底中注入摻雜的方式形成的，這會造成源極/漏極區(qū)與基底之間隔離(Isolation)效果較差。且由于源極/漏極和基底間主要是以一種二極管的接合界面(Diode Junction)作為隔離，當所施加的電壓增加時，漏電流(Leakage Current)也會隨之增加，而無法避免漏電流的產生，且漏電流的大小和源極/漏極和基底的接觸面積成正比。因此，會造成只讀存儲器的操作電壓受限。
因此本發(fā)明的主要目的就是提供一種與非邏輯非晶硅只讀存儲器結構及其制造方法，利用“絕緣層上有硅”結構，使只讀存儲器元件建立在一絕緣層上，以隔離基底與源極/漏極區(qū)，以避免源極/漏極區(qū)與基底之間漏電流的產生。
本發(fā)明的另一目的就是提供一種與非邏輯非晶硅只讀存儲器結構及其制造方法，利用“絕緣層上有硅”結構，使只讀存儲器元件建立在一絕緣層上，以隔離基底與源極/漏極區(qū)，避免基底與源極/漏極區(qū)之間的接合界面擊穿，可提高器件的操作電壓。
為實現(xiàn)上述目的，本發(fā)明一方面提供一種與非邏輯非晶硅只讀存儲器的制造方法，包括下列步驟a.提供一基底，在該基底上裸露有一第一絕緣層的表面；b.在該第一絕緣層表面形成一非晶硅層；c.對該非晶硅層構圖，形成多條沿一第一方向約為平行相隔的擴散區(qū)；d.對這些擴散區(qū)進行第一類型離子摻雜，以調整臨界電壓；e.在這些擴散區(qū)兩側形成多個第一間隙壁；f.在這些擴散區(qū)與這些第一間隙壁表面形成一第二絕緣層；g.在該第二絕緣層表面形成一第一電導體層；h.對該第一電導體層構圖，形成沿一第二方向互為平行相隔的多條柵極區(qū)，該第一方向與該第二方向以一角度相交，與這些字線重疊的這些擴散區(qū)部分形成多個通道區(qū)，而未與這些柵極區(qū)重疊的這些擴散區(qū)部分形成多個源極/漏極區(qū)；i.在這些柵極區(qū)兩側形成第二間隙壁；j.在上述各層表面形成一光致抗蝕劑層，并對該光致抗蝕劑層構圖，露出部分這些通道區(qū)上方的這些柵極區(qū)；j.以第二類型離子對露出的這些柵極區(qū)進行離子注入，使注入的該第二類型離子，穿過這些柵極區(qū)與該第二絕緣層進入這些通道區(qū)，之后去除該光致抗蝕劑層；k.在上述各層表面形成一第三絕緣層；l.對該第三絕緣層構圖，在該第三絕緣層中形成多個源極/漏極區(qū)接觸窗與多個柵極區(qū)接觸窗，且這些源極/漏極區(qū)接觸窗露出該源極/漏極區(qū)，這些柵極區(qū)接觸窗露出部分該柵極區(qū)；以及m.在這些柵極區(qū)接觸窗與這些源極/漏極區(qū)接觸窗中填入一第二電導體層，形成多個柵極區(qū)電極與多個源極/漏極區(qū)電極。
本發(fā)明另一方面提供一種與非邏輯非晶硅只讀存儲器結構，包括一表面具有一第一絕緣層的基底；多條擴散區(qū)，其形成在該第一絕緣層上，并沿第一方向延伸；多個第一間隙壁，形成在這些擴散區(qū)兩側；一第二絕緣層，形成在該第一絕緣層與這些擴散區(qū)表面，作為柵極氧化層；多條柵極區(qū)，作為字線，形成在該第二絕緣層表面，并沿一第二方向延伸，且該第一方向與該第二方向以一角度相交，與這些字線重疊的這些擴散區(qū)部分形成多個通道區(qū)，這些通道區(qū)有選擇性的不同起始電壓，而未與這些柵極區(qū)重疊的這些擴散區(qū)部分形成多個源極/漏極區(qū)；多個第二間隙壁，形成在這些柵極區(qū)兩側；一第三絕緣層，形成在該第二絕緣層與這些柵極區(qū)表面；多個柵極區(qū)接觸窗，位于該第二絕緣層中，露出部分這些柵極區(qū)；多個源極/漏極區(qū)接觸窗，位于該第三絕緣層中，露出這些源極/漏極區(qū)多個柵極區(qū)電極，位于這些柵極區(qū)接觸窗內和這些柵極區(qū)接觸窗周圍的該第三絕緣層表面上；以及多個源極/漏極區(qū)電極，位于這些源極/漏極區(qū)接觸窗內和這些源極/漏極區(qū)接觸窗周圍的該第三絕緣層表面上。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖作詳細說明。附圖中圖1A是一種現(xiàn)有的只讀存儲器結構的部分俯視示意圖；圖1B是一種現(xiàn)有的只讀存儲器結構的前視剖面示意圖；圖1C是一種現(xiàn)有的只讀存儲器結構的側視剖面示意圖；圖2A-2H是根據(jù)本發(fā)明的一優(yōu)選實施例，一種與非邏輯非晶硅只讀存儲器制造的流程圖；圖3是根據(jù)本發(fā)明一優(yōu)選實施例，一種與非邏輯非晶硅只讀存儲器的部分上視示意圖；以及圖4是根據(jù)本發(fā)明一優(yōu)選實施例，一種與非邏輯非晶硅只讀存儲器的部分等效電路圖。
請參照圖2A至2H，其繪示根據(jù)本發(fā)明一優(yōu)選實施例的一種只讀存儲器的制造流程圖。首先請參照圖2A，首先選擇一絕緣層，或在一基底上先形成一第一絕緣層，例如先選擇一絕緣層如場氧化層，或者選擇在一P型硅基底30上形成一絕緣層32，例如氧化硅層。然后，利用“絕緣層上有硅”結構在絕緣層32上形成一本征非晶硅層(Intrinsic Amorphous SiliconLayer)34，其中，非晶硅層34是約在350℃-575℃下，利用等離子增強化學氣相沉積法(PECVD)將SiH4氣體分解沉積成非晶硅層。
接著，請參照圖2B，利用照相與干蝕刻工藝，對本征非晶硅層34構圖，形成多條平行排列且等距相間的擴散區(qū)36。然后對本征非晶硅層34進行離子摻雜步驟，例如使用硼離子來調整其臨界電壓。
之后，請參照圖2C，在擴散區(qū)36兩側形成間隙壁40，例如可通過下述方式形成先在絕緣層32與擴散區(qū)36表面形成一二氧化硅或氮化硅層，再對二氧化硅或氮化硅層各向異性蝕刻。之后在絕緣層32與擴散區(qū)36表面形成一絕緣層42，例如二氧化硅或氮化硅層，以化學氣相沉積法形成，作為柵極氧化層。緊接著在絕緣層42表面形成一電導體層44，電導體層44例如是一多晶硅層。
然后，請參照圖2D，以微影與蝕刻工藝對電導體層44構圖，形成多條約平行排列的柵極區(qū)46，柵極區(qū)46橫跨過擴散區(qū)36，且柵極區(qū)46與擴散區(qū)36以一角度相交，例如約垂直相交。之后對柵極區(qū)46進行離子摻雜，使其成為高雜質濃度的柵極區(qū)46。由于柵極區(qū)46形成在氧化層42之上，當進行離子注入時不會對擴散區(qū)36進行注入，僅會對柵極區(qū)46進行摻雜，從而是自對準(Self-Align)摻雜。
接著，請參照圖2E，在柵極區(qū)46兩側形成間隙壁49。例如可以這樣形成先在絕緣層42與柵極區(qū)46表面形成一二氧化硅或氮化硅層，再對二氧化硅或氮化硅層各向異性蝕刻。至此，已完成只讀存儲器的前段工藝。
接著請參照圖2F，圖2F左側是以圖2E的I-I′剖面剖取的，其右側是以圖2E的II-II′剖面剖取的。在擴散區(qū)36上包括了源極/漏極區(qū)與通道區(qū)。其中，擴散區(qū)36與柵極區(qū)46重疊的區(qū)域為存儲單元的通道區(qū)48，而未與柵極區(qū)46重疊的擴散區(qū)36區(qū)域則為存儲單元的源極/漏極區(qū)50。圖中以虛線框起來部分51則為一個存儲單元。
接著，進行編碼注入的程序，請參照圖2G。涂覆一光致抗蝕劑層52，以微影工藝對光致抗蝕劑層52構圖，以暴露出欲進行編碼布植通道區(qū)48上方的柵極區(qū)46。然后，進行離子注入，例如使用P型離子，使注入的離子穿過柵極區(qū)46與絕緣層42對通道區(qū)48進行注入，形成關閉(OFF)的存儲單元100。而存儲單元中的通道區(qū)48若未進行編碼注入則為導通(ON)的存儲單元，例如存儲單元102。之后將光致抗蝕劑層52去除。
最后，進行后段工藝，請參照圖2H。在晶片表面形成一絕緣層54，絕緣層54例如是一平坦化的絕緣層，例如是硼磷硅玻璃(BPSG)。然后，對絕緣層54與絕緣層42構圖，在絕緣層54中形成多個源極/漏極區(qū)接觸窗56與多個柵極區(qū)接觸窗57，使源極/漏極區(qū)接觸窗56露出源極/漏極區(qū)50以及柵極區(qū)接觸窗57露出部分柵極區(qū)46。最后在源極/漏極區(qū)接觸窗56與多個柵極區(qū)接觸窗57中填入金屬，例如鋁金屬，以形成源極/漏極區(qū)電極58與柵極區(qū)電極59。后續(xù)工藝因與本發(fā)明無關，故在此不再贅述。
根據(jù)本發(fā)明一優(yōu)選實施例的只讀存儲器，其部分上視示意圖如圖3所示，其部分等效電路圖如圖4所示。圖中虛線框起來的部分100就形成一關閉的存儲單元，而虛線框起來的部分102就形成一導通的存儲單元。
根據(jù)如上所述的本發(fā)明一優(yōu)選實施例，本領域的技術人員可以理解，應用本發(fā)明的只讀存儲器結構有下列優(yōu)點1.利用“絕緣層上有硅”結構，以一絕緣層隔離基底與源極/漏極，可避免基底與源極/漏極間的漏電流產生。
2.利用“絕緣層上有硅”結構，以一絕緣層隔離基底與源極/漏極，可避免基底源極/漏極區(qū)之間的接合界面擊穿，可提高器件操作電壓。
雖然以上已結合一優(yōu)選實施例公開了本發(fā)明，但是其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明精神和范圍內，可作出各種修改和變換，因此，本發(fā)明的保護范圍應由后附的權利要求來限定。
權利要求
1.一種與非邏輯非晶硅只讀存儲器的制造方法，包括下列步驟a.提供一基底，在該基底上裸露有一第一絕緣層的表面；b.在該第一絕緣層表面形成一非晶硅層；c.對該非晶硅層構圖，形成多條沿一第一方向約為平行相隔的擴散區(qū)；d.對這些擴散區(qū)進行第一類型的離子摻雜，以調整臨界電壓；e.在這些擴散區(qū)兩側形成多個第一間隙壁；f.在這些擴散區(qū)與這些第一間隙壁表面形成一第二絕緣層；g.在該第二絕緣層表面形成一第一電導體層；h.對該第一電導體層構圖，形成沿一第二方向互為平行相隔的多條柵極區(qū)，該第一方向與該第二方向是以一角度相交，與這些柵極區(qū)重疊的這些擴散區(qū)部分形成多個通道區(qū)，而未與這些柵極區(qū)重疊的該擴散部分形成多個源極/漏極區(qū)；i.在這些柵極區(qū)兩側形成第二間隙壁；j.在上述各層表面形成一光致抗蝕劑層，并對該光致抗蝕劑層構圖，露出部分這些通道區(qū)上方的這些柵極區(qū)；k.以第二類型離子對露出的這些柵極區(qū)進行離子注入，使注入的該第二類型離子，穿過這些柵極區(qū)與該第二絕緣層進入這些通道區(qū)，之后去除該光致抗蝕劑層；l.在上述各層表面形成一第三絕緣層；m.對該第三絕緣層構圖，在該第三絕緣層中形成多個源極/漏極區(qū)接觸窗與多個柵極區(qū)接觸窗，且這些源極/漏極區(qū)接觸窗露出該源極/漏極區(qū)，這些柵極區(qū)接觸窗露出部分該柵極區(qū)；以及n.在這些柵極區(qū)接觸窗與這些源極/漏極區(qū)接觸窗中填入一第二電導體層，形成多個柵極區(qū)電極與多個源極/漏極區(qū)電極。
2.如權利要求1所述的制造方法，其中該第一類型的離子為P型離子，該第二類型的離子為N型離子。
3.如權利要求1所述的制造方法，其中該第一類型的離子為N型離子，該第二類型的離子為P型離子。
4.如權利要求1所述的制造方法，其中該步驟a中的該第一絕緣層為氧化硅層。
5.如權利要求1所述的制造方法，其中該步驟b中的該非晶硅層是利用等離子增強化學氣相沉積法形成的。
6.如權利要求1所述的制造方法，其中該步驟e中的該第一間隙壁為二氧化硅。
7.如權利要求1所述的制造方法，其中該步驟e中的該第一間隙壁為氮化硅。
8.如權利要求1所述的制造方法，其中該步驟f中的該第二絕緣層為二氧化硅層。
9.如權利要求1所述的制造方法，其中該步驟f中的該第二絕緣層為氮化硅層。
10.如權利要求1所述的制造方法，其中該步驟g中的該電導體層為高雜質濃度的多晶硅層。
11.如權利要求1所述的制造方法，其中該步驟h中的該第一方向與該第二方向約為垂直相交。
12.如權利要求1所述的制造方法，其中該步驟i中的該第二間隙壁為氮化硅。
13.如權利要求1所述的制造方法，其中該步驟i中的該第二間隙壁為二氧化硅。
14.如權利要求1所述的制造方法，其中該步驟1中的該第三絕緣層為硼磷硅玻璃。
15.如權利要求1所述的制造方法，其中該步驟n中的該第二電導體層為金屬。
16.一種與非邏輯非晶硅只讀存儲器結構，包括一表面具有一第一絕緣層的基底；多條擴散區(qū)，其形成在該第一絕緣層上，并沿第一方向延伸；多個第一間隙壁，形成在這些擴散區(qū)兩側；一第二絕緣層，形成在該第一絕緣層與這些擴散區(qū)表面，作為柵極氧化層；多條柵極區(qū)，作為字線，形成在該第二絕緣層表面，并沿一第二方向延伸，且該第一方向與該第二方向以一角度相交，與這些字線重疊的這些擴散區(qū)部分形成多個通道區(qū)，這些通道區(qū)有選擇性的不同起始電壓，而未與這些柵極區(qū)重疊的這些擴散區(qū)部分形成多個源極/漏極區(qū)；多個第二間隙壁，形成在這些柵極區(qū)兩側；一第三絕緣層，形成在該第二絕緣層與這些柵極區(qū)表面；多個柵極區(qū)接觸窗，位于該第三絕緣層中，露出部分這些柵極區(qū)；多個源極/漏極區(qū)接觸窗，位于該第三絕緣層中，露出這些源極/漏極區(qū)；多個柵極區(qū)電極，位于這些柵極區(qū)接觸窗內和這些柵極區(qū)接觸窗周圍的該第三絕緣層表面上；以及多個源極/漏極區(qū)電極，位于這些源極/漏極區(qū)接觸窗內和這些源極/漏極區(qū)接觸窗周圍的該第三絕緣層表面上。
17.如權利要求16所述的結構，其中該第一絕緣層為氧化硅層。
18.如權利要求16所述的結構，其中該第一絕緣層為氮化硅層。
19.如權利要求16所述的結構，其中這些擴散區(qū)為高雜質濃度的非晶硅層。
20.如權利要求16所述的結構，其中這些第一間隙壁為氧化硅。
21.如權利要求16所述的結構，其中這些第一間隙壁為氮化硅。
22.如權利要求16所述的結構，其中該第二絕緣層為二氧化硅層。
23.如權利要求16所述的結構，其中該第二絕緣層為氮化硅層。
24.如權利要求16所述的結構，其中這些柵極區(qū)為高雜質濃度的多晶硅層。
25.如權利要求16所述的結構，其中該第一方向與該第二方向約為垂直相交。
26.如權利要求16所述的結構，其中部分這些通道區(qū)經離子注入形成關閉的存儲單元。
27.如權利要求16所述的結構，其中這些第二間隙壁為氧化硅。
28.如權利要求16所述的結構，其中這些第二間隙壁為氮化硅。
29如權利要求16所述的結構，其中該第三絕緣層為硼磷硅玻璃。
30.如權利要求16所述的結構，其中這些柵極區(qū)電極為金屬。
31.如權利要求16所述的結構，其中這些源極/漏極區(qū)電極為金屬。
全文摘要
一種與非邏輯非晶硅只讀存儲器結構及其制造方法,其利用“絕緣層上有硅”結構,使本發(fā)明的只讀存儲器建立在一絕緣層之上,以隔離基底與源極/漏極區(qū),避免源極/漏極區(qū)與基底之間漏電流的產生,以及避免基底與源極/漏極區(qū)之間的接合界面擊穿,可提高器件操作電壓。且本發(fā)明的只讀存儲器中,其源極/漏極區(qū)使用非晶硅為材料取代傳統(tǒng)注入式高濃度摻雜源極/漏極結構。
文檔編號H01L21/70GK1200575SQ9711347
公開日1998年12月2日 申請日期1997年5月23日 優(yōu)先權日1997年5月23日
發(fā)明者溫榮茂 申請人:聯(lián)華電子股份有限公司