專利名稱：硅化物塊熔絲器件的制作方法
本申請涉及U.S.專利申請序號No.＿＿，題目為“低壓高增益熔絲讀出電路及其方法”，申請日為1995年9月29日(代理記錄(docket)42390.第3181頁)。
本發(fā)明涉及集成電路器件領域，特別涉及在半導體集成電路中的熔性連接器件。
在包括CMOS集成電路的集成電路中，在集成電路制造后，經常需要永久地保存信息，或在集成電路形成永久性的連接。熔絲或形成熔性連接的器件經常用于該目的。熔絲可用于編程冗余的元件以代替例如相同的缺陷元件。熔絲也可用于存儲管芯號碼裝定或其它類似信息，或通過調節(jié)電流路徑的電阻來調節(jié)電路的速度。
在一些情況下，電可擦除可編程只讀存儲器(EEPROM)器件可執(zhí)行熔絲器件的選擇連接功能。半導體工藝技術繼續(xù)提供更小的器件幾何圖形并在更低的電壓下工作。隨著器件幾何圖形的減小，柵氧化層厚度同樣也減小。EEPROM熔絲器件需要較厚的柵氧化物，以防止高漏電流并保持浮柵結上的電荷。因此，使用許多最新的半導體工藝技術得不到EEPROM熔絲器件。
其它的熔絲器件需要額外的半導體工藝步驟，以形成或編程選擇連接。例如，半導體器件處理并鈍化后，使用激光打開連接來“編程”一種類型的熔絲器件。這種類型的熔絲器件不僅需要附加的工藝步驟在需要的地方編程或“燒斷”熔絲器件，而且需要在熔絲器件上精確地對準激光，以避免毀壞鄰近的器件。該方法或其它類似的措施會毀壞器件鈍化層，因此影響可靠性。在一些措施中，在編程熔絲器件以前，鈍化層實際上就必須除去，以便當連接毀壞時為熔絲材料提供空間。在其它的措施中，有意不除去鈍化層，燒斷熔絲的工藝在替換熔絲材料時，會在鈍化層中產生孔。
使用與電路的正常操作的外加電壓相比的高電壓編程稱做“氧化物抗熔化”的另一種類型的熔絲器件。因此，這些器件的外圍電路通常要求結擊穿電壓比集成電路上正常得到的結擊穿電壓更高。無論是新近的工藝技術還是正在開發(fā)中的工藝技術，對于以上結合EEPROM熔絲器件提出的相同的原因，都是一個有爭論的議題。減少柵氧化物的厚度需要更高的阱摻雜，但這樣會導致更低的結擊穿電壓，因此，使用許多最新的工藝技術也得不到氧化物抗熔斷器件。
本發(fā)明提供一種小型熔絲器件，不必增加工藝步驟就能制造，可以可靠地使用于當今更低電壓和更薄的柵氧化工藝技術。而且可以用相對低的電壓來編程本發(fā)明的熔絲器件，不會損壞其上的介質層。
下面介紹設置在半導體襯底上用于提供選擇的電連接的熔性連接器件。本發(fā)明的熔性連接器件有一個第一未編程的電阻，并包括一個多晶硅層和硅化物層。硅化物層形成在多晶硅層上，對應于施加在硅化物上的預定的編程電勢，成塊形成電不連續(xù)處，因此熔性連接器件的電阻可選擇性地增加到第二編程的電阻。


圖1A示出了本發(fā)明的一個實施例熔性連接器件的側視圖。
圖1B示出了本發(fā)明的一個實施例熔性連接器件的俯視圖。
圖2A示出了編程后本發(fā)明的一個實施例熔性連接器件的側視圖。
圖2B示出了編程后本發(fā)明的另一個實施例熔性連接器件的側視圖。
圖3示出了本發(fā)明的一個實施例編程電路和熔性連接器件。
圖4示出了本發(fā)明的一個實施例讀出電路和熔性連接器件。
圖5示出了本發(fā)明的一個實施例冗余熔絲器件的布局。
圖6示出了本發(fā)明的一個實施例熔絲編程和讀出的方法。
本發(fā)明公開了一種用于形成選擇連接的硅化物塊熔絲器件。在以下的說明中，為了更充分地理解本發(fā)明，介紹了很多具體的細節(jié)，例如具體的材料、尺寸、接點的數量、編程和讀出電壓和電流。然而，本領域的任何一個普通技術人員都應該理解，不使用這些具體的細節(jié)也可以實施本發(fā)明。另外，沒有詳細地介紹公知的結構、電路塊、接口以及結構功能，以避免混淆本發(fā)明。
圖1A示出了本發(fā)明硅化物塊熔絲器件100的一個實施例的側視圖。熔絲器件100設置在半導體襯底107上，通常為較大的集成電路器件的一部分。在一個實施例中，多晶硅層105摻雜p型。其它的實施例可以包括n型等的其它類型摻雜，以及在多晶硅層105中形成p-n結。下面參考圖2B介紹包括這種多晶硅層的熔絲器件200的一個例子。在一個實施例中，厚度112約3000-4000≈的氧化層106形成在熔絲器件100和襯底107之間。
熔絲器件100包括設置在多晶硅層105上的硅化物層104。在一個實施例中，通過在集成電路器件上制造其它器件的多晶硅和硅化物柵層的相同的工藝步驟，形成熔絲器件100的硅化物層104和多晶硅層105。以這種方式，不需附加的工藝步驟就能制造熔絲器件100。
在氧化層106上形成多晶硅層105，在一個實施例中厚度114為2500≈。多晶硅層105的薄層電阻大于500ohm/sq.，在一個實施例中約為1000ohm/sq.，但在本發(fā)明的其它實施例中，也可以或多或少地變化。在一個實施例中，硅化物層104為硅化鈦(TiSi2)膜，但根據本發(fā)明也可以使用其它的硅化物，例如，鎢、鉭或鉑的硅化物。在一個實施例中硅化物層104的厚度110約225-250≈，但在其它的實施例中也可以厚些或薄些。硅化物層104的薄層電阻取決于它的精確成分，但在一個實施例中也可以為約1-10ohm/sq.。
熔絲器件100也包括在熔絲器件100每端上的接點101。接點101連接到硅化物層104，在熔絲器件和外部器件或相同的集成電路中其它部件之間提供電連接。在一個實施例中，接點101連接到金屬內連線(未顯示)，因此熔絲器件100可以進行編程、讀出或其它用途的訪問。在一個實施例中，接點101為鎢栓，但也可由其它的材料形成。在另一實施例中，熔絲器件100形成其中的集成電路的金屬內連線直接連接到硅化物層104，以提供相同的功能。
下面參考圖1B更詳細地介紹本發(fā)明的熔絲器件100，圖1B顯示了一個實施例的器件100的俯視圖。熔絲器件100包括位于兩個接點區(qū)120之間的熔斷區(qū)122，下面也稱做熔斷元件。熔絲器件100也包括位于熔斷區(qū)122的每端和分別的接點區(qū)120之間的錐形漸進區(qū)116。在一個實施例中，每個漸進區(qū)在分別的接點區(qū)120和熔斷區(qū)122之間形成接近45∞角，因此，在編程期間，流過接點之間的電流集中在熔斷區(qū)122。漸進區(qū)116的幾何形狀可降低熔絲器件100需要的編程電壓，下面將更詳細地說明。在另一實施例中，接點區(qū)120的形狀為圓形、方形或矩形。同樣在另一實施例中，熔絲器件100可以不包括接點區(qū)120和熔斷區(qū)122之間的漸進區(qū)。
熔斷區(qū)122的尺寸可根據不同的工藝技術、空間因素以及其它的熔斷要求而變化。在一個實施例中，圖1B所示的俯視圖中熔斷區(qū)的寬度117接近于形成熔絲器件100的工藝技術下限，在一個例子中約為.22微米，長度118為熔斷區(qū)122的寬度117的四到二十五倍。在特定的實施例中，長度118約為寬度117的十倍，但在其它的實施例中，可以更大或更小。
在一個實施例中，接點區(qū)120盡可能的小，但仍然根據它的尺寸、成分以及編程熔絲器件100需要的編程電流或電壓提供了接點101需要的最小面積。熔絲器件100上的接點101的數量可以變化。雖然在圖1B中示出在熔絲器件100的每端有兩個接點101，但根據本發(fā)明也可以使用更多或更少數量的接點。在一個實施例中，在熔絲器件100的每端上的每個接點區(qū)120包括九個接點101。多個并排操作的接點101可確保流過熔絲器件100的所需編程電流不會使接點101過熱。
在操作中，在編程或“燒斷”之前，熔絲器件100具有第一電阻，以及編程后具有顯著變大的第二電阻。在熔絲器件100編程之前，由硅化物區(qū)104的電阻決定熔絲器件100的電阻。在編程期間，在硅化物區(qū)104中形成不連續(xù)處。因此，在多晶硅層105的電阻與硅化物層104的電阻比值的基礎上，熔絲器件的電阻顯著增加。
下面參考圖2A和2B詳細地介紹熔絲器件100的編程效果。圖2A示出了編程后本發(fā)明熔絲器件100的側視圖。施加在接點101上的編程電勢使電流穿過硅化物膜層104從熔絲器件100的一端流向另一端。電流使硅化物層變熱，并使硅化物自身如硅化物塊區(qū)204所指示的成塊。因此在覆蓋多晶硅層105的硅化物層104內形成不連續(xù)處206。
由于硅化物層104的電阻比多晶硅層105低得多，因此熔絲器件100的電阻相應地增加。使用以上提供的樣品薄層電阻(對于硅化物層104為1-10ohm/sq.以及對于多晶硅層為＞500ohm/sq.)，編程后，熔絲器件的電阻增加至少十倍。在一些實施例中，例如參考圖2B介紹的實施例，電阻的增加更大。然后通過讀出電路檢測電阻的變化，以確定是否熔絲器件100已編程。下面參考圖3-6詳細地介紹本發(fā)明的編程和讀出電路。
圖2B示出了根據本發(fā)明的另一實施例已編程的熔絲器件200的側視圖。熔絲器件200包括接點201、硅化物層234、氧化層236以及襯底237，這些與以上介紹的熔絲器件100相同名稱的部件在組成、設置以及功能上都很類似。然而，熔絲器件200的多晶硅層205與熔絲器件100的多晶硅層105不同。熔絲器件200的多晶硅層205摻雜為n型，并包括p型摻雜的一個或多個區(qū)域208。摻雜為p型的區(qū)域208與多晶硅層的n型區(qū)形成p-n結，例如p-n結210。
使用與低編程電壓和電流的熔絲器件100相同的方式編程熔絲器件200。編程熔絲使硅化物層234成塊(如硅化物塊224指示的)，形成不連續(xù)處226。如果在例如p-n結210等的p-n結上形成不連續(xù)處226，那么流過接點201之間的電流由硅化物層234在不連續(xù)處226發(fā)生轉移，穿過多晶硅層205，在這種情況下，穿過p-n結210。以這種方式，在編程期間，在p-n結210上形成不連續(xù)處226的情況下，編程的熔絲200的電阻與未編程的同一熔絲200的電阻的比值顯著增加。
因此編程熔絲器件100需要的編程電壓和電流較低?？梢岳斫庠谶@里參考熔絲器件100僅為示例目的。以類似方式編程、讀出以及操作其它類似的熔絲器件，例如熔絲器件200。在一個實施例中，使用約2.0伏的編程電勢熔化熔絲器件100。其它的實施例使用不同的編程電壓，這取決于硅化的物層厚度以及熔絲器件100的其它幾何圖形。正如以上參考圖1B所提到的，接點區(qū)120與熔斷區(qū)122之間漸進區(qū)116的幾何圖形能夠通過將流過熔絲器件100的電流密度集中到熔斷區(qū)122，從而降低了一個實施例的編程電壓。熔絲器件100的低編程電勢用在最新的制造工藝基礎上制造的集成電路器件中的使用非常理想，該集成電路器件具有薄柵氧化物，因此具有低結擊穿電壓。
本發(fā)明熔絲器件100的附加優(yōu)點為硅空間很小，因此很便宜。此外，根據本發(fā)明形成熔絲器件例如熔絲器件100，不需要附加的工藝步驟。使用標準的工藝步驟形成熔絲器件100，該工藝也能產生硅化物塊熔絲器件形成其上的集成電路的其它特點。不必增加工藝步驟就可以實現(xiàn)本發(fā)明的熔絲器件100同樣也可以降低成本。
除了可以低成本地實現(xiàn)并能適用低壓工藝技術以外，本發(fā)明的硅化物塊熔絲器件可以編程且不損壞上面的介質層。此外，本發(fā)明的熔絲器件不必暴露到空氣就可以編程，并且與相同的現(xiàn)有技術的熔絲器件不同，編程步驟自身不會在熔絲器件周圍的鈍化或其它層中產生孔。
現(xiàn)在參考圖3，圖中示出了根據本發(fā)明的一個實施例的編程電路300。一個實施例的熔絲器件320與以上介紹的熔絲器件100和200類似，在圖3中由虛線內的符號表示。本發(fā)明的熔絲器件320的一端連接到Vss或接地，熔絲器件320的另一端連接到p溝道編程器件Tp的漏極。晶體管Tp的源極連接到Vcc。通過將熔絲器件320的一端接地，這樣僅需要一個p溝道晶體管，因此編程電路的尺寸保持很小。在另一實施例中，本發(fā)明的編程電路包括帶互補信號的n溝道晶體管，因此當n溝道晶體管導通時，編程熔絲器件320。
例如NAND的邏輯器件301連接到晶體管Tp的柵極，以控制本發(fā)明的一個實施例的編程電路。在一個實施例中，在NAND器件301和晶體管Tp形成于其內的集成電路內，NAND器件301很靠近晶體管Tp設置。以這種方式，可增加信號線長度的噪音和其它異常情況的影響減小，錯誤地導通編程晶體管Tp的可能性減小。通過包括許多信號線的編程輸入線303控制熔絲器件320的編程。在該例子中，輸入由編程輸入線303接收，從而使晶體管Tp柵極上的低信號將晶體管Tp導通。導通的晶體管Tp使電流流過熔絲器件320。以這種方式，熔絲器件320可選擇性地編程。在一個實施例中，使用與編程電路300相連的探針器件，在晶片級別上編程熔絲器件320。在另一實施例中，在集成電路器件制造工藝的不同階段或包括熔絲器件320的集成電路器件封裝后，編程熔絲器件320。
下面參考圖4介紹本發(fā)明一個實施例的靜態(tài)、自偏置的、高靈敏度、低讀出電流的讀出電路400。為示例起見，下面結合與一個實施例圖1-2中示出的熔絲器件100和200類似的熔絲器件450介紹讀出電路400的操作。然而，本領域的普通技術人員應該理解，本發(fā)明的讀出電路400同樣適用于讀出其它類型的熔絲器件。讀出電路400特別適于與本發(fā)明的熔絲器件例如熔絲器件450一起使用。本發(fā)明的熔絲器件450具有低編程電壓，從而也具有低編程電流。因此，用于讀出熔絲器件450是否已編程或已燒斷的讀出電路在讀出過程中沒有燒斷未燒斷的熔絲很重要。此外，熔絲器件450也表現(xiàn)出在未編程狀態(tài)和已編程狀態(tài)之間電阻僅有很小變化。因此，讀出熔絲器件450的讀出電路必須很靈敏，以檢測出電阻的較小變化，以可靠地確定是否熔絲器件450已編程。正如將顯示的，本發(fā)明的讀出電路400使用低讀出電壓和電流，能夠高靈敏度、可靠地讀出熔絲。下面詳細地討論讀出電路400的附加優(yōu)點。
本發(fā)明一個實施例的讀出電路400顯示在圖4中，并包括三個支路第一讀出支路401，參考支路403以及第二讀出支路405。圖4中的第二讀出支路405顯示出讀出電路400的能力，能為一個實施例提供差動讀出，并延伸到冗余的熔絲布局。下面參考第一讀出支路401介紹讀出電路400的讀出支路401和讀出支路405的操作。然而，應該理解第二讀出支路405與第一讀出支路401按類似的方式操作。下面討論本發(fā)明差動讀出能力以及一個實施例的冗余熔絲布局的附加細節(jié)。
如圖4所示，熔絲器件450的一端接地，熔絲器件450的另一端接編程輸入418，用于編程熔絲器件450。編程輸入418連接到編程電路例如以上參考圖3討論的編程電路300的編程器件Tp。應該注意在編程電路的Tp為n溝道器件的實施例中，本發(fā)明的讀出電路400包括與圖4中所示的器件和信號相互補的器件和信號。換句話說，代替高態(tài)激活，信號如讀出使能信號為低態(tài)激活，p溝道器件由n溝道器件等代替。在其它方面，互補讀出電路的操作與圖4所示的讀出電路400類似。
在參考圖4，也連接到熔絲器件450，并包括在第一讀出支路401內的是讀出器件S1。讀出器件S1的源極連接到熔絲器件450，讀出器件S1的漏極通過讀出使能器件T1連接到負載器件L1的漏極和邊緣(margin)測試器件M1。
參考支路403包括讀出器件SR，該器件以類似方式通過讀出使能器件TR連接到負載器件LR和邊緣測試器件MR。參考支路403也包括下面將詳細討論的參考電壓節(jié)點VREF430和參考電阻420。在一個實施例中，參考電阻420包括一個或多個串聯(lián)的熔絲器件，在未編程狀態(tài)等同于熔絲器件450，因此，參考支路中的參考電阻420與未編程的熔絲器件450和480相匹配。在另一實施例中，通過用類似于形成熔絲450和480的熔斷材料形成參考電阻420，使參考電阻420與熔絲器件450和480相匹配。第一讀出支路401的讀出器件S1的柵和參考支路403的SR相連接，作為連接到讀出使能輸入416的讀出使能晶體管T1和TR的柵。SR的柵在節(jié)點430處連接到它的漏極，因此在器件S1和SR之間形成電流鏡象配置。
應該指出，負載器件L1和LR圖示為晶體管，但也可以包括其它類型的負載器件。此外，L1和LR相匹配，因此對應于工藝例如溫度和壓力變化，它們以相同的方式改變。在讀出支路401和405中的其它器件也與參考支路405中對應的器件相匹配，因此，對應于相同的條件，它們以相同的方式改變。
本發(fā)明的讀出電路400的電流鏡象配置是讀出熔絲器件例如熔絲器件450的狀態(tài)時，讀出電路400的讀出電流低的一個原因。由于參考支路403對低電流最優(yōu)化，所以在外讀出支路401和405中的電流保持在安全的級別。下面討論參考支路403如何對低電流最優(yōu)化的具體內容。
通過將S1和SR偏置到S1和SR對源電阻的變化很敏感的操作區(qū)域，讀出電路400內的電流鏡象配置也可以提高讀出電路400的靈敏度。包括電流鏡象、熔絲器件450以及參考電阻420的讀出電路400的那部分可以稱做“退化的電流鏡象”。在操作中，由于在熔絲讀出支路401和403以及熔斷讀出支路420中類似的器件相匹配，這些類似的器件包括未燒斷狀態(tài)的熔絲器件450和480和參考電阻420，燒斷熔絲的行為在讀出電路400的輸出414和454處反映的電流鏡象中產生電阻偏移。熔絲器件450用做源退化電阻，當熔絲器件的狀態(tài)變化時改變讀出支路中的電流。通過輸出414處電壓的變化反映出通過的電流變化。
讀出使能輸入416控制讀出電路400的讀出功能。當讀出使能信號線416為Vss(地)時，MOS器件T1和TR截止。當讀出使能器件T1和TR截止時，負載器件L1和LR與讀出器件S1和SR斷開，因此，沒有電流流過讀出電路支路。此外，負載器件L1和LR連接到Vcc的一端，因此將輸出信號線414的輸出電勢拉到外加電壓。這樣可確保帶有連接到讀出電路400的輸出414和454的輸入的器件不會接收在部分導通這類器件的范圍內的輸入電勢。以這種方式，當讀出電路400不能使能時，連接到讀出電路400的器件不會消耗功率。
在一個實施例中，讀出使能輸入信號線416響應于來自外加電源的復位信號。隨著讀出電路400的讀出使能輸入416在復位基礎上由低到高狀態(tài)過渡，MOS讀出使能晶體管T1和TR導通。器件TR導通，在外加電壓Vcc和參考支路403的讀出器件SR之間產生電流通路，將讀出器件SR的柵電勢上拉，使之導通。隨著讀出器件SR的導通，節(jié)點440和VREF430上的電勢拉向Vss(地)。然而，MOS負載器件LR盡可能地限制節(jié)點430處的電壓拉向地，因此，在節(jié)點430處形成參考電壓。以這種方式，讀出電路400“自偏置”。
在節(jié)點440產生的電壓形成相對于第一讀出電路401的輸出414和第二讀出電路405的輸出454的附加參考電壓。節(jié)點440的電壓可調節(jié)讀出電路400的邏輯接收輸出的斷路點。在一個實施例中，如上面所提到的，參考電阻420包括一個或多個未編程熔絲器件，該器件等同于未編程狀態(tài)中本發(fā)明的熔絲器件450。以這種方式，參考電阻420與熔絲器件450相匹配。此外，讀出使能器件T1和TR的尺寸與讀出器件S1和SR的尺寸匹配。通過將讀出電路401和405中的電阻和器件與參考支路403中對應器件的電阻匹配，即使熔絲器件450的電阻變化很小，也會更容易地檢測出。
配置本發(fā)明的熔絲讀出電路400，以使熔絲器件450的狀態(tài)解釋為單端地或差動地。也就是說，通過將輸出414上的電壓與邏輯連接到讀出電路400(稱做單端的讀出)的斷路點電壓相比較，確定熔絲器件450的狀態(tài)，或者熔絲器件450和480可以編程到相反的狀態(tài)，通過比較輸出節(jié)點414和454上的電壓，可以差動地檢測熔絲器件450的狀態(tài)。通常邏輯斷路點電壓的指示電壓電平是否譯做邏輯“1”或邏輯“0”，這些是本發(fā)明的普通技術人員公知的。
在單端配置中，選擇要匹配的參考電阻420，然而要高于未編程的熔絲器件450的電阻。通過使用與未編程狀態(tài)中的熔絲器件450類似的未編程熔絲器件，由此使參考電阻420與熔絲器件450匹配，熔絲器件450變化后，由制造公差、溫度或其它原因造成參考電阻的變化。在一個實施例中，參考電阻420包括與未編程的熔絲器件450匹配的五個未燒斷的熔絲器件。因此，參考電阻420五倍于未編程的熔絲器件450的電阻。其它實施例包括不同數目的熔絲器件，但要多于一個，以形成參考電阻420。通過選擇參考電阻420使參考電阻420與未編程的熔絲器件450的電阻的比值很高，初始地產生缺省偏移電壓。在該實施例中，相對于未燒斷的熔絲器件450，電阻更大的參考電阻420產生低電壓輸出，由于它低于通常的邏輯斷路點，足以譯做“0”。在一個實施例中，當熔絲器件450未編程時，在輸出414處的輸出電壓接近100mv。因此，產生缺省狀態(tài)，包括缺省偏移，以使未燒斷的熔絲譯做邏輯“0”。
熔斷參考(fuse-to-reference)負載比例容許制造偏差，是由于源負載器件相互匹配，并且也由于參考和熔絲支路之間的電流鏡象連接。此外，在對讀出電路400的操作產生影響之前，要克服在Vt和Le中的偏差，以上的缺省偏置產生更高的閾值。讀出器件S1更低的源負載(熔絲器件450)在讀出器件S1上產生更高的柵到源(VGS)電壓。讀出器件S1上更高的VGS增加了通過SR的電流。增加的電流使負載器件L1的漏下降，直到建立新的平衡點。
在一個實施例中，如果沒有編程熔絲器件450，在輸出節(jié)點414處達到的平衡點約為100-150mv。通過外部的柵極可說明該低輸出電勢，因此可檢測出熔絲器件450未燒斷的狀態(tài)。
當熔絲器件450已燒斷時，由于熔絲器件450的更大電阻，在讀出器件S1的源上產生更高的電勢。讀出器件S1的源上的更高電勢縮小了讀出器件S1的源和柵之間的電勢，或降低了VGS。這樣流過讀出器件S1的電流也減少。然后，第一讀出支路401的無源負載器件L1上拉了輸出節(jié)點414處的電勢。在已編程的熔絲器件450的電阻比參考電阻420大五倍的一個實施例中，輸出節(jié)點414提高約1.7伏的最小量，其中Vcc設定在2.0伏。已編程的熔絲器件450的電阻與參考電阻420之間更高的比值將提高輸出節(jié)點414處的輸出電壓，使之更接近Vcc外加電壓。在一些實施例中，一旦檢測到熔絲器件450的狀態(tài)，狀態(tài)的的邏輯說明存儲在寄存器或其它存儲器件中(未顯示)。
如果熔絲器件450已燒斷，也就是說，已編程，熔絲器件450的電阻增加。如上所討論的，在一個實施例中，與類似的未編程的熔絲器件相比，熔絲器件的電阻增加至少十倍，增加的范圍在10-1000倍內。但在一些實施例中可能增加更高。雖然在一些情況下熔絲器件例如熔絲器件450的編程電阻由于制造偏差變化很大，但本發(fā)明的讀出電路400具有能檢測熔絲器件450的很低的允許的編程的電阻值的能力。此外，即使編程的電阻與未編程的電阻的比值很小，本發(fā)明的讀出電路400能將熔絲器件450的已編程狀態(tài)與熔絲器件450的未編程狀態(tài)可靠地區(qū)分開。
應該指出參考電阻420的值或尺寸可以改變，以進一步增加未編程狀態(tài)中的熔絲器件450與參考電阻420之間的比值。未編程的熔絲器件電阻與參考電阻420之間增加的比值會增加讀出電路400對噪聲、偏移以及一些實施例中的Vt和Le的偏差的抗干擾性。
在另一實施例中，熔絲器件450的狀態(tài)可差動地讀出。在該實施例中，可選擇參考電阻420接近于熔絲器件450和480的電阻。在一個實施例中，參考電阻包括一個與熔絲器件450和480相匹配的未編程熔絲器件，因此熔絲器件450，480的電阻以及參考電阻420盡可能地相互接近。在另一實施例中，串聯(lián)地連接多個熔絲器件，以形成參考電阻420，從而增加讀出電路400的靈敏度。
在這種配置中讀出電路400的操作類似于以上介紹的電路的操作。然而，在這種配置中，如果需要一種邏輯狀態(tài)，那么編程熔絲器件450或480中的一個，如果需要另一種邏輯狀態(tài)，那么編程另一個熔絲器件。一旦完成編程步驟，就啟動讀出電路400，第一讀出支路的輸出414處的電壓與第二讀出支路的輸出454處的電壓不相上下。在一個實施例中，如果熔絲器件450未編程，熔絲器件480已編程，那么輸出節(jié)點414處的電壓將低于輸出節(jié)點454處的電壓，電路將譯做邏輯“0”。在另一實施例中，也許正好相反，取決于差動放大器(未顯示)的連接。使用差動放大器測量兩個節(jié)點之間的電壓差是本領域的普通技術人員的公知常識。
在一個實施例中，在該配置中，讀出電路400的第一讀出支路401中的電流約為300μA。如果熔絲器件450的編程電流約為6mA時，那么對于未燒斷的熔絲器件450，也沒有編程它，300μA的電流在安全范圍內。
本發(fā)明讀出電路400的一個實施例也具有進行編程驗證的能力。換句話說，使用本發(fā)明一個實施例的讀出電路400，可以測試熔絲器件450的邊緣，局部地標識燒斷的熔絲、熔絲器件450中不能允許的偏差、或使熔絲器件不能使用的其它邊緣條件。但也會出現(xiàn)一些條件，例如，如果在標稱條件下熔絲器件450的讀出能夠得到熔絲器件450的正確狀態(tài)，但由于老化、噪聲、熱或其它環(huán)境原因，會發(fā)生“錯誤讀取”。本發(fā)明的“邊緣模式”測試裝置設計成在驗證期間能刺激錯誤讀取。以這種方式，可以避免這種事情導致的失效。
下面繼續(xù)參考圖4介紹本發(fā)明的邊緣模式測試裝置。通過打亂匹配的第一讀出支路401的p溝道無源負載器件L1和參考支路403的LR之間的平衡，第一讀出支路401的邊緣模式測試器件M1和參考支路403的MR能進行熔絲器件450的邊緣測試。p溝道邊緣模式測試器件M1的漏極連接到器件T1的漏極。類似地，p溝道邊緣模式測試器件MR的漏極連接到器件TR的漏極。通過將邊緣測試0輸入410連接到邊緣模式測試器件M1的柵極和第二讀出支路405地對應的器件上，并將邊緣測試1輸入412連接到邊緣模式測試器件MR的柵極，可以控制讀出電路400的邊緣模式測試能力。
邊緣測試1輸入412中的低電平信號導通了邊緣測試模式器件MR，以初始化第一邊緣測試模式。導通器件MR，稍增大了參考支路403中流過的電流，并且由于電流鏡象連接，第一讀出支路401中流動的電流也增加。以這種方式，輸出節(jié)點414處的輸出電勢降低。因此，如果熔絲器件450讀出并標識為已編程，而熔絲器件450的編程狀態(tài)為邊緣，則該邊緣測試模式將使熔絲器件讀出為未編程。指示熔絲器件例如熔絲器件450為已編程和未編程狀態(tài)的輸出節(jié)點414處的讀出電壓取決于讀出電路400的Vcc、已編程和未編程的熔絲器件的電阻、以及其它因素。
標識為未編程的熔絲器件450為邊緣的，但也可以通過本發(fā)明的邊緣測試第二模式來檢測。邊緣測試0輸入410上的低電平信號導通了邊緣模式測試器件M1。導通器件M1減少了器件的電阻，因此上拉了輸出節(jié)點414上的輸出電勢。如果在讀出期間熔絲器件450標識為未編程，但為邊緣的，那么輸出節(jié)點414上的輸出電勢也這樣顯示出。換句話說，輸出節(jié)點414上的輸出電勢將增加，足以使讀出的標識的值顯示已編程的熔絲器件。
以這種方式，本發(fā)明的讀出電路400減少了由邊緣地已編程或未編程熔絲器件造成的字斷失效的可能性。本發(fā)明的邊緣模式測試裝置以檢測圖4中的第二讀出支路405中的邊緣熔絲器件類似的方式操作。因此，如果第一和第二讀出支路401和405的熔絲器件都用做冗余熔絲，并且都在需要的狀態(tài)中進行驗證，那么可進一步減少字斷失效的可能性。
如圖5所示，本發(fā)明的熔絲器件可以冗余陣列排列。最好將它提供給冗余熔絲器件，因此如果探針測試檢測出特定的熔絲器件失效，或不知何故有損壞，那么可用類似的熔絲器件代替。
圖5提供了根據本發(fā)明一個實施例熔絲器件的冗余陣列如何排列的例子。圖5中的冗余熔絲器件的陣列包括兩個熔絲電路501和503，每個包括與圖4的讀出電路400類似的熔斷電路和參考電路、以及邏輯OR門505。熔斷電路501包括讀出支路520、參考支路521以及第二讀出支路522。讀出支路520和522的輸出，例如圖4中的輸出414，連接到邏輯OR門505。類似地，熔斷電路503包括第三支路507、參考支路509、以及第四讀出支路511。熔斷電路503的每個讀出支路的輸出都類似地連接到邏輯OR門505。
在圖5的冗余熔絲陣列中，如果編程讀出支路520、522、507和511中的任何一個，那么來自OR門505的輸出信號將與編程的熔絲器件產生的信號一致。因此，熔絲器件編程器可選擇編程一個、一些或圖5的冗余熔絲陣列中的全部熔絲器件，可獲得相似的結果。該措施為熔絲編程器確定熔斷編程和驗證時間之間的可接受的折衷提供了靈活性，和編程熔絲器件的確定性。例如，熔絲編程器可選擇僅編程一個熔絲器件，并驗證它，如果它通過以上介紹的邊緣模式測試順序，并停止在那里，否則將編程另一個熔絲器件?；蛘?，熔絲編程器可決定在圖5的冗余熔絲陣列中編程全部四個熔絲器件，以確保熔絲被編程。
在一個實施例中，OR門505包括連接到后接NAND門的每個讀出支路的輸出的反相器構成。以這種方式，每個反相器都有相同的斷路點或導通電壓。在另一個實施例中，使用連接到后接反相器的所有輸出的NOR門構成OR門505。然而，由于層疊的p溝道器件，這種配置會使來自讀出支路520、522、507和511進入OR門505的每個信號的斷路點不同。要進一步優(yōu)化，可選擇形成OR門505的器件的尺寸，以使OR門505內的反相器的斷路點與提供最大靈敏度的節(jié)點440處的參考電壓匹配。
在另一實施例中，可使用AND門代替OR門505。這種配置可理想地確保未編程的熔絲器件。在該實施例中，邊緣地未編程的熔絲器件不能影響代替OR門505的AND門的輸出。此外，在其它實施例中，可使用XOR門代替OR門505。在例如多晶硅線斷裂的情況下使用XOR門，熔絲顯示為被編程。使用XOR門可使熔絲陣列很有用，即使需要未編程的狀態(tài)。以這種方式，本發(fā)明的冗余熔絲陣列提供了附加的靈活性，并能補償有缺陷的熔絲器件、有缺陷的電路設置、或錯誤的編程。
在一個實施例中，提供附加的組合的邏輯，因此可以讀出和鎖定圖5的熔絲陣列中的熔絲器件的狀態(tài)。仍然參考圖5，OR門505連接到NAND門530，并通過反相器535到另一個NAND門504。通過讀出啟動輸入416提供到NAND門530和540(圖4)的另一個輸入。第一NAND門530的輸出連接到預置(PRE#)輸入，第二NAND門540的輸出連接到邊觸發(fā)的觸發(fā)器550的清除(CLR#)輸入。如本領域公知的后接‘#’的信號名稱所指示的，PRE#和CLR#輸入為低態(tài)激活。PRE#和CLR#輸入在圖5所示的實施例中異步，但在其它實施例中可以為同步。觸發(fā)器550也接收時鐘輸入，并在數據輸入處接收熔絲器件的另一個陣列的輸出，因此熔絲陣列串聯(lián)，每個熔絲陣列的狀態(tài)很容易串行地讀出。
到讀出電路的復位信號斷定讀出啟動信號416。在信號線532上的OR門505的輸出處提供熔絲陣列的狀態(tài)，兩個信號提供到NAND門530和540(在到達NAND門540之前來自OR門505的信號反相)。如果熔絲陣列的狀態(tài)為邏輯“1”，那么NAND門530的輸出信號為低電平，可以斷定PRE#信號。相反，如果熔斷陣列的狀態(tài)為邏輯“0”，那么NAND540的輸出信號為低電平，可以斷定CLR#信號。以這種方式，包括熔絲電路501和503的熔絲陣列的狀態(tài)可以存儲在觸發(fā)器550中，以后將掃描或內部地使用。本領域的普通技術人員應該理解也可以使用與觸發(fā)器550有類似功能的其它類型的鎖存器電路或觸發(fā)器。此外，應該理解，雖然顯示出包括OR門505、NAND門530和540以及觸發(fā)器550的組合和存儲邏輯連接到熔斷陣列，但根據包括單個熔絲的讀出電路，也可以使用本發(fā)明的組合和存儲邏輯。
因此，本發(fā)明靜態(tài)、低電流讀出電路具有可靠地并安全地讀出具有低編程電流的熔絲的狀態(tài)的能力，同時可防止未編程的熔絲器件的錯誤編程。本發(fā)明的讀出電路的靜態(tài)特性也具有不需要特定的定時電路的優(yōu)點。此外，本發(fā)明的讀出電路為自偏置并且較穩(wěn)定，因此，即使制造公差、溫度以及電壓變化，熔絲器件的狀態(tài)也可以可靠地讀出出。對于低電流和高靈敏度本發(fā)明的讀出電路最優(yōu)選，即使兩個狀態(tài)之間的電阻變化較小，也可以可靠的讀出熔絲器件的已編程的與未編程的狀態(tài)。此外，本發(fā)明的邊緣測試模式可減小由于邊緣的已編程的或未編程的熔絲器件導致的字段失效的可能性。本發(fā)明的熔絲器件和讀出電路可容易地延伸形成冗余熔絲陣列，并能配置進行差動和單端的讀出。
本發(fā)明的熔絲讀出電路具有以上所有的優(yōu)點，同時保持了較小的讀出電路尺寸。在一些實施例中，設置的熔絲讀出電路的參考支路非常接近兩個熔絲讀出支路。集成電路器件上的熔絲讀出電路的參考和讀出支路非常接近使制造偏差和讀出電路的器件之間較短的內連造成的器件的失配的可能性最小化，同樣也減小了電壓降低和噪聲的影響。
本發(fā)明一個實施例的熔絲編程和讀出方法圖示在圖6中。選擇性地編程和讀出熔絲器件的狀態(tài)的方法開始于處理塊600。在判定塊601中，可以確定是否需要編程熔絲器件。如果需要編程熔絲器件，在處理塊605中，用例如以上參考圖3介紹的熔絲編程電路編程熔絲。在處理塊607中，讀出電路讀出熔絲器件的狀態(tài)，確定是否已編程。在判定塊617中，如果熔絲器件已在步驟619編程，測試熔絲器件確定是否已邊緣地編程并且以后可能出故障。在判定塊617中，如果器件未編程，那么本發(fā)明的方法可以確定是否在判定塊625可以得到冗余熔絲器件。
在判定塊621，如果熔絲器件已確定為邊緣的，并且可以得到冗余熔絲器件(判定塊625)，在判定塊605中再次開始編程冗余熔絲。如果確定器件為邊緣的，但不能得到冗余熔絲器件，缺陷的器件顯示在處理塊624中。如果要選擇性地編程其它的熔絲(判定塊625)，那么處理返回到判定塊601，反之處理在塊627處結束。
再參考判定塊621，如果確定熔絲器件不是邊緣的，器件在步驟623處指示為良好。然后如上所述，如果有另外的器件要選擇性編程，那么處理在判定塊601處重新開始。如果所有的器件都按照需要已經選擇性地編程，那么處理在塊627處結束。
再回到判定塊601，如果需要熔絲器件保持未編程，那么在塊603內讀出器件的狀態(tài)。在判定塊609中，如果器件已編程，顯示有故障，處理終止，除非有其它器件要選擇性編程(步驟625和627)。在另一實施例中，冗余熔絲器件的一個陣列連接到邏輯AND門，因此沒有顯示故障，除非陣列中的所有熔斷元件不是已編程就是邊緣地未編程。再回到判定塊609，如果熔絲器件未編程，那么在處理塊611中測試，以確定熔絲器件是否為邊緣的。如果有發(fā)現(xiàn)熔絲器件為邊緣的，顯示有故障(除非提供了以上介紹的冗余陣列)，處理終止于塊627，除非有要選擇性編程的其它器件(處理塊623)。或者，如果熔絲器件未編程，也沒有發(fā)現(xiàn)為邊緣的，那么器件合格，它的狀態(tài)存儲在適當的地方，如果有要選擇性編程的附加器件，那么繼續(xù)處理。應該注意，雖然在一個實施例中讀出步驟接在編程熔絲器件的步驟之后，但在另一實施例中，可以首先讀出熔絲器件的狀態(tài)，然后如果需要再編程。
因此，本發(fā)明提供了一種能用于最新的低電壓、低結擊穿電壓的工藝技術的熔絲器件。然而，任何一個本領域的普通技術人員在讀了以上的說明后，可以對本發(fā)明做出許多變形和修改，應該理解通過示例顯示和介紹的特定實施例并不限定本發(fā)明。因此，不同實施例的細節(jié)并不限定權利要求書的范圍，本發(fā)明的實質限定在權利要求書中。
權利要求
1.一種熔性連接器件，設置在半導體襯底上，用于提供選擇電連接，該熔性連接器件包括具有第一電阻的多晶硅層；以及形成在多晶硅層上的硅化物層，硅化物層具有低于第一電阻的第二電阻，硅化物層成塊形成電不連續(xù)處，對應于施加在硅化物層上的預定編程電勢，因此熔性連接器件的電阻能選擇性地增加。
2.根據權利要求1的熔性連接器件，還包括電連接到硅化物層的相對端、用于接收編程電勢的至少第一和第二接點。
3.根據權利要求2的熔性連接器件，其中接點包括鎢栓。
4.根據權利要求2的熔性連接器件，包括電連接到硅化物層的每端、用于接收編程電勢的九個接點。
5.根據權利要求1的熔性連接器件，其中編程電勢約為2伏。
6.根據權利要求1的熔性連接器件，其中硅化物層包括TiSi2。
7.根據權利要求6的熔性連接器件，其中硅化物層約為200-400埃厚。
8.根據權利要求1的熔性連接器件，其中多晶硅層約為2500埃厚。
9.根據權利要求1的熔性連接器件，其中多晶硅層的薄層電阻大于500歐姆每方塊，硅化物層的薄層電阻為1-10歐姆每方塊。
10.根據權利要求1的熔性連接器件，其中多晶硅層由多晶硅膜形成、硅化物層由硅化物膜形成。
11.根據權利要求1的熔性連接器件，其中熔性連接器件包括熔斷區(qū)，熔斷區(qū)的長度為熔斷區(qū)寬度的4到25倍。
12.根據權利要求11的熔性連接器件，其中熔斷區(qū)的寬度約為.22微米。
13.根據權利要求1的熔性連接器件，其中多晶硅層為p型摻雜。
14.根據權利要求1的熔性連接器件，其中多晶硅層為n型摻雜。
15.根據權利要求1的熔性連接器件，其中多晶硅層包括一個n型摻雜的第一區(qū)和至少一個p型摻雜的第二區(qū)，在多晶硅層中形成至少一個p-n結。
16.一種熔絲，設置在半導體襯底上，具有第一未編程的電阻，熔絲包括多晶硅層；以及形成在多晶硅層上的硅化物層，硅化物層成塊形成電不連續(xù)處，對應于施加在硅化物層上的預定編程電勢，因此熔性連接器件的電阻能選擇性地增加到第二編程的電阻。
17.根據權利要求16的熔絲，還包括電連接到硅化物層、用于接收編程電勢的第一和第二接點。
18.根據權利要求17的熔絲，其中接點包括鎢栓。
19.根據權利要求17的熔絲，包括電連接到硅化物層的每端、用于接收編程電勢的九個接點。
20.根據權利要求16的熔絲，其中編程電勢約為2伏。
21.根據權利要求16的熔絲，其中硅化物層包括TiSi2。
22.根據權利要求21的熔絲，其中硅化物層約為200-400埃厚。
23.根據權利要求16的熔絲，其中多晶硅層約為2500埃厚。
24.根據權利要求16的熔絲，其中第二編程的電阻至少十倍于第一未編程的電阻。
25.根據權利要求16的熔絲，其中多晶硅層為p型摻雜。
26.根據權利要求16的熔絲，其中多晶硅層為n型摻雜。
27.根據權利要求16的熔絲，其中多晶硅層包括一個n型摻雜的第一區(qū)和至少一個p型摻雜的第二區(qū)，在多晶硅層中形成至少一個p-n結。
28.根據權利要求16的熔絲，其中多晶硅層的薄層電阻大于500歐姆每方塊，硅化物層的薄層電阻為每1-10歐姆每方塊。
29.根據權利要求16的熔絲，其中多晶硅層由多晶硅膜形成，硅化物層由硅化物膜形成。
30.根據權利要求16的熔絲，其中熔性連接器件包括熔斷區(qū)，熔斷區(qū)的長度為熔斷區(qū)寬度的4到25倍。
31.根據權利要求30的熔性連接器件，其中熔斷區(qū)的寬度約為.22微米。
32.一種形成熔絲的方法，包括以下步驟在半導體襯底上形成多晶硅層；在多晶硅層上形成硅化物層；以及在硅化物層的每端形成接點，接點電連接到硅化物層，因此編程電勢施加到其上，以編程熔性連接器件。
33.根據權利要求32的方法，還包括摻雜多晶硅層為p型的步驟。
34.根據權利要求32的方法，還包括摻雜多晶硅層為n型的步驟。
35.根據權利要求32的方法，還包括步驟摻雜多晶硅層為n型；以及在n型多晶硅層中形成p型區(qū)，因此多晶硅層包括至少一個p-n結。
全文摘要
一種熔性連接器件(100),設置在半導體襯底(107)上,用于提供選擇電連接,本發(fā)明的熔性連接器件包括硅化物層(104)和多晶硅層(105),硅化物層形成在多晶硅層上,熔性連接器件具有第一電阻。硅化物層成塊形成電不連續(xù)處,對應于施加在硅化物層上的預定編程電勢,因此熔性連接器件的電阻能選擇性地增加到第二編程的電阻。
文檔編號H01L23/525GK1202277SQ96198416
公開日1998年12月16日 申請日期1996年9月30日 優(yōu)先權日1995年9月29日
發(fā)明者M·T·波爾, M·阿拉維 申請人:英特爾公司