專利名稱：具有波紋形電極的疊層電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體器件及其制作方法。
多種多樣的半導體器件已被用于集成電路和大規(guī)模集成(LSI)電路中，在用作其它用途的半導體器件中，動態(tài)隨機存儲器(以下簡稱DRAM)是本領(lǐng)域中為人所熟知的隨機讀寫存儲器，DRAM的工作體現(xiàn)在各存貯單元上，每個存貯單元都是由單一傳導晶體管和單一電容器共同構(gòu)成。在這種結(jié)構(gòu)中，DRAM的每個存貯單元都具有簡單的結(jié)構(gòu)并適宜于半導體器件的高度集成。
有關(guān)DRAM的這種存貯單元的最新技術(shù)進展傾向于采用具有三維結(jié)構(gòu)的電容器，以便于在更高的密度對DRAM進行集成。這是因為電容器的這種三維結(jié)構(gòu)使電容器占用的面積減小，并使電容器的結(jié)構(gòu)更精細?？傊哂腥S結(jié)構(gòu)的這種電容器可以被稱之為三維電容器，它具有一個下置電極、一個上置電極以及一個置于下置電極和上置電極之間的絕緣介質(zhì)薄膜。下置電極和上置電極可以被籠統(tǒng)地分別稱作第一電極和第二電極，而所述絕緣介質(zhì)薄膜則可被稱為電容絕緣薄膜。此外，下置或第一電極還常被稱作存貯電極。
同時，三維電容器還應(yīng)具有比預(yù)定電容更大的電容，以保證DRAM工作的穩(wěn)定性和可靠性，在此情況下，人們已在考慮增大包含于三維電容器中的下置或第一電極的表面面積。
其中，值得一提的是，三維電容器被分類成兩種，即溝槽型電容器和疊層型電容器，它們被分別簡稱作溝槽電容器和疊層電容器。雖然溝槽電容器和疊層電容器均各有優(yōu)缺點，但在抗其它電路產(chǎn)生的噪聲和α射線的特性以及小電容下的工作穩(wěn)定性方面，疊層電容器優(yōu)于溝槽電容器。因此，對于要求設(shè)計標準在0.15微米左右的1Gb DRAM，人們期望疊層電容器比溝槽電容器有效。
針對這種疊層電容器，最近人們提出了許多有關(guān)鰭式結(jié)構(gòu)和圓柱結(jié)構(gòu)的設(shè)計。
例如號碼為Hei 5-82750，即82，750/1993的尚未進行實質(zhì)審查的日本專利文獻公開一種鰭結(jié)構(gòu)的疊層電容器，此項內(nèi)容將被稱作第一項參考技術(shù)。在它所公開的疊層電容器中，下置或第一電極的形狀被做成具有一組彼此隔離開來的鰭的鰭結(jié)構(gòu)。這組鰭連接于一個與半導體襯底相接觸的基干，并在半導體襯底上方沿水平方向從基干伸展出去，鰭與鰭之間留有空隙。換言之，所述的疊層電容器的下置電極從剖面看，就象一棵樹，它有樹干和從樹干伸展開來的一組樹枝。
這種疊層電容器的缺點是，它的鰭或枝在厚度變薄的時候機械強度變?nèi)?，因而下垂或變形?br> 此外，號碼為Hei4-264,767，即264767/1992的尚未進行實質(zhì)審查的日本專利文獻提供了一種圓柱結(jié)構(gòu)的疊層電容器，或可將其稱為第二項參考技術(shù)。在此第二項參考技術(shù)所提供的疊層電容器中，下置電極具有一個多圓柱結(jié)構(gòu)，它由一組直立的圓柱組成，這些圓柱直立在半導體襯底上成同軸關(guān)系并且每兩個相鄰的直立圓柱之間留有空隙。這種多圓柱結(jié)構(gòu)看似一組立于半導體襯底上的同軸的墻，并且每兩個相鄰的墻之間留有空隙。
在這種情況下，最好每個圓柱或墻的厚度都很薄，從而能夠獲得高集成度和大電容，但是這種薄墻壁的機械強度將變?nèi)?，并且還得為之開發(fā)出一種新材料，既很輕，又有良好的覆蓋臺階狀結(jié)構(gòu)的特性。在這些情況下，要想由增加圓柱以獲得更大電容也會受到限制。
在中間過渡階段，隨著DRAM的存儲容量的提高，單個存儲單元的平展面積變窄。但是，即使是在存貯容量提高的時候，每個電容器的電容也應(yīng)保持基本不變，以防止由于α射線輻射而造成的軟錯誤?？紤]到這種情況，在采用第一項參考技術(shù)的鰭結(jié)構(gòu)時，疊層電容器應(yīng)會變得更高。這將導致存儲單元的陣列部分和周邊部分的高度差異增大，由而引起光刻工藝中的分辨率下降以及連線的斷線或短路。
本發(fā)明的第一個目的是提供一種具有疊層結(jié)構(gòu)，并具有好的機械強度的電容器。
本發(fā)明的第二個目的是提供一種具有上述類型并可以容易地用厚度很薄的薄膜制成的電容器。
本發(fā)明的第三個目的是提供一種包含上述電容器的半導體器件。
本發(fā)明的第四個目的是提供一種制作上述電容器和半導體器件的方法。
作為本發(fā)明的第一項內(nèi)容，一種電容器包括第一電極、與第一電極相對的第二電極以及置于第一電極和第二電極之間的絕緣介質(zhì)薄膜。第一電極包含一個從剖面看由一系列折迭部分分段組成的波紋形電極。所述波紋形電極是由成份為導電材料的波紋形的墻壁來界定的，所述波紋形的墻壁包括一系列折迭的部分并且包圍著一個空區(qū)。
根據(jù)本發(fā)明的第二項內(nèi)容，一種用作存儲單元的半導體器件包括一個晶體管和一個電容器，所述電容器連接于所述晶體管并且包含有一個連接于所述晶體管的第一電極、與第一電極相對的第二電極、以及置于第一電極和第二電極之間的一個絕緣介質(zhì)薄膜。電容器的第一電極包括一個從剖面看由一系列折迭部分分段構(gòu)成的成波紋形的波紋形電極。而所述晶體管包括一個擴散進半導體襯底的第一區(qū)、一個擴散進半導體襯底的第二區(qū)，在第一區(qū)和第二區(qū)之間的半導體襯底上留有一個溝槽區(qū)；所述晶體管還包括一個在溝槽區(qū)上的柵絕緣薄膜、一個淀積在柵絕緣薄膜上的柵電極、一根電連接于第一區(qū)的位(bit)線、一根連接于柵電極上的字(word)線、以及一個將晶體管的第二區(qū)和電容器的第一電極電連接起來的導電體。
根據(jù)本發(fā)明的第三項內(nèi)容，一種方法用于制作由一個第一電極、一個與第一電極相對的第二電極以及一個置于第一電極和第二電極之間的絕緣介質(zhì)薄膜構(gòu)成的電容器。所述方法包括下列步驟制作一個具有波紋形的側(cè)壁的模具；將波紋形的側(cè)表面用一個波紋形狀的導電薄膜覆蓋起來；將所述模具與所述導電薄膜分離，保留所述波紋形狀的導電薄膜從而形成一個用作第一電極的波紋形電極。
其中，制作模具的步驟還包括下列內(nèi)容選擇第一種隔離材料和不同于第一種隔離材料的第二種隔離材料；交替地將第一種隔離材料的第一重隔離薄膜和第二種隔離材料的第二重隔離薄膜疊層在一起，形成一個第一種和第二種隔離薄膜的疊層，該疊層包含一組第一種隔離薄膜和第二種隔離薄膜，它有一個中心區(qū)域和一個周邊區(qū)域，周邊區(qū)域圍繞在中心區(qū)域的周圍；將第一種隔離薄膜從所述周邊區(qū)域去除，而保留所述中心區(qū)域和第二種隔離薄膜，以此將所述疊層制作成鋸齒形，從而成為波紋構(gòu)形的側(cè)表面。這樣，就制成了所述模具。制作所述模具的步驟還可以有另一種選擇，它包括下列內(nèi)容選擇第一種隔離材料和不同于第一種隔離材料的第二種隔離材料；交替地將第一種隔離材料的第一重隔離薄膜和第二種隔離材料的第二重隔離薄膜疊層在一起形成一個第一種和第二種隔離薄膜的疊層，該疊層包含一組第一種隔離薄膜和第二種隔離薄膜，它具有一個設(shè)定區(qū)域和一個周邊區(qū)域，周邊區(qū)域圍繞在設(shè)定區(qū)域的周圍；對疊層的設(shè)定區(qū)域進行打孔，形成一個穿透疊層的接觸孔，將一種等同于第二種隔離材料的支柱材料填充于所述接觸孔中，形成一個支柱；僅將所述疊層的周邊區(qū)域中的第一種隔離材料刻蝕掉，而所述支柱以及第二種隔離薄膜則不被刻蝕掉，保留在疊層中，從而成為所述模具。
圖面說明

圖1(A)至1(F)是按照工藝順序描述現(xiàn)有技術(shù)中的一種方法的剖視圖。
圖2是用來描述現(xiàn)有技術(shù)中的另一種方法的剖視圖。
圖3(A)是本發(fā)明的第一個實施例所提供的半導體器件的平面示意圖。
圖3(B)是圖3(A)中所示的半導體器件沿B-B線的剖視圖。
圖4(A)至4(F)是用來按步驟描述制作圖3(A)和3(B)中所給出的半導體器件的方法的剖視圖。
圖5(A)至5(C)是用來描述制作圖3(A)和3(B)中所給出的半導體器件的另一種方法的剖視圖。
圖6是可用圖5(A)至5(C)所示的方法來制作的半導體器件的改變形式。
圖7(A)至7(F)是用來制作圖3(A)和3(B)所給出的半導體器件的第三種方法的剖視圖。
圖8是關(guān)于本發(fā)明所提供的半導體器件和現(xiàn)有技術(shù)中的半導體器件的特性比較示意圖。
圖9是本發(fā)明的第二個實施例所提供的半導體器件的剖視圖。
圖10是本發(fā)明的第三個實施例所提供的半導體器件的剖視圖。
為便于更好理解本發(fā)明，下面先描述一種現(xiàn)有技術(shù)中的半導體器件，它與本說明書前敘部分中所引用的第一項參考技術(shù)大致相同，如圖1(A)至1(F)所示。在圖1(A)中，制備好的P型半導體襯底101的主表面朝向圖1(A)的上方，背面朝向圖1(A)的下方。半導體襯底101的主表面被選擇性地氧化，以形成多個場氧化物薄膜，在圖1(A)至(F)中，這些場氧化物薄膜僅用一個場氧化物薄膜102來表示，半導體器件的各元件區(qū)就是在這些場氧化物薄膜中形成的。在本實例中，每個元件區(qū)都界定一個存儲單元區(qū)，在圖1(A)至1(F)中，這些存儲單元區(qū)都僅用一個存儲單元區(qū)來代表。
如圖1(A)所示，在半導體襯底101的主表面上的存儲單元區(qū)之內(nèi)依次形成一個柵氧化物薄膜103和一個柵電極104。通過將N+雜質(zhì)擴散入半導體襯底101中，在位于柵氧化物薄膜103兩側(cè)的存儲單元區(qū)中形成第一擴散層和第二擴散層，即N+型區(qū)域105和106。第一擴散區(qū)105將與一根柵線連接，而第二擴散層106則作為一個存貯結(jié)點，有關(guān)柵線和存貯結(jié)點的內(nèi)容將在下文介紹。這樣，第一擴散區(qū)105、第二擴散區(qū)106、柵氧化物薄膜103和柵電極104就共同形成了一個傳導晶體管。此外，在場氧化物薄膜102上還有一個柵電極連接圖形107，它電連接于與上述存儲單元相鄰的另一個存儲單元的柵電極，圖1(A)至1(F)未給出該存儲單元。
接下來，如圖1(A)所示，用化學氣相淀積(CVD)方法淀積上一個層間絕緣薄膜108。一個可以是氮化硅薄膜的刻蝕攔阻薄膜109也通過CVD方法被淀積在層間絕緣薄膜108上。之后，成份為二氧化硅的第一隔離薄膜110、摻N+型雜質(zhì)的第一多晶硅薄膜111、成份為二氧化硅的第二隔離薄膜112、摻N+型雜質(zhì)的第二多晶硅薄膜113和成份為二氧化硅的第三隔離薄膜114被依次淀積在刻蝕攔阻薄膜109上。其中，第一、第二、第三隔離薄膜110、112、114的厚度均為30納米，而第一和第二多晶硅薄膜111、113的厚度均為20納米。
如圖1(B)所示，利用反應(yīng)離子刻蝕(RIE)方法進行干法刻蝕，選擇性地依次刻蝕第三隔離薄膜114、第二多晶硅薄膜113、第二隔離薄膜112、第一多晶硅薄膜111，第一隔離薄膜110、刻蝕攔阻薄膜109和層間絕緣薄膜108，從而在第二擴散層106上打開一個接觸孔115，使第二擴散層106的表面暴露出來。
然后，在接觸孔115的內(nèi)表面上和第三隔離薄膜114上淀積一個第三多晶硅薄膜116，如圖1(C)所示。和第一、第二多晶硅薄膜111、113一樣，所示第三多晶硅薄膜116也摻有N+型雜質(zhì)，其厚度約為50納米。
接著，利用光刻工藝和干法刻蝕工藝，將隔離薄膜110、112、114和多晶硅薄膜111、113組成的疊層結(jié)構(gòu)制作成如圖1(D)所示的圖形形狀，從此以后，該形狀將被稱作存貯電極構(gòu)形。
由圖1(D)立即可知，在上述圖形制作過程中，層間絕緣薄膜108未被刻蝕，這說明是刻蝕攔阻薄膜109的保護作用使層間絕緣薄膜108免受刻蝕。
下面，用濕法刻蝕將第一、第二、第三隔離薄膜110、112、114去掉，該濕法刻蝕使用的刻蝕劑由包括氟酸在內(nèi)的化學溶液構(gòu)成。在濕法刻蝕過程中，刻蝕攔阻薄膜109不被刻蝕，依然保護層間絕緣薄膜108，使其不被刻蝕劑刻蝕。
這樣，只有第一、第二、第三多晶硅薄膜111、113和116保留在刻蝕攔阻薄膜119上，其形狀如圖1(E)所示，它們共同作為電容器的下置電極，也即電容器的存貯電極來工作，下文將對此詳述。如圖1(E)，該存貯電極具有樹形結(jié)構(gòu)，其樹干垂直于第二擴散層106的表面，其第一、第二、第三枝118、119、120從樹干向側(cè)方伸展。這樣的樹形結(jié)構(gòu)也可以被稱作是具有第一、第二、第三鰭，即118、119、120三個鰭的鰭形結(jié)構(gòu)。
如前所述，在厚度上，第三鰭120和樹干厚于第一、第二鰭118和119，以便于給第一、第二鰭和樹干118和119以足夠的支撐力。于是，我們就制成了具有第一、第二、第三鰭或枝118、119、120的三重鰭結(jié)構(gòu)的存貯電極121。其中，鰭或枝118、119、120連在樹干上，樹干對它們起支撐作用。
然后，在圖1(F)中被用一道粗線劃出來的一個絕緣介質(zhì)薄膜122被淀積在三重鰭結(jié)構(gòu)的存貯電極的整個表面，該絕緣介質(zhì)薄膜122也可以被稱作為電容器絕緣介質(zhì)薄膜，如圖1(F)所示。再在存貯電極上形成一個摻N+型雜質(zhì)的多晶硅薄膜，并用RIE干法刻蝕工藝加工其形狀，將其作成電容器的上置電極123。該上置電極123也可被稱作為平板電極。
于是，我們制成了存儲單元，也就是由單一傳導晶體管和單一電容器組成的半導體器件。在之后的工藝中，在第一擴散層105上形成一根位(bit)線與之相連，并將位線通過層間絕緣薄膜108放在平板電極123上。
圖1(A)至(F)所示半導體器件的缺陷已在本說明書的前敘部分中描述。
下面參照圖2來介紹現(xiàn)有技術(shù)中的另一種半導體器件，它與本說明書前敘部分中所引用的第二項參考技術(shù)大致相同。該半導體器件也是由一個傳導晶體管和一個電容器組成。
如圖2所示。制備一個P型硅襯底201，其主表面朝上，背面朝下。在襯底主表面上形成多個場氧化物薄膜從而界定各元件區(qū)，即存儲單元各區(qū)。圖中僅用一個場氧化物薄膜202來代表所有的場氧化物薄膜。然后，在每個存儲單元區(qū)之內(nèi)依次形成一個柵氧化物薄膜203和一個柵電極204。下一步是進行擴散，在柵氧化物薄膜203和柵電極204的兩側(cè)上形成N+型第一擴散層205和第二擴散層206。于是，我們制成了包含有第一、第二擴散層205、206、柵氧化物薄膜203和柵電極204的傳導晶體管。
用一個層間絕緣薄膜207將場氧化物薄膜202和傳導晶體管覆蓋。再將層間絕緣層207選擇性地開一個口，從而在第二擴散層206上形成一個用作存貯結(jié)點的接觸孔。
接下來就是在第二擴散層206上形成電容器。具體過程是，在第二擴散層206上形成一個用作電容器的下置電極的一部分的底層電極208，并與第二擴散層206進行電連接。在底層電極208上形成一組圓柱形的電極作為存貯電極。在此實例中，第一、第二、第三圓柱電極209、210、211在底層電極208上作同軸排列并電連接于底層電極208。第一圓柱電極209的直徑小于第二圓柱電極210的直徑，而第二圓柱電極210的直徑則小于第三圓柱電極211的直徑。換言之，第一、第二、第三圓柱電極209、210、211的直徑按209到210到211的順序順次增大。于是，一個用作存貯電極的具有三重圓柱結(jié)構(gòu)的電容器下置電極212就制成了。
在形成存貯電極之后，形成一層絕緣薄膜213將存貯電極212的全部表面覆蓋，在絕緣薄膜213上淀積成一個用作平板電極的上置電極214，從而完成電容器的制作。至此，我們在存儲單元區(qū)內(nèi)制成了由單一傳導晶體管和單一電容器組成的半導體器件。
如圖2所示，第一、第二、第三圓柱電極的每一個相對于半導體襯底201的主表面垂直而立，就象直立在底層薄膜208上的幾座墻，并具有從底部到頂部的隆起高度。換言之，每個圓柱電極或者說每座墻從底部到頂部的水準高度各不相同。
在這里，值得注意的是絕緣薄膜213和平板電極214應(yīng)該完全覆蓋幾座墻的表面。事實上，由于每座墻都很高，而且鑒于現(xiàn)有的用來形成平板電極214的材料，要用平板電極214來將幾座墻的所有表面覆蓋起來是很困難的。所以，圖2所示的電容器具有一定的缺點，這些缺點已在本說明書的前敘部分有所描述。
參見圖3(A)和圖3(B)，本發(fā)明的第一個實施例所提供的半導體器件包括一個傳導晶體管21和一個電容器22，二者都可以作為動態(tài)隨機存儲器(DRAM)中的存儲單元來工作。這里，傳導晶體管應(yīng)當與一根字(word)線23和一根位線24相連，而電容器22電連接于傳導晶體管21，并且每根字線23應(yīng)置于每根位線24之下。此外，位線24和字線23埋在層間絕緣薄膜25之中(見圖3(B))。
圖3(A)中還顯示了另外一根字線23′，它與鄰近的一個傳導晶體管相接(圖中未給出此鄰近的傳導晶體管)。為簡化描述，圖3(A)僅給出了位于字線23上方的部分和電容器22，電容器22在圖3(A)中用上置電極或平板電極26(圖中的劃斜線部分)來表示。此外，圖3(B)是圖3(A)沿B-B線的剖視圖。在圖3(B)中，層間絕緣薄膜25提供了一個基準表面，電容器22就疊在層間絕緣薄膜25提供的基準表面上。位線24和字線23位于基準表面以下，如圖3(B)所明示。
在圖3(B)中，傳導晶體管21包含有擴散進P型半導體襯底33的存儲單元區(qū)的N+型第一擴散層31和第二擴散層32、柵氧化物薄膜35以及組成字線23的一部分的柵電極。存儲單元區(qū)由一個場氧化物薄膜34和形成于存儲單元區(qū)之內(nèi)的第一、第二擴散層31、32來界定。傳導晶體管21本身的制作方法可以與圖1(A)至1(F)和圖2所示的方法相同。
這里，值得注意的是在圖3(A)和3(B)中，第一擴散層31通過一個接觸突起36和一個鎢質(zhì)位線基座37與位線24作電連接。為此，層間絕緣薄膜25被選擇性地打孔，在第一擴散層31上形成一個接觸孔，填充接觸孔，從而在接觸孔內(nèi)形成接觸突起36，并且接觸突起36與位線基座37相連，位線基座37與位線24相連。如圖3(B)所示，位線24被層間絕緣薄膜25覆蓋并埋在其中。最后形成層間絕緣薄膜25，覆蓋字線23、23′、位線24并提供一個制備電容器22的基準表面。
進一步，透過層間絕緣薄膜25打開一個接觸孔38，觸及第二擴散層32，填充接觸孔38，從而形成電容器22的接觸突起39，接觸突起39延伸至層間絕緣薄膜25所提供的基準表面。接觸突起39由導電材料構(gòu)成。
這樣，如前所述，第一擴散層31電連接于位線24，并可稱之為位線層，而第二擴散層32電連接于電容器22，并可稱之為存貯層。
在提供了基準表面的層間絕緣薄膜25上，電容器22以圖3(B)所示的疊層的方式存在，更具體地說，電容器22具有一個下置電極、一個上置電極和一個置于下置電極和上置電極之間的絕緣薄膜。下置電極和上置電極可以分別被稱作第一和第二電極。在圖3(B)所示的實例中，電容器22的下置電極包括一個位于層間絕緣薄膜25所提供的基準表面上并電連接于接觸突起39的底層41。并且，該下置電極還包含有一個延伸的部分42，如圖3(B)所示，從橫斷面看，該延伸部分42具有象波紋管一樣的構(gòu)形，它連接于底層41上，從基準表面上延伸出來。波紋形狀的延展部分42的平面視圖為矩形，如圖3(A)所示，它圍繞著一個矩形的空區(qū)(圖3(A))，該矩形空區(qū)形成于延展部分42的中央。延展部分的內(nèi)側(cè)鄰近矩形空區(qū)，外側(cè)遠離矩形空區(qū)。
制作上述波紋形結(jié)構(gòu)的方法將在下文詳述。該波紋形結(jié)構(gòu)具有一系列的折皺或疊紋，這些皺和紋交替出現(xiàn)在內(nèi)側(cè)和外側(cè)。換言之，波紋形結(jié)構(gòu)構(gòu)成一個連續(xù)的曲折的通道形狀，這個彎曲形狀的通道具有一組象條紋狀面盔的板條一樣的構(gòu)成，板條在延伸部分42內(nèi)側(cè)和外側(cè)間橫向伸展并且每兩個相鄰的面盔板條間都留有空隙，波紋形結(jié)構(gòu)的一組皺或紋連接著兩個相鄰的面盔板條，這些皺或紋的走向大致垂直于基準表面，如圖3(B)所示。于是，面盔板條一個壓疊著另一個并在相鄰兩個間留有空隙，豎直地構(gòu)成一個疊層結(jié)構(gòu)，支撐這種結(jié)構(gòu)的支撐力源于交替出現(xiàn)在延伸部分的內(nèi)側(cè)和外側(cè)的疊紋。在此點上，延伸部分42將被稱作波紋形部分成曲折部分。
該波紋形部分42，可以由導電材料構(gòu)成，如摻N+型雜質(zhì)的多晶硅，其厚度為10納米。
圖3(B)中，一個電容器絕緣介質(zhì)薄膜覆蓋了波紋形部分42的整個表面以及底層薄膜41的中央部分。并且，在電容器絕緣介質(zhì)薄膜43上形成了電容器22的平板電極26，作為上置電極或第二電極。因此，底層薄膜41和波紋形部分42被平板電極26覆蓋并埋于其中?？傊娺B接于傳導晶體管21的電容器22就是用上述方法制成的。于是，我們得到了DRAM的一個存儲單元，它由單一傳導晶體管21和單一電容器22共同構(gòu)成。
下面結(jié)合圖4(A)至4(F)，對制作圖3(A)和3(B)所示的半導體器件的方法加以說明。這里，設(shè)定圖4(A)至4(F)所示的半導體器件被用作1G DRAM的存儲單元。描述的順序是按照從圖4(A)到4(F)的工藝步驟的順序，而且各圖中的相同部件和部分采用一致的標號。
如圖4(A)，首先制備P型半導體襯底33，它的主表面朝向圖4(A)的上方，其背面與主表面相對。選擇性地對半導體襯底33局部進行氧化，形成場氧化物薄膜34。形成這樣的場氧化物薄膜的方法可以是溝槽元件隔離方法或者硅的凹槽局域氧化(LOCOS)方法，這兩種方法均是該領(lǐng)域中已知的方法。在半導體襯底33主表面上場氧化物薄膜之內(nèi)界定一個元件區(qū)或存儲單元區(qū)。在存儲單元區(qū)之內(nèi)形成一個MOS晶體管，作為傳導晶體管，它包括第一擴散區(qū)31、第二擴散區(qū)32、柵氧化物薄膜35和用作字線的一部分的柵電極23。第一、第二擴散區(qū)31和32可以被稱作位線擴散層和電容器擴散層，因為它們分別連接于位線24和電容器22。
在形成柵電極或字線23的同時，在場氧化物薄膜34上形成另一根字線23′，并使之與一個相鄰的存儲單元相連接。
在此實例中，柵氧化物薄膜35可以是厚度為6納米的氧化硅薄膜，而柵電極或字線23、23′則可以是硅化鈦/多晶硅多層薄膜，厚度為100納米，也可以稱之為鈦多硅薄膜。此外，第一、第二擴散層31和32由N+型擴散層構(gòu)成，深度為約0.1微米。
在這種情況下，利用化學氣相淀積(CVD)方法，淀積出厚度約為500納米，成份可以是氧化硅的層間絕緣薄膜的第一部分25a，并采用化學與機械拋光(CMP)方法將其表面拋光成平扁的表面。
然后，在第一擴散層31上對層間絕緣薄膜的第一部分25a進行開口或鉆孔，形成一個接觸孔，再用一種象鎢、氮化鎢、硅化鎢一類的導電材料填充接觸孔，從而形成電連接于第一擴散層31的位線突起36。
在層間絕緣薄膜的第一部分25a上用CVD方法淀積一個厚度為300納米的鎢薄膜，并通過光刻工藝和干法刻蝕工藝對此鎢薄膜進行精細圖形加工，最終形成位線24和位線基座37，如圖3(A)所示，位線基座37電連接于位線24。
接著，采用與層間絕緣薄膜的第一部分25a類似的方法，淀積出厚度為400納米的層間絕緣薄膜的第二部分25b，以將位線24和位線基座37覆蓋。這樣，層間絕緣薄膜的第一部分、第二部分25a和25b共同構(gòu)成了層間絕緣薄膜25。
下一步，利用精細圖形加工工藝，在第二擴散層32上對層間絕緣薄膜25打孔，形成一個接觸孔38。利用低壓CVD方法淀積一多晶硅層，這里的低壓CVD采用磷化氫與硅烷(SiH4)或二硅烷(Si2H6)的混合氣體。該多晶硅層包括有濃度為1.5×1019原子數(shù)/立方厘米的磷作為雜質(zhì)，利用CMP方法對其進行拋光，形成電容器接觸突起39。磷的濃度也可變?yōu)?.5×1020原子數(shù)/立方厘米。
下面，采用與電容器接觸突起39類似的方法，淀積一層含有磷雜質(zhì)，厚度為約200納米的多晶硅薄膜，用作對多晶硅薄膜進行圖形加工時的底層薄膜41。這里，多晶硅薄膜在圖中用標號41′表示，并在下文稱作未進行圖形加工的底層薄膜。
接著，用常壓CVD方法，將第一種三重隔離薄膜46和第二種三重隔離薄膜47以圖4(A)所示的方式交替疊層在底層薄膜41′上。第一種三重隔離薄膜46的每一重都是由磷硅玻璃(PSG)薄膜構(gòu)成，它含有克分子濃度為5％(5mol％)的磷，每重厚度為約70納米，第二種三重隔離薄膜的每一重由氧化硅薄膜構(gòu)成，每重厚度約為20納米。
如圖4(B)，用光刻工藝和干法刻蝕工藝對第一種、第二種三重隔離薄膜46、47和未進行圖形加工的底層薄膜41′進行圖形加工，將它們制作成圖形加工后的第一種、第二種三重隔離薄膜48、49和底層薄膜41。圖形加工后的第一種、第二種隔離薄膜48、49的每重及底層薄膜41的大小均為0.5平方微米。
此后，對圖形加工后的第一種隔離薄膜48進行刻蝕而使圖形加工后的第二種隔離薄膜49不受刻蝕影響，從而使在位于電容器接觸突起39上方的位置上、圖形加工后的第一種隔離薄膜48的中心部分作為絕緣支柱50加以保留。如圖4(C)所示。
進行這種選擇性刻蝕的方法是一種利用HF氣體的選擇性工藝處理方法，該方法公開在號碼為Hei6-181188，即181188/1994的日本專利文獻中，此專利尚未進行實質(zhì)審查。該方法在以下將被稱作選擇性HF氣體刻蝕。
具體地說，在充以600帕的HF氣體和不高于1帕的另一種氣體的混合氣作為反應(yīng)氣體的刻蝕間內(nèi)，在室溫下，按預(yù)定的時間長度對圖形加工后的第一種隔離薄膜48進行刻蝕。
在這種條件下，圖形加工后的第一種隔離薄膜48的每一重薄膜的刻蝕速率為1000納米/分鐘，而圖形加工后的第二種隔離薄膜49的每一重薄膜的刻蝕速率為1.5納米/分鐘?？紤]到這種情況，預(yù)定的刻蝕時間可定為8到10秒鐘，最后獲得的結(jié)果是，絕緣支柱50的每部分的直徑是約0.1微米，而且圖形加工后的第二種隔離薄膜49其兩個表面僅被輕微地刻蝕了0.4納米，就是說，僅僅減薄了其總厚度20納米的二十分之一。這說明，圖形加工后的第二種隔離薄膜49的每一重薄膜在厚度上絕不會發(fā)生嚴重問題。
如圖4(D)所示，在圖形加工后的第二種隔離薄膜40和絕緣支柱50的整個表面上形成一個厚度為20納米的波紋形電極薄膜51。波紋形電極薄膜51由一層低壓CVD方法淀積而成的、摻有濃度為1×1019至1×1020原子數(shù)/立方厘米的磷雜質(zhì)的多晶硅薄膜組成。
然后，用各向異性干法刻蝕方法對多晶硅薄膜進行各向異性或部分地刻蝕，從波紋形電極薄膜51將多晶硅薄膜的最外表部分和放在層間絕緣薄膜25上的一部分去除。
結(jié)果，波紋形電極42被保留在層間絕緣薄膜25、絕緣支柱50和圖形加工后的第二種隔離薄膜49上，如圖4(E)所示。從圖4(E)中可以看出，波紋形電極42通過底層薄膜41，與電容器接觸突起39作電連接。在此結(jié)構(gòu)中，底層薄膜41與波紋形電極42共同作為電容器的下置或第一電極。
采用濕法刻蝕法將圖形加工后的第二種隔離薄膜49和絕緣支柱50去除，這里所采用的濕法刻蝕法是在象氟酸一樣的化學刻蝕劑之內(nèi)進行。這樣，僅剩下波紋形電極42保留在底層薄膜41上，如圖4(F)所示。制成的波紋形電極42的大小為0.5平方微米，高度為0.3微米。
在去除圖形加工后的第二種隔離薄膜49和絕緣支柱50的過程中，層間絕緣薄膜25也不可避免地被濕法刻蝕工藝刻蝕了0.1微米的厚度。但這樣一個刻蝕厚度不會給層間絕緣薄膜25帶來任何嚴重問題。
為了避免對層間絕緣薄膜25的這種刻蝕，可以將一層富含硅原子的氮化硅或氧化硅薄膜覆蓋在層間絕緣薄膜25之上，作為掩膜絕緣薄膜。
如上所述，在制作該波紋形電極42的過程中，圖形加工后的第二種隔離薄膜49和絕緣支柱50被用作模具，該模具是以有良好選擇性的選擇性氣體HF刻蝕法形成的，因此，第一或下置電極具有精確的構(gòu)形，并作為存貯電極來工作。
隨后，在底層薄膜41和波紋形電極42上淀積一層很薄的氮化硅薄膜作為絕緣介質(zhì)薄膜43，其厚度為約5納米，再在氮化硅薄膜上淀積一層多晶硅薄膜作為電容器的平板或第二電極26，如圖3所示。這樣，存儲單元26的制作就完成了，它包括一個單一傳導晶體管和一個單一電容器。
實際上，平板或第二電極26應(yīng)當被淀積在波紋形電極42中的空隙上，為此，在具體設(shè)計中，圖形加工后的第一種隔離薄膜48中每一重薄膜的厚度兩倍于波紋形電極42和絕緣介質(zhì)薄膜43厚度之和。
下面結(jié)合圖5(A)至5(C)對制作圖3(B)中所示的存儲單元的另一種方法加以說明。圖5(A)至5(C)所示的方法與圖4(A)至4(C)所示的方法的不同之處在于制作圖5(A)至5(C)中用標號50所表示的絕緣支柱的方法不同，因此，下述說明將主要針對直到絕緣支柱50形成的一系列工藝步驟。從圖5(A)中可以看出，在形成未進行圖形加工的底層薄膜41′之前，其工藝過程與圖5中所示的工藝過程類似，所以，下述說明中，在形成未進行圖形加工的底層薄膜41′之前的工藝過程將被略去。
用常壓CVD方法，在未進行圖形加工的底層薄膜41′上淀積一組疊層結(jié)構(gòu)的隔離薄膜。具體而言之，第一種三重結(jié)構(gòu)的隔離薄膜46和第二種三重結(jié)構(gòu)的隔離薄膜47，以圖4(A)至4(F)所示的類似方式交替淀積成疊層，并像在圖4(A)至4(F)中那樣被分別稱為第一種隔離薄膜，這里，第一種隔離薄膜46是由BPSG(硼磷硅玻璃)薄膜構(gòu)成的，BPSG薄膜即含有硼玻璃和磷玻璃的氧化硅薄膜。在此實例中，第一種隔離薄膜的每一重薄膜都包括克分子濃度約為5％(5mol％)的磷和克分子濃度約為10％(10mol％)的硼，并且厚度為70納米。同時，第二種隔離薄膜47的每一重薄膜都由氧化硅薄膜構(gòu)成，厚度為約20納米。
如圖5(A)所示，成份可以是氮化硅的一層起保護作用的絕緣薄膜52被淀積在第一種隔離薄膜的最頂層的上面，厚度約為10納米。
見圖5(B)，用干法刻蝕法選擇性地去除起保護作用的絕緣薄膜52、第二種隔離薄膜47和第一種隔離薄膜46的某些部分，形成一個支柱孔53。該孔透過起保護作用的絕緣薄膜52、第二種隔離薄膜47和第一種隔離薄膜46，直徑為0.1微米，深度為150納米。
然后，采用CVD方法將成份為氧化硅的絕緣介質(zhì)54填充或掩埋于支柱孔53之中和起保護作用的絕緣薄膜52之上，厚度為約150納米。掩埋用絕緣介質(zhì)54的淀積工藝在400℃下進行，且用四乙氧基硅烷(TEOS)氣和氧氣的混合氣作為反應(yīng)氣體。有證據(jù)表明，這樣的混合氣體對于覆蓋臺階形狀的淀積過程具有很好的效果。
用CMP方法對掩埋用絕緣介質(zhì)54進行拋光，拋光到用作刻蝕攔阻薄膜的保護用絕緣薄膜52。如圖5(C)所示，絕緣支柱50被掩埋在第一種、第二種隔離薄膜46和47中。值得注意的是，在此例中，構(gòu)成絕緣支柱50的材料與第二種隔離薄膜47的材料是相同的，但在圖4(C)中，構(gòu)成絕緣支柱50的材料與第一種隔離薄膜46的材料是相同的。
對第一種隔離薄膜46、第二種隔離薄膜47和未進行圖形加工的底層薄膜41進行圖形加工，將它們分別地制作成圖形加工后的第一種隔離薄膜48、圖形加工后的第二種隔離薄膜49和底層薄膜41，就象圖4(B)所示的一樣。然后，進行選擇性氣體HF刻蝕，僅將圖形加工后的第一種隔離薄膜48去除。結(jié)果，類似圖4(C)所示的那樣，圖形加工后的第二種隔離薄膜49和絕緣支柱50被保留在底層薄膜41上。
按照這種方法，較之于結(jié)合圖4(C)所介紹的方法，可以很容易地控制選擇性HF工藝處理過程而將圖形加工后的第一種隔離薄膜48去除。在此，用一種混合氣體來填充處理室，該混合氣體由600帕HF氣體和壓力不高于1帕的水蒸汽組成，僅僅圖形加工后的第一種隔離薄膜48在室溫下被刻蝕。在此條件下，圖形加工后的第一種隔離薄膜48被刻蝕的速率為2000納米/分鐘，稱之為第一刻蝕速率，而圖形加工后的第二種隔離薄膜49和絕緣支柱50被刻蝕的速率為1.5納米/分鐘，稱之為第二刻蝕速率。第一刻蝕速率遠大于第二刻蝕速率，這意味著在選擇性氣體HF刻蝕過程中，有可能保持足夠的工藝處理的伸縮余地。
按照這種結(jié)構(gòu)，形成絕緣支柱50所采用的材料相對于HF氣體具有很低的腐蝕速率，即在本方法的工藝過程中被刻蝕的程度很小，這也意味著絕緣支柱50并不總是要位于圖形加工后的第二種隔離薄膜49的每一重薄膜的中心區(qū)，這一點不同于圖4(C)中所示的絕緣支柱的情況。
如圖6所示，絕緣支柱50位于靠近圖形加工后的第二種隔離薄膜49的下邊緣的部分。由是，在用上述方法形成波紋形電極42時，在存儲單元大小一定的時候，使波紋形電極42具有可選的平面構(gòu)形成為可能。
下面參見圖7(A)至7(F)，就本發(fā)明所提供的方法加以說明。它將在下文被稱作第三方法。與圖4所描述的工藝步驟相比，在完成層間絕緣薄膜25的淀積，也即完成層間絕緣薄膜的第二部分25b的淀積之前，第三方法的各相應(yīng)步驟與之相同，故此這部分內(nèi)容將不再描述。
在圖7(A)中，采用CVD方法，將成份可以是氮化硅的掩膜絕緣薄膜55淀積成約20納米的厚度。然后，用常壓CVD的方法將一組隔離薄膜的疊層淀積在掩膜絕緣薄膜55的上面。具體而言，第一種類的三層薄膜和第二種類的三層薄膜相互交替地淀積在掩膜絕緣薄膜55上，它們將被分別稱作第一種隔離薄膜46和第二種隔離薄膜47。實際上，第一種隔離薄膜由含有克分子濃度為5％(5mol％)的磷雜質(zhì)的磷硅玻璃(PSG)薄膜構(gòu)成，而第二種隔離薄膜47則由厚度為20納米的氧化硅薄膜構(gòu)成。并且，在第一種隔離薄膜46的三層薄膜中，最下邊一層的厚度為40納米，而其余兩層的厚度約為70納米。
如圖7(B)所示，第一種、第二種隔離薄膜46和47中位于電容器接觸突起39上方的一部分被干法刻蝕法選擇性地去除，形成了隔離層刻蝕孔56，它把電容器接觸突起39的表面和掩膜絕緣薄膜55的一部分暴露出來。
如圖7(C)所示，按照預(yù)定的刻蝕位置，僅僅將第一種隔離薄膜46選擇性地沿側(cè)向進行刻蝕，從而在第一種隔離薄膜46間形成一個內(nèi)凹的空區(qū)57。進行這種選擇性刻蝕的方法等同于結(jié)合圖4和5所描述的選擇性HF處理工藝。此內(nèi)凹空區(qū)是由暴露于內(nèi)凹空區(qū)57的第一種、第二種隔離薄膜46和47的壁界定的，具體而言，由600帕的HF氣體和壓力不高于1帕的水蒸汽組成的混合氣體作為反應(yīng)氣體被引入刻蝕間中，在室溫下按預(yù)定的時間對第一種隔離薄膜46進行刻蝕。
在此條件下，第一種隔離薄膜46以第一刻蝕速率，即1000納米/分鐘被刻蝕，而第二種隔離薄膜47則以第二刻蝕速率，即1.5納米/分鐘被刻蝕，所以，僅第一種隔離薄膜46被顯著地刻蝕，而第二種隔離薄膜基本上未被刻蝕。
如圖7(D)所示，波紋形電極51以20納米的厚度被淀積在第二種隔離薄膜47的最上一重薄膜上和內(nèi)凹空區(qū)57的側(cè)壁上。在此例中，波紋形電極薄膜51是由含有磷雜質(zhì)的多晶硅薄膜構(gòu)成的，并是用低壓CVD方法淀積而成的。
如圖7(E)所示，波紋形電極薄膜51在各向異性刻蝕的作用下，其最上層被部分地去除，形成了波紋形電極42。由此不難理解，波紋形電極42的構(gòu)形各部分取決于內(nèi)凹空區(qū)57的側(cè)壁的形狀。從圖7(E)中可以看出，波紋形電極電連接于電容接觸突起39。
如圖7(F)所示，保留在掩膜絕緣薄膜55上的第一種、第二種隔離薄膜46和47接著也被濕法刻蝕法去除，這里所用的濕法刻蝕法是采用氟酸品類化學溶液的濕法刻蝕法。這里，掩膜絕緣薄膜55的作用是保護第二種層間絕緣薄膜的25b部分，使其免受濕法刻蝕工藝的影響。至此，經(jīng)過上述工藝或步驟，波紋形電極42就被制成了，并可作為一個單一電容器的存貯電極來工作。
然后，采用結(jié)合圖4(A)至4(F)所描述的方法，相繼形成電容器絕緣薄膜和平板電板。
參見圖8，共中的橫、縱坐標分別表示電容器存貯電極的高度和電容器的存貯電容(fF)。下面將對采用結(jié)合圖4(A)至4(F)和圖7(A)至7(F)所描述的方法制作的、用于1GDRAM存儲單元的電容器的優(yōu)點加以說明。該電容器的扁平表面大小為0.3×0.5(微米)，當電容絕緣薄膜按氧化硅薄膜厚度計時，此電容絕緣薄膜的厚度為4納米。
圖8中，本發(fā)明所提供的電容器的特性用實線C1來表示，為便于比較，圖1和圖2所描述的現(xiàn)有技術(shù)中的電容器的特性在此分別用點劃線C2和C3來表示。就是說，曲線C2表示現(xiàn)有技術(shù)中具有三重鰭的鰭形結(jié)構(gòu)電容器的特性，而曲線C3則表示現(xiàn)有技術(shù)中具有三重圓柱的多圓柱型電容器的特性。此外，通常的具有立方體形狀的疊層電容器的特性由曲線C4來表示。
從圖8中立即容易看出，本發(fā)明所提供的電容器在電容量上明顯地大于現(xiàn)有技術(shù)中具有鰭結(jié)構(gòu)、多圓柱結(jié)構(gòu)和立方體結(jié)構(gòu)的電容器。例如，當存貯電極的高度等于0.5微米時，現(xiàn)有技術(shù)中具有鰭結(jié)構(gòu)和多圓柱結(jié)構(gòu)的電容器的電容介于25至30fF之間，而本發(fā)明所提供的電容器則具有45fF的電容。所以，本發(fā)明所提供的電容器的電容約1.5-1.8倍于現(xiàn)有技術(shù)中具有鰭結(jié)構(gòu)和多圓柱結(jié)構(gòu)的電容器的電容。
這里，讓我們做一個有關(guān)本發(fā)明所提供電容器和現(xiàn)有技術(shù)中的電容器的高度的比較。從圖8之中可以看出，即使本發(fā)明提供的電容器的高度被降低至現(xiàn)有技術(shù)中的電容器的高度的一半，本發(fā)明的電容器也能獲得與其差不多大小的電容。
實際中，電容器通常被設(shè)計成具有約30fF的電容。圖8中，當電容等于30fF時，本發(fā)明所提供的電容器的存貯電極的高度約為0.3微米。另一方面，鰭結(jié)構(gòu)和多圓柱結(jié)構(gòu)的電容器高度則落在0.5和0.6微米之間。并且，當采用立方體結(jié)構(gòu)時，存貯電極的高度將為約2微米左右，這個高度大于本發(fā)明提供的電容器存貯電極的總高度。
圖9給出了本發(fā)明的第二個實施例所提供的一種半導體器件，它在結(jié)構(gòu)上與圖3(A)和3(B)所示的器件大致相同，只是圖9中所示的電容器與圖3(A)和3(B)中的有某些不同。圖9中，底層薄膜41形成于電容器接觸突起39之上并與之進行電連接，一個整形的波紋形電極42a電連接于底層薄膜41。
值得注意的是，本例子中的整形的波紋形電極42a具有不平整或者說不規(guī)則的表面，如圖9所示的那樣。這樣一個不規(guī)則的表面是按下列方法形成的。首先，用含有磷雜質(zhì)的非晶硅薄膜制成波紋形電極42，然后，在一個處理室之內(nèi)在600至700℃的處理溫度下對非晶硅的波紋形電極42做熱處理。在熱處理過程中，處理室被保持在等于或較低于10-5托的高真空狀態(tài)。在這種條件下，由非晶硅構(gòu)成的波紋形電極42的表面被糙化，形成直徑約為5納米的多晶硅晶粒。結(jié)果，波紋形電極42被變成前面所描述的，具有不規(guī)則表面的整形的波紋形電極42a。
研究發(fā)現(xiàn)，這樣一種整形的波紋形電極42a的表面面積兩倍于未經(jīng)過這種整形的波紋形電極42的表面面積，這種結(jié)構(gòu)能夠在存貯電極高度減小的情況下獲得大的電容。
圖10給出了本發(fā)明的第三個實施例所提供的半導體器件，它在結(jié)構(gòu)上與圖3(A)與圖3(B)給出的器件大致相同，只是圖10中的電容器有所改變。具體地講，一個電容接觸孔38穿透層間絕緣薄膜25，觸及第二擴散層32，如圖10所示。換言之，電容接觸孔38的側(cè)壁由層間絕緣薄膜25界定，底部由第二擴散區(qū)32界定。
之后，底層薄膜41a被淀積在電容接觸孔38的側(cè)壁和底部以及層間絕緣薄膜25的表面上。底層薄膜41a是厚度為20納米左右，摻有磷雜質(zhì)的多晶硅薄膜。電容接觸孔38的直徑約為200納米。
波紋形電極42被制作在底層薄膜41a上，并與之進行電連接，從而形成電容器的存貯或第一電極。在此結(jié)構(gòu)中，底層薄膜41a的一部分也延伸至電容接觸孔38之中并用作存貯電極的一部分。由于電容器接觸孔38的直徑擴大，電容也隨之增大。
如前所述，用選擇性氣體HF刻蝕方法，對一個一個交替疊層在一起的兩種不同的絕緣薄膜中的一種進行選擇性刻蝕，從而形成一個模具式結(jié)構(gòu)，波紋形電極42或整形的波紋形電極42a的制作就是利用這種模具式結(jié)構(gòu)來完成的。采用選擇性氣體HF刻蝕方法能夠有效地提高兩種不同絕緣薄膜的刻蝕速率間之比例。例如，有時這一比例可等于或高于1000。由而，這樣一種模具結(jié)構(gòu)可以立即容易地制作并可精確控制，并最終使得波紋形電極能夠被穩(wěn)定和精確地控制。
至此，我們已經(jīng)結(jié)合幾個實施例，對本發(fā)明做了深入的描述，本領(lǐng)域的技術(shù)人員可以很容易地在這些描述的基礎(chǔ)上以各種其它的方式來實施本發(fā)明。例如，上述的描述僅限于摻N+型雜質(zhì)的多晶硅波紋形電極，但波紋形電極還可由氮化鈦一類的金屬材料構(gòu)成。此外，第一種隔離薄膜46和第二種隔離薄膜47可以不限于含雜質(zhì)的氧化硅薄膜和不含雜質(zhì)的氧化硅薄膜的組合，還可以由刻蝕速率不同的物質(zhì)來構(gòu)成，只要兩種刻蝕速率的比例滿足某一設(shè)定的數(shù)值，如，第一種隔離薄膜46可以是氧化硅薄膜，第二種隔離薄膜47可以是氮化硅薄膜；另一種選擇是，第一種隔離薄膜46由氧化硅薄膜構(gòu)成，而第二種隔離薄膜47由富含硅原子的氧化硅薄膜構(gòu)成。
進一步講，波紋形電極可以不只是扁平面上的矩形，還可以是圓形或如六邊形等的多邊形。
總之，波紋形電極看似一疊交迭在一起的電極，并用作存貯電極。本發(fā)明所提供的電容器的存貯電極具有較強的機械強度，并具有比現(xiàn)有技術(shù)中鰭結(jié)構(gòu)和多圓柱結(jié)構(gòu)的存貯電極更寬的有效面積。存貯電極的這種結(jié)實的結(jié)構(gòu)使存貯電極的厚度有可能變得更薄并有利于對存貯電極進行精細圖形加工。
而且，本發(fā)明提供的電容器具有隆起高度低的特點，有利于減小由于高度不同而造成的存儲單元和外圍電路間的水平差異，所以解決了關(guān)于光刻工藝中所要求的聚焦范圍的問題。這也說明上述結(jié)構(gòu)避免了分辨率下降的問題。
權(quán)利要求
1.一種電容器，包括一個第一電極、一個與所述第一電極相對的第二電極、和一個置于第一電極和第二電極之間的絕緣介質(zhì)薄膜，其特征在于，所述第一電極包括一個從剖看由一系列折迭部分分段構(gòu)成的波紋形電極。
2.一種如權(quán)利要求1所述的電容器，其特征在于，所述波紋形電極是由一座由一種導電材料構(gòu)成的波紋形的墻壁界定的，所述波紋形的墻壁包括所述的一系列折迭的部分并圍成一個在其內(nèi)的空區(qū)。
3.一種如權(quán)利要求2所述的電容器，其特征在于，所述第一電極包括一個由一種導電材料構(gòu)成的底層薄膜，所述的波紋形電極電連接于該底層薄膜并具有一個裸露的表面。
4.一種如權(quán)利要求3所述的電容器，其特征在于，所述絕緣介質(zhì)薄膜覆蓋在所述波紋形電極的裸露的表面上。
5.一種如權(quán)利要求4所述的電容器，其特征在于，所述絕緣介質(zhì)薄膜被第二電極所覆蓋。
6.一種如權(quán)利要求5所述的電容器，其特征在于，所述第二電極是被淀積在所述絕緣介質(zhì)薄膜上的，并與第一電極相對。
7.一種如權(quán)利要求1所述的電容器，其特征在于，所述波紋形電極是由一個導電薄膜形成的。
8.一種如權(quán)利要求7所述的電容器，其特征在于，所述導電薄膜是由摻雜質(zhì)的多晶硅構(gòu)成的。
9.一種如權(quán)利要求8所述的電容器，其特征在于，所述波紋形電極是由一座由導電材料構(gòu)成的波紋形的墻壁界定的，所述波紋形的墻壁包括所述的一系列的折迭部分并圍成一個在其內(nèi)的空區(qū)。
10.如權(quán)利要求9所述的電容器，其特征在于，所述第一電極包括一個由導電材料構(gòu)成的底層薄膜，所述的波紋形電極電連接于該底層薄膜并具有一個裸露的表面。
11.一種如權(quán)利要求10所述的電容器，其特征在于，所述絕緣介質(zhì)薄膜覆蓋在所述波紋形電極的裸露的表面。
12.一種如權(quán)利要求11所述的電容器，其特征在于，所述絕緣介質(zhì)薄膜被第二電極所覆蓋。
13.一種如權(quán)利要求12所述的電容器，其特征在于，所述第二電極是被淀積在所述絕緣介質(zhì)薄膜上的，并與第一電極相對。
14.一種如權(quán)利要求1所述的電容器，其特征在于，所述波紋形電極是由具有不規(guī)則表面的導電薄膜構(gòu)成的。
15.一種如權(quán)利要求14所述的電容器，其特征在于，所述不規(guī)則表面是由顆粒的排列形成的。
16.一種如權(quán)利要求15所述的電容器，其特征在于，所述的顆粒是由多晶硅的晶粒組成的。
17.一種如權(quán)利要求14所述的電容器，其特征在于，所述的不規(guī)則表面是通過處理摻有一種雜質(zhì)的非晶硅而形成的。
18.一種作為存貯單元來工作的半導體器件，由一個晶體管和一個電連接于所述晶體管的電容器構(gòu)成，所述電容器包括一個與所述晶體管相連的第一電極、一個與第一電極相對的第二電極、以及一個置于第一電極和第二電極之間的絕緣介質(zhì)薄膜，其特征在于，所述第一電極包括一個從剖面看由一系列折迭部分分段構(gòu)成的波紋形電極。
19.一種如權(quán)利要求18所述的半導體器件，其特征在于，所述波紋形電極是由一座由導電材料構(gòu)成的波紋形墻壁界定的，所述波紋形的墻壁包括所述的一系列折迭的部份并圍成一個在其內(nèi)的空區(qū)。
20.一種如權(quán)利要求19所述的半導體器件，其特征在于，所述第一電極包括一個由導電材料構(gòu)成的底層薄膜，所述的波紋形電極電連接于該底層薄膜并具有一個裸露的表面。
21.一種如權(quán)利要求20所述的半導體器件，其特征在于，所述絕緣介質(zhì)薄膜覆蓋在波紋形電極的裸露的表面上。
22.一種如權(quán)利要求21所述的半導體器件，其特征在于，所述絕緣介質(zhì)薄膜被第二電極所覆蓋。
23.一種如權(quán)利要求22所述的半導體器件，其特征在于，所述第二電極是被淀積在所述絕緣介質(zhì)薄膜上的，并與第一電極相對。
24.一種如權(quán)利要求18所述的半導體器件，其特征在于，所述波紋形電極是由一個導電薄膜形成的。
25.一種如權(quán)利要求24述的半導體器件，其特征在于，所述導電薄膜是由摻有一種雜質(zhì)的多晶硅構(gòu)成的。
26.一種如權(quán)利要求18所述的半導體器件，其特征在于，所述波紋形電極是由一座由導電材料構(gòu)成的波紋形的墻壁界定的，所述波紋形的墻壁包括所述的一系列的折迭部分并圍成一個在其內(nèi)的空區(qū)。
27.一種如權(quán)利要求18所述的半導體器件，其特征在于，所述波紋形電極是由具有不規(guī)則表面的導電薄膜構(gòu)成的。
28.一種如權(quán)利要求27所述的半導體器件，其特征在于，所述不規(guī)則表面是由顆粒的排列形成的。
29.一種如權(quán)利要求28所述的半導體器件，其特征在于，所述顆粒是由多晶硅的晶粒組成的。
30.一種如權(quán)利要求18所述的半導體器件，其特征在于，所述晶體管包括一個擴散進半導體襯底的第一區(qū)；一個擴散進半導體襯底的第二區(qū)，并且在第一區(qū)和第二區(qū)之間的半導體襯底上留有一個溝槽區(qū)；一個位于所述溝槽區(qū)上的柵絕緣薄膜；一個淀積在所述柵絕緣薄膜上的柵電極；一根電連接于所述第一區(qū)的位線；一根連接于所述柵電極的字線；以及一個將晶體管的第二區(qū)和電容器的第一電極電連接起來的導電體。
31.一種如權(quán)利要求30所述的半導體器件，其特征在于，所述導電體是由一個在第二區(qū)和第一電極之間伸展的一個接觸突起構(gòu)成的。
32.一種如權(quán)利要求31所述的半導體器件，其特征在于，它還包括一個覆蓋在第一區(qū)、第二區(qū)、柵絕緣薄膜、含接觸突起的柵電極、位線、和字線上面的層間絕緣介質(zhì)。
33.一種如權(quán)利要求30所述的半導體器件，其特征在于，電容器的第一電極含有一個位于所述波紋形電極正下方的底層薄膜；所述導電體是由延伸至第二區(qū)的該底層薄膜的一個延長部分構(gòu)成的。
34.一種電容器，包括彼此相對的兩個電極和置于兩個電極之間的絕緣薄膜，其特征在于，兩個電極中特定的一個具有從剖面上看水平地和豎直地交替折迭的曲折的構(gòu)形。
35.一種如權(quán)利要求34所述的半導體器件，其特征在于，所述曲折的構(gòu)形是交替地沿某一設(shè)定的方向和與此沒定的方向相對的方向彎曲而成的構(gòu)形。
36.一種如權(quán)利要求35所述的半導體器件，其特征在于，所述第一電極具有一個在平面上的設(shè)定形狀。
37.一種如權(quán)利要求36所述的半導體器件，其特征在于，所述設(shè)定的形狀是矩形。
38.一種如權(quán)利要求36所述的半導體器件，其特征在于，所述設(shè)定的形狀是多邊形。
39.一種用來制作由一個第一電極、一個與第一電極相對的第二電極和置于第一、第二電極之間的一個絕緣介質(zhì)薄膜構(gòu)成的電容器的方法，其特征在于，它包括下列步驟制作一個具有波紋形側(cè)表面的模具；將波紋形側(cè)表面用一個波紋形的導電薄膜覆蓋起來；將所述模具與導電薄膜分離，保留波紋形的導電薄膜從而形成一個用作第一電極的波紋形電極。
40.一種如權(quán)利要求39所述的方法，其特征在于，它還包括如下步驟在波紋形電極上形成所述絕緣介質(zhì)薄膜；和在所述絕緣介質(zhì)薄膜上淀積一個作為第二電極的導體。
41.一種如權(quán)利要求39所述的方法，其特征在于，其中制作模具的步驟又包括下列步驟選擇第一種隔離材料和不同于第一種隔離材料的第二種隔離材料；交替地將第一種隔離材料的第一重隔離薄膜和第二種隔離材料的第二重隔離薄膜疊層在一起，形成一個第一種和第二種隔離薄膜的疊層，該疊層包含一組第一種隔離薄膜和第二種隔離薄膜，它有一個中心區(qū)域和一個周邊區(qū)域，周邊區(qū)域圍繞在中心區(qū)域的周圍；將第一種隔離薄膜從所述周邊區(qū)域去除，而保留所述中心區(qū)域和第二種隔離薄膜，以此將所述疊層制作成鋸齒形，從而成為波紋構(gòu)形的側(cè)表面，以制成模具。
42.一種如權(quán)利要求41所述的方法，其特征在于，第一種隔離材料的刻蝕速率不同于第二種隔離材料的刻蝕速率，而且大于第二種隔離材料的刻蝕速率。
43.一種如權(quán)利要求42所述的方法，其特征在于，所述將第一種隔離薄膜從周邊區(qū)域去除的步驟包括利用第一種隔離材料和第二種隔離材料的刻蝕速率的差異，選擇性地刻蝕第一種隔離薄膜以及將所述疊層制作成鋸齒形，從而在疊層的側(cè)表面形成波紋構(gòu)形。
44.一種如權(quán)利要求43所述的方法，其特征在于，第一種隔離材料和第二種隔離材料是刻蝕速率互不相同的絕緣材料。
45.一種如權(quán)利要求44所述的方法，其特征在于，第一種隔離薄膜的每一重薄膜都是由摻有一種雜質(zhì)的氧化硅薄膜構(gòu)成的，而第二種隔離薄膜的每一重薄膜都是由不摻雜質(zhì)的氧化硅薄膜構(gòu)成的。
46.一種如權(quán)利要求44所述的方法，其特征在于，第一種隔離薄膜的每一重薄膜都是由氧化硅薄膜構(gòu)成的，而第二種隔離薄膜的每一重薄膜都是由氮化硅薄膜構(gòu)成的。
47.一種如權(quán)利要求39所述的方法，其特征在于，其中制作模具的步驟又包括下列步驟選擇第一種隔離材料和不同于第一種隔離材料的第二種隔離材料；交替地將第一種隔離材料的第一重隔離薄膜和第二種隔離材料的第二重隔離薄膜疊層在一起形成一個第一種和第二種隔離薄膜的疊層，該疊層包含一組第一種隔離薄膜和第二種隔離薄膜，它具有一個設(shè)定區(qū)域和一個周邊區(qū)域，周邊區(qū)域圍繞在設(shè)定區(qū)域的周圍；對疊層的設(shè)定區(qū)域進行打孔，形成一個穿透疊層的接觸孔；將一種等同于第二種隔離材料的支柱材料埋填于所述接觸孔中形成一個支柱；僅將疊層的周邊區(qū)域中的第一種隔離薄膜刻蝕掉，而所述支柱以及第二種隔離薄膜則不被刻蝕，保留在疊層中從而成為所述模具。
48.一種如權(quán)利要求47所述的方法，其特征在于，所述第一種隔離薄膜和第二種隔離薄膜分別是由摻有一種雜質(zhì)和不摻雜質(zhì)的氧化硅薄膜構(gòu)成的。
49.一種如權(quán)利要求48所述的方法，其特征在于，所述摻雜質(zhì)的氧化硅薄膜是由含有磷或者既含磷又含硼的玻璃材料構(gòu)成的氧化硅薄膜。
50.一種如權(quán)利要求48所述的方法，其特征在于，刻蝕步驟是用選擇性氣體HF刻蝕技術(shù)進行的。
51.一種如權(quán)利要求39所述的方法，其特征在于，其中制作模具的步驟還包括下列步驟選擇第一種隔離材料和不同于第一種隔離材料的第二種隔離材料；交替地將第一種隔離材料的第一重隔離薄膜和第二種隔離材料的第二重隔離薄膜疊層在一起形成一個第一種和第二種隔離材料的疊層，該疊層包含一組第一種隔離薄膜和第二種隔離薄膜，它具有一個設(shè)定區(qū)域和一個周邊區(qū)域，周邊區(qū)域圍繞在設(shè)定區(qū)域的周圍；對疊層的設(shè)定區(qū)域進行打孔，形成一個穿透疊層的接觸孔；從設(shè)定區(qū)域向周邊區(qū)域有選擇地僅對第一種隔離薄膜進行刻蝕，使之成為一個波紋構(gòu)形的內(nèi)表面作為側(cè)表面，從而制作所述模具。
52.一種如權(quán)利要求51所述的方法，其特征在于，第一種和第二種隔離薄膜分別是由摻有一種雜質(zhì)和不摻雜質(zhì)的氧化硅薄膜構(gòu)成的。
53.一種如權(quán)利要求52所述的方法，其特征在于，所述摻雜質(zhì)的氧化硅薄膜是由含磷或者即含磷又含硼的玻璃材料構(gòu)成的氧化硅薄膜。
54.一種如權(quán)利要求53所述的方法，其特征在于，所述刻蝕步驟是采用選擇性氣體HF刻蝕技術(shù)來進行的。
全文摘要
本發(fā)明公開了一種可以被用作存貯單元的半導體器件，它包括一個電容器，一個波紋形電極被一個絕緣薄膜覆蓋，并被用作電容器的下置電極，與一個上置電極相對。從剖面看，該疊層電極是由一系列水平地和豎直地交替疊在一起的折迭的部分界定的。具體而言，波紋形電極是由一座波紋形的墻壁形成的，該波紋形的墻壁圍成一個空區(qū)并在一個平面上具有矩形或多邊形的形狀。作為另一種形式，波紋形的墻壁具有一種由顆粒的聚合形成的不規(guī)則的表面，以便有效地增大下置電極的表面。
文檔編號H01L21/8242GK1151086SQ9610988
公開日1997年6月4日 申請日期1996年10月3日 優(yōu)先權(quán)日1995年9月29日
發(fā)明者渡邊啟仁, 本間一郎 申請人:日本電氣株式會社