專利名稱：具有靜電保護(hù)作用的半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有靜電保護(hù)作用的半導(dǎo)體集電電路器件。
以日本未經(jīng)審查的專利公開(Kokai)No昭和59-87873披露的技術(shù)作為例子，討論半導(dǎo)體集成電路的常規(guī)靜電保護(hù)。

圖10表示形成在P-型半導(dǎo)體襯底上的MOSLSI輸入端附近的布圖。通過接觸區(qū)7，把輸入端1連到由N-型擴散層形成的輸入保護(hù)電阻器4上。于是，輸入端通過輸入保護(hù)電阻器4把信號輸入到MOSLSI的內(nèi)部。在與N-型擴散層4相距距離d的位置，形成一個其N-型源擴散層與地線3相連的內(nèi)部電路N-型MOSFET(MOS場效應(yīng)晶體管)10。MOSFET10的漏擴散層8經(jīng)常和另一個MOSFET相連。例如，在CMOSLSI情況，MOSFET10的漏擴散層8和P-型MOSFET(未表示)相連。應(yīng)該注意，標(biāo)號9表示MOSFET10的柵電極，2表示接地端，3表示接地線，71表示接觸區(qū)。
在如上所述構(gòu)成的常規(guī)MOSLSI的情況下，存在下述問題，即為了達(dá)到非常高的靜電保護(hù)電位，距離d必須是100μm到300μm。即當(dāng)把相對于接地端2的電位為負(fù)的靜電脈沖加到輸入端1時，通過擴散，電子從N-型擴散層4被注入到P-型半導(dǎo)體襯底中，達(dá)到N型MOSFET10的源擴散層5。
這時，由于在源擴散層的結(jié)處產(chǎn)生高電場，電子變成高能量的電子，結(jié)果擊穿擴散層或者柵氧化層。因此，不可能在輸入端附近的幾百μm的區(qū)域中設(shè)置部元件，結(jié)果浪費面積。這明顯地近似減少芯片面積，特別是在目前趨向于逐漸增加要求端數(shù)的情況下，存在所述的無用區(qū)成為使芯片面積變小的嚴(yán)重缺點。
圖11表示解決上述問題的一個例子，其中，設(shè)置有地電位的N型阱6，以便吸收由N-型擴散層4注入的電子。即使在這種情況下，因為大量的電子，通過比P-型半導(dǎo)體襯底中阱6較深的區(qū)域達(dá)到N-型MOSFET10的源擴散層5，所以，不可能獲得預(yù)料的滿意效果。因為N-阱6占有一定區(qū)域，所以在輸入端周圍存在固有的無用區(qū)。
圖12是一個說明例圖，用于說明不僅在輸入端附近，而且在MOSFET中存在無用區(qū)。即MOSFET101的源擴散層51連到地線31，MOSFET102的源擴散層52連到地線32。地線31和32分別連到單獨的地端21和22。標(biāo)號81和82分別是MOSFETS101和102的漏擴散層，標(biāo)號91和92分別是MOSFET101和102的柵極。
類似于上述的討論，當(dāng)把相對于地端22為負(fù)電位的靜電脈沖施加到地端21時，電子從與地線31相連的MOSFET101的一源擴散層51被注入到半導(dǎo)體襯底，然后，電子被擴散到與地線32相連的MOSFET的源擴散層52，結(jié)果引起擴散層和/或柵氧化層的擊穿。因此，特別地設(shè)定距離d要足夠大，例如，100μm到300μm。所以，在內(nèi)部電路中，由于存在大量的無用區(qū)，也就幾乎是減少了芯片面積。
由于在某些電路塊中產(chǎn)生噪聲，所以，象前述例子那樣，為了避免該電路塊性能變壞，需要分開地線。特別是，按照LSI功能的復(fù)雜程度，地線和電源線不得不被分成比較大的數(shù)目。
另一方面，在日本未經(jīng)審查的專利公開No.平成4-62838，公開了避免靜電擊穿的另一個例子。該例采用把高熔點導(dǎo)電材料插置在鋁線的擴散層之間的結(jié)構(gòu)。由此，防止了輸入保護(hù)電阻擴散層上部的熔融鋁與下部擴散層的反應(yīng)。但是，所示的結(jié)構(gòu)不趨于保護(hù)位于輸入電阻器的擴散層附近的內(nèi)部電路中的擴散層被注入電子所擊穿。
本發(fā)明的目的是提供一種半導(dǎo)體器件，甚至在取消無用區(qū)時，也能實現(xiàn)高密度封裝，并能防止靜電擊穿。
本發(fā)明的另一個目的是提供一種半導(dǎo)體集成電路器件，它能有效地防止位于輸入保護(hù)電阻器的擴散層附近的內(nèi)部電路的擴散層被擊穿。
按照本發(fā)明的第一方案，一種半導(dǎo)體器件包括一個第1導(dǎo)電類型的半導(dǎo)體襯底；在半導(dǎo)體襯底的一個主表面上形成的第1和第2端；分別連到第1和第2端的第1和第2布線層；一個在半導(dǎo)體襯底的一個主表面上選擇地形成的和連到第1布線層上的第2種導(dǎo)電類型的第1擴散層；一個位于半導(dǎo)體襯底中的第1場效應(yīng)晶體管，其中與第1擴散層有一個預(yù)定距離，漏或源擴散層與第2布線相連。
一個位于半導(dǎo)體襯底中的第2場效應(yīng)晶體管，它與第1擴散層的距離大于預(yù)定的距離，漏或源的擴散層與第2布線相連。
第1場效應(yīng)晶體管的從第2布線層到與第2布線層相連的漏或源擴散層的柵電極一端的距離比第2場效應(yīng)晶體管的相應(yīng)距離大。
按照本發(fā)明的第2方案，半導(dǎo)體器件包括一個設(shè)置在第1導(dǎo)電類型的半導(dǎo)體層上的第2導(dǎo)電類型的第1擴散層；一個與第1擴散層相對設(shè)置的第2導(dǎo)電類型的第2擴散層；
一個與第2擴散層相連的第1電源布線；一個與第1擴散層相隔距離大于第1擴散層和第2擴散層之間距離的第3擴散層；一個與第3擴散層相連的第2電源布線；第2擴散層和第1電源布線之間的相連阻抗，大于第3擴散層和第2電源布線之間相連阻抗。
按照本發(fā)明的第3方案，一種半導(dǎo)體器件包括一個設(shè)置在第1導(dǎo)電類型的半導(dǎo)體襯底上的第2導(dǎo)電類型的第1擴散層；一個場效應(yīng)晶體管，它具有一個第2導(dǎo)電類型的源或漏擴散層，一個柵極和第2導(dǎo)電類型的漏或源擴散層；一個與源或漏擴散層相連的內(nèi)部電路布線；一個與漏或源擴散層相連的電源布線；漏或源擴散層和電源布線之間的連接阻抗大于源或漏擴散層和內(nèi)部電路布線之間的連接阻抗。
按照本發(fā)明的第4方案，一種半導(dǎo)體器件包括一個設(shè)置在第1導(dǎo)電類型半導(dǎo)體襯底上的第2種導(dǎo)電類型的第1擴散層；一個與第1擴散層相對設(shè)置的場效應(yīng)晶體管，具有第2導(dǎo)電類型的源擴散層和漏擴散層，和一個設(shè)置在源和漏擴散層之間的柵電極；一個通過第1接觸孔和源擴散層或漏擴散層相連的電源線；一個通過第2接觸孔和漏擴散層或源擴散層相連的內(nèi)部電路布線；第1接觸孔和柵電極之間的距離大于第2接觸孔和柵電極之間距離。
按照本發(fā)明的第5方案，一種半導(dǎo)體器件包括一個設(shè)置在第一導(dǎo)電類型的半導(dǎo)體襯底上的與第一電源線相連的第2導(dǎo)電類型的第1擴散層；一個與第1擴散層相對設(shè)置的與第2電源線相連的第2導(dǎo)電類型的第2擴散層；一個與內(nèi)部電路布線相連的第2導(dǎo)電類型的第3擴散層；第1電源線和第1擴散層之間的連接阻抗和第2電源線和所述第2擴散層之間的連接阻抗大于內(nèi)部電路布線和所述第3擴散層之間連接阻抗。
從結(jié)合本發(fā)明優(yōu)選實施例的附圖和下面進(jìn)行的詳細(xì)敘述，將能更充分地理解本發(fā)明，然而，這些實施例和附圖不是要限制本發(fā)明，而僅僅是為了解釋和理解本發(fā)明。
圖1是本發(fā)明的半導(dǎo)體集成電路器件一個實施例布圖的說明圖；圖2是沿圖1的線A-A剖開的剖視圖；圖3是沿圖1的線B-B剖開的剖視圖；圖4是本發(fā)明的半導(dǎo)體集成電路器件另一實施例布圖的說明圖；圖5是沿圖4的線C-C剖開的剖視圖；圖6是本發(fā)明半導(dǎo)體集成電路器件又一實施例布圖的說明圖；圖7是沿圖6的線D-D剖開的剖視圖；圖8是本發(fā)明半導(dǎo)體集成電路器件再一個實施例布圖的說明圖；圖9是沿圖8線E-E剖開的剖視圖；圖10是半導(dǎo)體集成電路常規(guī)布圖的說明圖；圖11是半導(dǎo)集成電路另一個常規(guī)布圖的說明圖12是半導(dǎo)體集成電路又一個常規(guī)布圖的說明圖。
下面參考附圖詳述本發(fā)明半導(dǎo)體集成電路器件的優(yōu)選實施例。在以下說明中，為了充分理解本發(fā)明，作了許多特別詳細(xì)的說明。但是，對本領(lǐng)域技術(shù)人員沒有這些詳細(xì)說明，顯然也可能實施本發(fā)明。在其它例子中，沒有詳細(xì)地表示眾所周知的結(jié)構(gòu)，以便不要使本發(fā)明模糊不清。
圖1是表示本發(fā)明的半導(dǎo)體集成電路器件的一個實施例的平面圖，圖2和圖3是沿圖1中線A-A和B-B的剖視圖，表示一個設(shè)置在P-型半導(dǎo)體襯底20的一主表面的MOSLSI的輸入端附近的布圖。在圖1到3中，用相同的標(biāo)號表示與圖11，12的那些相同的部分。
輸入端1與由N-型擴散層形成的輸入保護(hù)電阻器4相連。通過輸入保護(hù)電阻器4把加到輸入端1的輸入信號輸送到內(nèi)部電路。形成N-型MOSFET101和MOSFET102，各自具有與地線3相連的源擴散層51和52，并且分別與N-型擴散層4相隔距離d1和d2，用作內(nèi)部電路。漏擴散層81和82常常與另一個MOSFET(沒示出)相連。例如，在MOSLSI的情況下，漏擴散層81和82與P-型MOSFETS相連。
在上述實施例中，距離d1是20μm，距離d2是150μm。因為在MOSFET102中距離d2大于臨界距離dcr＝100μm，所以把源擴散層52直接連到地線3上。另一方面，，因為在MOSFET101中，距離d1小于臨界距離dcr＝100μm，所以，利用高熔點金屬的硅化鎢布線11設(shè)置地線3和源擴散層52之間的連接。這種方法如圖2和圖3所示。
即，在圖2和圖3中，用鋁線形成的地線3利用第1接觸區(qū)71和硅化鎢布線11相連，再通過硅化鎢電阻器11由第2接觸區(qū)72和源擴散層51相連。
采用上述結(jié)構(gòu)，即使當(dāng)把相對于地線3為負(fù)的靜電脈沖施加到輸入端1時，電子也從M-型擴散層4被注入到半導(dǎo)體襯底20，并且擴散到源擴散層，通過硅化鎢布線11的電阻能限制電流。因此，盡管實施例中圖1中的距離d1是短的，即20μm，但是難于發(fā)生擊穿源區(qū)或擊穿柵氧化層?？赡懿捎萌魏尉哂懈唠娮璧母呷埸c金屬作為布線11。因此也可能采用高電阻金屬，例如，可能利用多晶硅等等。
在上述實施例中，設(shè)定臨界距離dcr為100μm，根據(jù)下述條件，例如，柵氧化層的厚度，擴散層的深度，標(biāo)準(zhǔn)雜質(zhì)濃度等等而確定的臨界距離的實際值通常是不同的。實際上，根據(jù)耐靜電擊穿的電壓和距離d之間的關(guān)系，把臨界距離確定在正常使用時不發(fā)生問題的范圍內(nèi)。
圖4是按本發(fā)明的半導(dǎo)體集成電路器件另一個實施例的平面圖。圖5是沿圖4中線C-C剖開的剖視圖。上述的實施例表示一個實例，其MOSFET的源擴散層51與N-型擴散層4的距離大于漏擴散層81與N型擴散層4的相應(yīng)距離。即使在這樣的情況下，該結(jié)構(gòu)是與圖1所示第1實施例的結(jié)構(gòu)相同。即，因為距離d1小于臨界距離dcr，所以，通過象硅化鎢那樣的高電阻布線使地線3連到源擴散層5。另一方面，因為距離d2大于臨界距離dcr，所以地線3被直接連到源擴散層52。
圖6是本發(fā)明又一半導(dǎo)體集成電路器件的平面圖，圖7是一個沿圖6線D-D的剖視圖。與圖4所示實施例的元件相同的，由相同的標(biāo)號表示。因為MOSFET101和N-型擴散層4之間的距離d1是20μm，小于臨界距離100μm，從地線3和源擴散層51之間的接觸部分71到柵電極一側(cè)的源擴散層的末端的距離a1是3μm。
另一方面，在MOSFET102中，從接觸部分72到柵電極92一側(cè)的源擴散層的末端的距離a2被設(shè)定為最小設(shè)計尺寸、即0.5μm。因為d2是150μm，所以d2大于臨界距離。如上所述，對于到N-型擴散層4的距離小于臨界距離dcr的晶體管而言，從源擴散層和地線之間接觸部分到柵電極一側(cè)的源擴散層的末端的距離a1被設(shè)定成大于a2，結(jié)果，增加寄生電阻r1，r1大于離N-型擴散層4具有較大距離的晶體管的擴散層的寄生電阻r2、以便限制靜電放電電流和增加抗擊穿電位的耐電壓。
圖8是按照本發(fā)明的半導(dǎo)體集成電路器件再一實施例的平面圖，圖9是沿圖8的線E-E剖開的剖視圖。所示的實施例是表示本發(fā)明的應(yīng)用，用于改善如圖12所示的常規(guī)半導(dǎo)體集成電路器件。MOSFET101的源擴散層51與地線31相連，MOSFET102的源擴散層52與地線32相連。地線31和32分別和獨立地線21與22相連。
由于MOSFET101和102之間的距離小于預(yù)定的臨界距離dcr，用硅化鎢布線11，使地線31和32分別和MOSFET101的擴散層51，與MOSFET102的擴散層52相連。沿線A-A剖開的剖面結(jié)構(gòu)是與沿圖1中線A-A剖開的和如圖2所示剖面結(jié)構(gòu)相同。
采用上述結(jié)構(gòu)，即使在地端21和22之間施加正的或負(fù)的靜電脈沖，也可用高電阻高熔點的電阻布線11，例如硅化鎢布線，來限制電流。因此，即使不設(shè)置充分大的距離，也能獲得充分大的靜電擊穿電位。
應(yīng)當(dāng)注意，用圖8說明的MOSFET101和102的內(nèi)部電路元件之間的關(guān)系，就等于應(yīng)用輸入保護(hù)電阻器元件和作為內(nèi)部電路元件的MOSFET元件之間的關(guān)系，類似于圖1和圖4所示的實施例。
前述各實施例分別表示把MOSFET源擴散層連到地線的情況，如果源擴散層與電源線相連，本發(fā)明就等于應(yīng)用到源部分。另一方面，當(dāng)漏擴散層連到電源線或地線時，也可能把本發(fā)明用于漏部分。
應(yīng)當(dāng)注意，地端既可能是正電源端，也可能是負(fù)電源端。并且，半導(dǎo)體襯底不限于P-型，而可能是N-型。
如上所述，在現(xiàn)有技術(shù)中，為了降低靜電擊穿電位，在該端附近的區(qū)域或在內(nèi)部電路的區(qū)域，提供不設(shè)置元件的無用區(qū)，本發(fā)明可避免上述必須設(shè)置的無用區(qū)，以使芯片的尺寸減少對應(yīng)于無用區(qū)的程度。
雖然以它的典型實施例說明和敘述了本發(fā)明，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明精神實質(zhì)和范圍的情況下，可能對本發(fā)明作前述各種其它變化、省略的增加。因此，不應(yīng)理解本發(fā)明限于上述的特別實施例，而是根據(jù)附加權(quán)利要求所述的特征在其包含和等效的范圍內(nèi)，包括可能實施的全部可能的實施例。
權(quán)利要求
1.一種半導(dǎo)體器件，其包括一個第1導(dǎo)電類型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底的一主表面上形成的第1和第2端；分別連到所述第1和第2端上的第1和第2布線層；一個在所述半導(dǎo)體襯底的一主表面上選擇形成的并且連接到所述第1布線層上的第2導(dǎo)電類型的第1擴散層；一個位于所述半導(dǎo)體襯底的第1場效應(yīng)晶體管，它相對所述第1擴散層有一預(yù)定距離，并且漏或源擴散層與所述第2布線相連；一個位于所述半導(dǎo)體襯底中的第2場效應(yīng)晶體管，它相對于所述第1擴散層有一個大于預(yù)定距離的距離，有漏或源擴散層與所述第2布線相連；在所述第1場效應(yīng)晶體管中，從所述第2布線層與所述第2布線層相連的漏或源擴散層的柵電極末端的距離大于所述第2場效應(yīng)晶體管的相對應(yīng)的距離。
2.一種如權(quán)利要求1所述的半導(dǎo)體器件，其特征是所述的第1擴散層是場效應(yīng)的晶體管的漏或源擴散層。
3.一種如權(quán)利要求1所述的半導(dǎo)體器件，其特征是所述的漏或源擴散層，通過高熔點金屬層被連接到所述第2布線層。
4.一種如權(quán)利要求1所述的半導(dǎo)體器件，其特征是，所述的漏或源擴散層，通過多晶硅層連到所述第2布線層。
5.一種如權(quán)利要求1所述的半導(dǎo)體器件，其特征是，在所述第1場效應(yīng)晶體管中，從漏或源擴散層和第2布線層之間的接觸部分到所述柵電極的距離大于所述第2場效應(yīng)晶體管的相對應(yīng)的距離。
6.一種如權(quán)利要求1所述的半導(dǎo)體器件，其特征是，所述第1和第2端中的每一個或者是電源端或者是接地端。
7.一種如權(quán)利要求1所述的半導(dǎo)體器件，其特征是，所述的第1端是半導(dǎo)體集成電路器件的信號輸入端和所述的第2端是電源端和接地端之一，所述的第1擴散層是輸入保護(hù)電阻器。
8.一種半導(dǎo)體器件，包括一個設(shè)置在第1導(dǎo)電類型半導(dǎo)體層上的第2導(dǎo)電類型的第1擴散層；一個相對于所述第1擴散層設(shè)置的第2導(dǎo)電類型的第2擴散層；一個連到所述第2擴散層的第1電源布線；一個位于與所述第1擴散層之間的距離大于所述第1擴散層與所述第2擴散層之間距離處的第3擴散層；一個與所述第3擴散層相連的第2電源布線；所述第2擴散層和所述第1電源布線之間的連接阻抗大于所述第3擴散層與所述第2電源布線之間連接阻抗。
9.一種如權(quán)利要求8所述的半導(dǎo)體器件，其特征是，所述半導(dǎo)體是設(shè)置在半導(dǎo)體襯底一主表面上的阱。
10.一種半導(dǎo)體器件，包括一個設(shè)置在第1導(dǎo)電類型的半導(dǎo)體襯底上的第2導(dǎo)電類型的第1擴散層；一個場效應(yīng)晶體管，具有第2導(dǎo)電類型的源或漏擴散層，柵電極。第2導(dǎo)電類型的漏或源擴散層；一個連到所述源或漏擴散層上的內(nèi)部電路布線；一個連到所述源或漏擴散層上的電源布線；所述漏或源擴散層和所述電源線之間的連接阻抗，大于所述源或漏擴散層和所述內(nèi)部電路布線之間連接阻抗。
11.一種半導(dǎo)體器件，包括一個設(shè)置在第1導(dǎo)電類型半導(dǎo)體襯底上的第2導(dǎo)電類型的第1擴散層；一個相對于所述第1擴散層設(shè)置的場效應(yīng)晶體管，具有第2導(dǎo)電類型的源擴散層和漏擴散層和設(shè)置在所述源和漏擴散層之間的柵電極；一個通過第2接觸孔連到所述源擴散層或所述漏擴散層上的電源布線；一個通過第2接觸孔連到所述漏擴散層或所述源擴散層上的內(nèi)部電路布線；所述第1接觸孔和所述柵電極之間距離，大于所述接觸孔和所述柵電極之間距離。
12.一種半導(dǎo)體器件，包括一個設(shè)置在第1導(dǎo)電類型半導(dǎo)體襯底上的連到第1電源布線上的第2導(dǎo)電類型的第1擴散層；一個相對于所述第1擴散層設(shè)置的連到第2電源線上的第2導(dǎo)電類型的第2擴散層；一個連到內(nèi)部電路布線上的第2導(dǎo)電類型的第3擴散層；所術(shù)第1電源布線和所述第1擴散層之間連接阻抗和在所述第2電源布線和所述第2擴散層之間的連接阻抗大于所述內(nèi)部電路布線和所述第3擴散層之間連接阻抗。
全文摘要
在P-型半導(dǎo)體襯底上設(shè)置一輸入端和連到輸入端上的N-型擴散層的輸入保護(hù)電阻。用于內(nèi)部電路的第1和第2N型MOS晶體管，在各自的源擴散層上與地線相連。第1MOS晶體管比第2MOS晶體管離輸入保護(hù)電阻器的距離較近。通過高熔點金屬布線，例如硅化鎢等等，連接第1MOS晶體管的源擴散層和地線，以便增加電阻改善靜電擊穿電位。因此，可能使輸入保護(hù)電阻和第1MOS晶體管之間的距離較短，以便在輸入保護(hù)電阻器周圍消除無用區(qū)和減少芯片面積。
文檔編號H01L27/02GK1134608SQ9610432
公開日1996年10月30日 申請日期1996年1月11日 優(yōu)先權(quán)日1995年1月11日
發(fā)明者成田薰 申請人:日本電氣株式會社