專利名稱:具備電極的半導(dǎo)體器件及該半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和半導(dǎo)體器件的制造方法。
背景技術(shù)：
在非易失性存儲器中包含可用電學(xué)方式改寫內(nèi)容的ROM即EPROM(Erasable and Programmable Read Only Memory可擦除及可編程只讀存儲器)。EPROM大致分為將紫外線用于數(shù)據(jù)的擦除的UV-EPROM和用電學(xué)方式擦除數(shù)據(jù)的EEPROM(Electrical Erasableand Programmable Read Only Memory可電擦除及可編程只讀存儲器)兩種。EEPROM并不進(jìn)行部分?jǐn)?shù)據(jù)的擦除，而是在擦除全部數(shù)據(jù)后向各個存儲單元進(jìn)行寫入。
EEPROM可裝載在移動電話或數(shù)字家電設(shè)備等的微型計算機(jī)內(nèi)。例如，可形成將EEPROM與CPU(Central Processing Unit中央處理單元)一并形成在芯片表面上的半導(dǎo)體集成電路。
在EEPROM中具有ONO(Oxide Nitride Oxide氧化物-氮化物-氧化物)膜，作為用于蓄積電荷的電荷蓄積膜。EEPROM例如具有擁有ONO膜的MONOS(Metal Oxide Nitride Oxide Semiconductor金屬-氧化物-氮化物-氧化物-半導(dǎo)體)結(jié)構(gòu)或者SONOS(SiliconOxide Nitride Oxide Semiconductor硅-氧化物-氮化物-氧化物-半導(dǎo)體)結(jié)構(gòu)。在該非易失性存儲器中，例如，通過向ONO膜注入電子來進(jìn)行寫入。另外，例如，通過向ONO膜注入空穴、使之與所蓄積的電子復(fù)合來進(jìn)行數(shù)據(jù)的擦除。
在特開2003-309193號公報中，公開了如下的存儲單元晶體管在第1阱區(qū)，具有相互以其中一個為源電極、以另一個為漏電極的一對存儲電極，以及被一對存儲電極夾持的溝道區(qū)，在溝道區(qū)上，具有靠近存儲電極、隔著絕緣膜配置的第1柵電極，以及隔著絕緣膜和電荷蓄積區(qū)配置的與第1柵電極電隔離的第2柵電極。
在特開2003-100916號公報中，公開了如下的MONOS型的非易失性存儲器具有在半導(dǎo)體襯底上隔著第1柵絕緣膜形成的字柵極、雜質(zhì)層、以及側(cè)壁狀的第1、第2控制柵極。第1控制柵極和第2控制柵極的剖面形狀被形成為矩形。
在Byung Yong Choi等人，“Highly Scalable and Reliable 2-bit/cellSONOS Memory Transistor beyong 50nm NVM Technology UsingOuter Sidewall Spacer Scheme with Damascene Gate Process”，IEEE2005 Symposium on VLSI Technology Digest of Technical Papers，pp.118～119中，公開了用50nm以下的非易失性存儲器工藝制作的2比特單元的SONOS存儲晶體管。在該制造方法中，在半導(dǎo)體襯底的表面上形成ONO膜，通過除去溝道的大致中央處的ONO膜，形成2個隔離的存儲節(jié)點(diǎn)。在該存儲器中，即使進(jìn)行微細(xì)化至80nm的柵極長度，也表現(xiàn)出具有高可靠性。
另外，在特開2004-111629號公報中，公開了MONOS存儲器的制造方法。在該制造方法中，在半導(dǎo)體襯底的上方形成第1柵絕緣層，形成第1導(dǎo)電層字柵極和中止層，在存儲區(qū)的整介面上形成第1絕緣層、第2絕緣層，通過對第2絕緣層進(jìn)行各向異性刻蝕，形成第1側(cè)壁導(dǎo)電層，在存儲區(qū)的整個面上形成第3導(dǎo)電層，通過對第3導(dǎo)電層進(jìn)行各向異性刻蝕，形成第2側(cè)壁導(dǎo)電層，通過對第1和第2側(cè)壁導(dǎo)電層進(jìn)行各向同性刻蝕，形成控制柵極。
此外，在特開平11-145471號公報中，公開了如下的半導(dǎo)體器件這是在形成了元件隔離區(qū)的襯底上，隔著柵絕緣膜形成了柵電極的半導(dǎo)體器件，柵電極在其上表面具有厚度為a的絕緣膜的同時，在其側(cè)面具有電極最下部處的厚度為b的側(cè)壁，從柵電極上表面起算為a的高度處的側(cè)壁厚度為b以上，而且a≥b。
在具有分裂柵極型的MONOS結(jié)構(gòu)的存儲器中，包括控制晶體管的控制柵電極和MONOS晶體管的存儲柵電極。存儲柵電極隔著絕緣膜被配置在控制柵電極的側(cè)方。在存儲柵電極與半導(dǎo)體襯底之間形成作為電荷蓄積膜的ONO膜。
在具有分裂柵型的MONOS結(jié)構(gòu)的存儲器中，存儲柵電極以控制柵電極的側(cè)壁的形狀形成。即，控制柵電極隔著掩模用光刻法形成，與此相比，存儲柵電極以自對準(zhǔn)方式進(jìn)行刻蝕而形成。在這樣的存儲柵電極中，在剖面形狀中具有上表面傾斜的形狀。即，具有上表面向外側(cè)降低的形狀。存儲柵電極的高度在接近于控制柵電極的一側(cè)增高，隨著朝向外側(cè)而降低。
在半導(dǎo)體襯底上形成源區(qū)及漏區(qū)等的擴(kuò)散層的工序中，以所形成的控制柵電極或存儲柵電極為掩模，以自對準(zhǔn)方式進(jìn)行離子注入。由于存儲柵電極之中靠外側(cè)部分的高度低，所以在離子注入的工序中，注入的離子透過存儲柵電極，到達(dá)電荷蓄積膜。其結(jié)果是，存在在作為電荷蓄積膜的ONO膜上發(fā)生膜劣化的問題。
作為表示微細(xì)加工的水平的參數(shù)具有設(shè)計基準(zhǔn)(設(shè)計規(guī)則)。在將可制造的最小尺寸定為其設(shè)計規(guī)則的情況下，近年來一直按90nm以下的規(guī)則進(jìn)行制造。在這樣的微細(xì)半導(dǎo)體器件的制造工序的光刻工序中，作為用于進(jìn)行曝光的光源，可用ArF光源來代替現(xiàn)有的KrF光源。在使用ArF光源作為光源的情況下，可形成微細(xì)的電路，但必須減薄抗蝕劑等被曝光物的厚度。一旦抗蝕劑減薄，則在抗蝕劑顯影后的刻蝕工序中，可進(jìn)行刻蝕的深度變淺。
例如，在半導(dǎo)體器件中，在存儲單元的上表面形成層間絕緣膜。層間絕緣膜例如為使表面平坦化而形成，被配置在存儲單元的上表面。在層間絕緣膜的表面上，例如配置布線。為了將該布線與存儲單元電連接，要形成貫通層間絕緣膜的接觸。在接觸形成工序中，必須在層間絕緣膜上形成長度為存儲單元的高度與從存儲單元的頂部至層間絕緣膜的表面的高度之和的貫通孔。
然而，在按照90nm以下的設(shè)計規(guī)則的半導(dǎo)體器件中，由于使用ArF光源作為曝光的光源，所以存在抗蝕劑的厚度變薄，以致在形成接觸孔的工序中，往往無法形成貫通層間絕緣膜的接觸孔的問題。因此，在包含存儲單元的半導(dǎo)體器件中，希望減薄層間絕緣膜的厚度。
為了防止將離子注入到電荷蓄積膜中，考慮要增高存儲柵電極，但若增高存儲柵電極，例如就有層間絕緣膜變厚的問題?；蛘?，為了防止將離子注入到電荷蓄積膜中，考慮在離子注入工序中要減小待注入離子的能量。然而，待注入離子的能量卻由對硅化時的擴(kuò)散層與襯底之間的短路缺陷所采取措施的必要性來決定。因此，存在無法減小待注入離子的能量的問題。
另外，在半導(dǎo)體襯底的表面上，在隔著絕緣膜而形成的柵電極中，伴隨半導(dǎo)體電路的微細(xì)化，必須減小柵電極的尺寸，一旦柵電極的尺寸減小，則存在尺寸精度變差的問題。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種微細(xì)的半導(dǎo)體器件和微細(xì)的半導(dǎo)體器件的制造方法。
基于本發(fā)明的一個方面的半導(dǎo)體器件的制造方法包含在半導(dǎo)體襯底的表面上隔著第1絕緣膜形成第1電極的第1電極形成工序。包含至少在上述第1電極的側(cè)方的上述半導(dǎo)體襯底的表面上形成電荷蓄積膜的電荷蓄積膜形成工序。包含在上述電荷蓄積膜的表面上形成第2電極的第2電極形成工序。上述第2電極形成工序包含在上述電荷蓄積膜的表面上形成第2電極層的工序。包含在上述第2電極層的表面上形成刻蝕速度比上述第2電極層慢的輔助膜的工序。包含對上述第2電極層和上述輔助膜進(jìn)行各向異性刻蝕以形成上述第2電極的工序。
基于本發(fā)明的另一方面的半導(dǎo)體器件的制造方法包含在半導(dǎo)體襯底的表面上形成虛設(shè)膜(dummy film)使之具有側(cè)面的工序。包含在上述半導(dǎo)體襯底的表面上形成第1絕緣膜的工序。包含在上述第1絕緣膜的表面和上述虛設(shè)膜的表面上形成柵電極層的工序。包含在上述柵電極層的表面上形成刻蝕速度比上述柵電極層慢的輔助膜的工序。包含對上述柵電極層和上述輔助膜進(jìn)行各向異性刻蝕以形成柵電極的工序。包含除去上述虛設(shè)膜的工序。包含除去上述第1絕緣膜中的上述柵電極的外側(cè)區(qū)域部分的工序。
基于本發(fā)明的一個方面的半導(dǎo)體器件具備在半導(dǎo)體襯底的表面上隔著第1絕緣膜配置的第1電極、在上述第1電極的側(cè)方的上述半導(dǎo)體襯底的表面上形成的電荷蓄積膜、以及在上述電荷蓄積膜的表面上配置的第2電極。具備在上述第2電極的側(cè)方配置的側(cè)壁絕緣膜。上述第2電極被形成為在剖面形狀中與上述第1電極對置的表面和與上述側(cè)壁絕緣膜對置的表面大致平行。上述第2電極被形成為在剖面形狀中上表面凹陷。
基于本發(fā)明的另一方面的半導(dǎo)體器件具備在半導(dǎo)體襯底的表面上配置并隔著第1絕緣膜形成的柵電極、以及在上述柵電極的剖面形狀中在左右兩側(cè)形成的側(cè)壁絕緣膜。上述柵電極被形成為在剖面形狀中與上述側(cè)壁對置的左右兩側(cè)的表面相互大致平行。上述柵電極被形成為在剖面形狀中上表面凹陷。
本發(fā)明的上述和其它的目的、特征、方面和優(yōu)點(diǎn)在與附圖相關(guān)聯(lián)地理解時可從涉及本發(fā)明的下面的詳細(xì)說明中變得明白。
圖1是實(shí)施方式1中的半導(dǎo)體器件的第1概略剖面圖。
圖2是實(shí)施方式1中的半導(dǎo)體器件的第2概略剖面圖。
圖3是實(shí)施方式1中的半導(dǎo)體器件的第3概略剖面圖。
圖4是實(shí)施方式1中的存儲單元的放大概略剖面圖。
圖5是實(shí)施方式1中的半導(dǎo)體器件的電路圖。
圖6是說明在驅(qū)動實(shí)施方式1中的半導(dǎo)體器件時所施加的電壓的表。
圖7是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第1工序說明圖。
圖8是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第2工序說明圖。
圖9是在實(shí)施方式1的半導(dǎo)體器件的制造方法中進(jìn)行各向異性刻蝕時的第1放大概略剖面圖。
圖10是在實(shí)施方式1的半導(dǎo)體器件的制造方法中進(jìn)行各向異性刻蝕時的第2放大概略剖面圖。
圖11是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第3工序說明圖。
圖12是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第4工序說明圖。
圖13是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第5工序說明圖。
圖14是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第6工序說明圖。
圖15是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第7工序說明圖。
圖16是實(shí)施方式1中的半導(dǎo)體器件的制造方法的第8工序說明圖。
圖17是實(shí)施方式1中的比較例的半導(dǎo)體器件的存儲單元的放大概略剖面圖。
圖18是實(shí)施方式2中的半導(dǎo)體器件的存儲單元的放大概略剖面圖。
圖19是實(shí)施方式2中的半導(dǎo)體器件的制造方法的第1工序說明圖。
圖20是實(shí)施方式2中的半導(dǎo)體器件的制造方法的第2工序說明圖。
圖21是實(shí)施方式2中的半導(dǎo)體器件的制造方法的第3工序說明圖。
圖22是實(shí)施方式2中的半導(dǎo)體器件的制造方法的第4工序說明圖。
圖23是實(shí)施方式2中的半導(dǎo)體器件的制造方法的第5工序說明圖。
圖24是實(shí)施方式2中的半導(dǎo)體器件的制造方法的第6工序說明圖。
圖25是實(shí)施方式2中的半導(dǎo)體器件的制造方法的第7工序說明圖。
圖26是實(shí)施方式3中的半導(dǎo)體器件的存儲單元的放大概略剖面圖。
圖27是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第1工序說明圖。
圖28是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第2工序說明圖。
圖29是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第3工序說明圖。
圖30是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第4工序說明圖。
圖31是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第5工序說明圖。
圖32是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第6工序說明圖。
圖33是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第7工序說明圖。
圖34是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第8工序說明圖。
圖35是實(shí)施方式3中的半導(dǎo)體器件的制造方法的第9工序說明圖。
圖36是實(shí)施方式4中的半導(dǎo)體器件的放大概略剖面圖。
圖37是實(shí)施方式4中的半導(dǎo)體器件的制造方法的第1工序說明圖。
圖38是實(shí)施方式4中的半導(dǎo)體器件的制造方法的第2工序說明圖。
圖39是實(shí)施方式4中的半導(dǎo)體器件的制造方法的第3工序說明圖。
圖40是實(shí)施方式4中的半導(dǎo)體器件的制造方法的第4工序說明圖。
圖41是實(shí)施方式4中的半導(dǎo)體器件的制造方法的第5工序說明圖。
圖42是實(shí)施方式4中的半導(dǎo)體器件的制造方法的第6工序說明圖。
圖43是實(shí)施方式4中的半導(dǎo)體器件的制造方法的第7工序說明圖。
具體實(shí)施方式(實(shí)施方式1)參照圖1至圖17，說明基于本發(fā)明的實(shí)施方式1中的半導(dǎo)體器件。本實(shí)施方式中的半導(dǎo)體器件是EEPROM之中配備了ONO膜作為電荷蓄積膜的非易失性存儲器。
在圖1中示出了本實(shí)施方式中的半導(dǎo)體器件的概略剖面圖。在圖2中示出了本實(shí)施方式中的半導(dǎo)體器件的與II-II線相關(guān)的向視剖面圖。在圖3中示出了圖1中的與III-III線相關(guān)的向視剖面圖。
參照圖1，本實(shí)施方式中的半導(dǎo)體器件具備控制柵電極5和存儲柵電極7?？刂茤烹姌O5和存儲柵電極7形成為在平面視圖時相互大致平行延伸?？刂茤烹姌O5和存儲柵電極7成對形成。在半導(dǎo)體襯底的表面上，在被控制柵電極5和存儲柵電極7的對相互夾持的區(qū)域，形成擴(kuò)散層12a。另外，在控制柵電極5和存儲柵電極7的表面上，形成層間絕緣膜，在該層間絕緣膜的表面上形成布線16。本實(shí)施方式中的布線16以沿著與控制柵電極5和存儲柵電極7延伸的方向垂直的方向延伸的方式形成。在層間絕緣膜上，形成接觸15，用于形成與布線16的導(dǎo)通。接觸15被配置在控制柵電極5和存儲柵電極7的對的側(cè)方。
參照圖2，在半導(dǎo)體襯底1的上部，形成存儲器阱部3。在本實(shí)施方式中，用硅襯底作為半導(dǎo)體襯底1。在圖2中，示出了2個存儲單元(元件)。
在半導(dǎo)體襯底1的表面上，隔著作為第1絕緣膜的控制柵絕緣膜4，形成作為第1電極的控制柵電極5。在半導(dǎo)體襯底1的表面、控制柵電極5的側(cè)面和控制柵絕緣膜4的側(cè)面上，形成作為電荷蓄積膜的存儲節(jié)點(diǎn)絕緣膜6。在存儲節(jié)點(diǎn)絕緣膜6的表面上，形成作為第2電極的存儲柵電極7。這樣，隔著絕緣膜，控制柵電極和存儲柵電極形成對，被配置在接觸15的兩側(cè)。
在控制柵電極5的側(cè)面和存儲柵電極7的側(cè)面，形成側(cè)壁絕緣膜11。在控制柵電極5的上表面和存儲柵電極7的各自的上表面，形成硅化物膜13a、13b。在本實(shí)施方式中，形成CoSi膜，作為硅化物膜13a、13b。
形成保護(hù)絕緣膜14a，使之包圍控制柵電極5、存儲柵電極7和側(cè)壁絕緣膜11。對于本實(shí)施方式的保護(hù)絕緣膜，形成氮化膜即Si3N4膜，作為自對準(zhǔn)膜。
在保護(hù)絕緣膜14a的表面上，配置層間絕緣膜14b。層間絕緣膜14b以覆蓋住全部2個存儲單元的方式形成。層間絕緣膜14b的表面被平坦地形成。
接觸15以貫通保護(hù)絕緣膜14a和層間絕緣膜14b的方式形成。接觸15包含導(dǎo)電層15a、15b。導(dǎo)電層15a被配置在層間絕緣膜14b內(nèi)所形成的接觸孔的表面上。導(dǎo)電層15b被配置在導(dǎo)電層15a的內(nèi)部。在層間絕緣膜14b的表面上，形成布線16。布線16包含金屬層16a～16c。金屬層16a與接觸15進(jìn)行電連接。
在半導(dǎo)體襯底1的表面上，形成源極側(cè)的擴(kuò)展擴(kuò)散層9和漏極側(cè)的擴(kuò)展擴(kuò)散層10。各個擴(kuò)展擴(kuò)散層9和擴(kuò)展擴(kuò)散層10被注入雜質(zhì)。擴(kuò)展擴(kuò)散層9從存儲柵電極7的下側(cè)朝向存儲單元的外側(cè)形成。擴(kuò)展擴(kuò)散層10從控制柵電極5的下側(cè)朝向元件的外側(cè)形成。
在半導(dǎo)體襯底1的表面上，形成注入了濃度比擴(kuò)展擴(kuò)散層9、10高的雜質(zhì)的擴(kuò)散層12a、12b。擴(kuò)散層12a從存儲柵電極7的側(cè)面所配置的側(cè)壁絕緣膜11的正下方朝向存儲單元的外側(cè)形成。擴(kuò)散層12b在接觸15的正下方形成。擴(kuò)散層12b從控制柵電極5的側(cè)面所配置的側(cè)壁絕緣膜11的下側(cè)朝向存儲單元的外側(cè)形成。擴(kuò)散層12b以交聯(lián)2個存儲單元的方式形成。在擴(kuò)散層12a、12b的延伸方向的大致中央部分，形成用于降低電阻的硅化物膜13c。在本實(shí)施方式中，形成CoSi，作為硅化物膜13c。接觸15與硅化物膜13c進(jìn)行電連接。
參照圖3，在存儲器阱部3，形成元件隔離部2。另外，層間絕緣膜14b的表面被形成為平面狀。本實(shí)施方式中的布線16以相互平行延伸的方式形成。形成布線16，使得在與延伸方向垂直的面上切斷時的剖面形狀為長方形。
在圖4中示出了作為本實(shí)施方式中的元件的存儲單元的放大概略剖面圖。在本實(shí)施方式中，在半導(dǎo)體襯底1的表面上，形成控制柵絕緣膜4。在控制柵絕緣膜4的表面上，形成控制柵電極5。形成本實(shí)施方式中的控制柵電極5，使得其剖面形狀為長方形。控制柵電極5在半導(dǎo)體襯底1的表面上隔著控制柵絕緣膜4而被配置。
作為本實(shí)施方式中的電荷蓄積膜的存儲節(jié)點(diǎn)絕緣膜6為ONO膜。存儲節(jié)點(diǎn)絕緣膜6包含氧化硅膜6a、6c和氮化硅膜6b。存儲節(jié)點(diǎn)絕緣膜6被配置在半導(dǎo)體襯底1的表面、控制柵電極5的一個側(cè)面和控制柵絕緣膜4的一個側(cè)面上。形成存儲節(jié)點(diǎn)絕緣膜6，使得其剖面形狀為L字形。存儲節(jié)點(diǎn)絕緣膜6具有被半導(dǎo)體襯底1與存儲柵電極7夾持的部分。
在控制柵電極5的另一側(cè)面和控制柵絕緣膜4的另一側(cè)面上，形成側(cè)壁絕緣膜11。在存儲柵電極7的側(cè)面和存儲節(jié)點(diǎn)絕緣膜6的側(cè)面上，形成側(cè)壁絕緣膜11。
存儲柵電極7被形成為在剖面形狀中與控制柵電極5對置的表面和與側(cè)壁絕緣膜11對置的表面大致平行。即，本實(shí)施方式中的存儲柵電極7被形成為在剖面形狀中寬度在高度方向上大致恒定。
存儲柵電極7被形成為在剖面形狀中上表面的寬度方向的大致中央部分凹陷。存儲柵電極7被形成為在與延伸方向垂直的方向的剖面中上表面的中央部分凹陷。存儲柵電極7被形成為在剖面形狀中上表面呈大致V字形。
當(dāng)假定存儲柵電極7的高度之中的最大高度為Hmg_H、最小高度為Hmg_L時，在制造工序之中形成擴(kuò)散層12a的離子注入工序中，在將雜質(zhì)注入到半導(dǎo)體襯底1中時，最小高度Hmg_L為雜質(zhì)達(dá)不到存儲節(jié)點(diǎn)絕緣膜6的高度。即，在形成擴(kuò)散層12a的離子注入工序中，存儲柵電極7具有足夠的高度，使得雜質(zhì)達(dá)不到存儲節(jié)點(diǎn)絕緣膜6。
在本實(shí)施方式的半導(dǎo)體器件中，為使最大高度Hmg_H與最小高度Hmg_L之差較小，可降低最大高度Hmg_H。即，可降低存儲柵電極7的高度，可降低配置在存儲單元的上部的層間絕緣膜整體的高度。在圖2中，可降低層間絕緣膜14b的高度Hi。其結(jié)果是，也可使形成接觸15用的接觸孔的深度做得較淺，例如，即使在90nm以下規(guī)則的微細(xì)半導(dǎo)體器件中，也能夠以高可靠性形成接觸孔。
在圖5中示出了本實(shí)施方式中的半導(dǎo)體器件的電路圖。在圖6中示出了在驅(qū)動本實(shí)施方式中的半導(dǎo)體器件時所施加的電壓的表。
在圖5中，MG1～MG4表示存儲柵電極7的線。CG1～CG4表示控制柵電極5的線。BL1、BL2表示在層間絕緣膜的表面上所形成的布線16(參照圖1～圖3)。SL1、SL2表示擴(kuò)散層12a。區(qū)域61表示存儲柵電極7和存儲節(jié)點(diǎn)絕緣膜的部分，區(qū)域62表示控制柵電極5和控制柵絕緣膜的部分。
參照圖6，在本實(shí)施方式中的半導(dǎo)體器件工作時，包含讀入工作、寫入工作和擦除工作。Vmg表示存儲柵電極的電壓，Vs表示源極側(cè)的擴(kuò)散層的電壓，Vcg表示控制柵電極的電壓，Vd表示漏極側(cè)的擴(kuò)散層的電壓。另外，Vsub表示半導(dǎo)體襯底的電壓。
在本實(shí)施方式的半導(dǎo)體器件的寫入工作中，以源極側(cè)注入方式向存儲柵電極和源極側(cè)的擴(kuò)散層分別施加正的電壓。向控制柵電極施加小的正電壓。電子沿著半導(dǎo)體襯底1的主表面，向源極側(cè)行進(jìn)。電子與源極側(cè)的擴(kuò)展擴(kuò)散層碰撞，產(chǎn)生熱電子。所產(chǎn)生的熱電子被控制柵電極的電壓吸引，蓄積到存儲節(jié)點(diǎn)絕緣膜之中的氮化硅膜中。
在本實(shí)施方式的半導(dǎo)體器件的擦除工作中，采用由帶間隧道引起的熱空穴注入方式。向存儲柵電極施加負(fù)的電壓。向源極側(cè)的擴(kuò)散層施加形成反向偏置的正的電壓。通過在源極側(cè)的擴(kuò)展擴(kuò)散層的端部發(fā)生的強(qiáng)電解，產(chǎn)生由帶間隧道引起的熱空穴。該熱空穴被注入到存儲節(jié)點(diǎn)絕緣膜的氮化硅膜中，電子與空穴結(jié)合，從而電子被擦除。
在本實(shí)施方式的讀出工作中，分別向存儲柵電極和控制柵電極施加正的電壓。進(jìn)而，向漏極側(cè)的擴(kuò)散層施加正的電壓。此時，利用流過漏極側(cè)的擴(kuò)散層的電流的大小，進(jìn)行信息是否被記錄的判別。
接著，參照圖7至圖16，說明本實(shí)施方式中的半導(dǎo)體器件的制造方法。
在圖7中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第1工序的概略剖面圖。首先，通過向半導(dǎo)體襯底1的表面注入電子，形成存儲器阱部3。
接著，進(jìn)行隔著第1絕緣膜形成第1電極的第1電極形成工序。在半導(dǎo)體襯底1的表面上，例如形成熱氧化層，作為與控制柵絕緣膜4對應(yīng)的層。進(jìn)而，在與控制柵絕緣膜4對應(yīng)的層的表面上，形成多晶硅層，作為與控制柵電極5對應(yīng)的層。其后，用光刻法進(jìn)行構(gòu)圖，形成作為第1絕緣膜的控制柵絕緣膜4。另外，形成作為剖面形狀被形成為大致方形的第1電極的控制柵電極5。
在圖8中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第2工序的概略剖面圖。接著，進(jìn)行形成電荷蓄積膜的電荷蓄積膜形成工序。在半導(dǎo)體襯底1的表面、控制柵絕緣膜4的側(cè)面和控制柵電極5的表面上，形成作為電荷蓄積膜的存儲節(jié)點(diǎn)絕緣膜6。在存儲節(jié)點(diǎn)絕緣膜6的形成中，至少在半導(dǎo)體襯底1的表面上，在控制柵電極5的側(cè)方的部分形成。在本實(shí)施方式中，形成由SiO2膜、Si3N4膜和SiO2膜這3層構(gòu)成的ONO膜，作為存儲節(jié)點(diǎn)絕緣膜(參照圖4)。
接著，進(jìn)行在電荷蓄積膜的表面上形成作為第2電極的存儲柵電極的第2電極形成工序。將作為第2電極層的存儲柵電極層7a配置在存儲節(jié)點(diǎn)絕緣膜6的表面上。形成第2電極層，使之覆蓋存儲節(jié)點(diǎn)絕緣膜6。在本實(shí)施方式中，層疊摻以雜質(zhì)的無定形硅膜，作為存儲柵電極層7a。
接著，在存儲柵電極層7a的表面上，形成輔助膜8。輔助膜8其后進(jìn)行的刻蝕速度比存儲柵電極層7a慢。在本實(shí)施方式中，形成氧化硅膜，作為輔助膜8。氧化硅膜可通過對存儲柵電極層7a的表面進(jìn)行熱氧化來形成。利用對存儲柵電極層7a的表面進(jìn)行熱氧化的方法，輔助膜8的膜厚控制變得容易。作為氧化硅膜的形成方法，不限于本方式，也可通過在存儲柵電極層7a的表面上層疊氧化硅膜來形成。
作為輔助膜，不限于本方式，只要是在以后進(jìn)行的各向異性刻蝕中其刻蝕速度比存儲柵電極層慢的膜即可。例如，在本實(shí)施方式中，也可形成氮化物膜(氮化膜)作為輔助膜。
理想情況是，輔助膜是考慮了在進(jìn)行其后的各向異性刻蝕的工序中進(jìn)行最佳的刻蝕的情況下，存儲柵電極層7a與輔助膜8的選擇比大致為10∶1的膜。
接著，如箭頭51所示，進(jìn)行各向異性刻蝕。優(yōu)先刻蝕輔助膜8之中的大體在水平方向配置的部分。
在圖9中示出了在進(jìn)行各向異性刻蝕時的控制柵電極的上部的放大概略剖面圖。通過進(jìn)行各向異性刻蝕，首先除去沿輔助膜8的水平方向延伸的部分，刻蝕存儲柵電極層7a。在控制柵電極5的上側(cè)，刻蝕存儲柵電極層7a的上部。
在圖10中示出了在進(jìn)而繼續(xù)進(jìn)行各向異性刻蝕時的控制柵電極的上部的放大概略剖面圖。由于輔助膜8的刻蝕速度比存儲柵電極層7a慢，從而可優(yōu)先除去存儲柵電極層7a。即，由于輔助膜8的刻蝕速度慢，所以在輔助膜8大部分保留的狀態(tài)下，大部分存儲柵電極層7a被刻蝕掉。存儲柵電極層7a的與輔助膜8的附近相比其離輔助膜8更遠(yuǎn)的部分被刻蝕掉較多。在各向異性刻蝕中，繼續(xù)進(jìn)行刻蝕，直至除去配置在控制柵電極5的上部的存儲柵電極層7a為止。
在圖11中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第3工序的概略剖面圖。圖11是各向異性刻蝕結(jié)束時的概略剖面圖。除去存儲柵電極層7a的一部分，形成存儲柵電極7。存儲柵電極7以寬度方向的厚度在高度方向上大致恒定的方式形成。存儲柵電極7的上表面以存儲柵電極7的寬度方向的大致中央部分凹陷的方式形成。在本實(shí)施方式中，存儲柵電極7的上表面被形成為大致V字形。在存儲柵電極7的側(cè)面保留輔助膜8的一部分。
在圖12中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第4工序的概略剖面圖。利用濕法刻蝕等各向同性刻蝕，除去保留于存儲柵電極7的側(cè)面的輔助膜8。
在圖13中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第5工序的概略剖面圖。除去配置于控制柵電極5兩側(cè)的存儲柵電極7之中的一個存儲柵電極7的部分。在本實(shí)施方式中，用光刻法將掩模配置在控制柵電極5的表面，除去一個存儲柵電極7。進(jìn)而，通過進(jìn)行濕法刻蝕等各向同性刻蝕，除去在存儲節(jié)點(diǎn)絕緣膜6之中被存儲柵電極7與控制柵電極5夾持的部分和被半導(dǎo)體襯底1與存儲柵電極7夾持的部分之外的部分。存儲節(jié)點(diǎn)絕緣膜6的剖面形狀被形成為L字形。
在圖14中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第6工序的概略剖面圖。接著，以控制柵電極5和存儲柵電極7為掩模，以自對準(zhǔn)方式對半導(dǎo)體襯底1進(jìn)行離子注入。通過進(jìn)行離子注入，形成源極側(cè)的擴(kuò)展擴(kuò)散層9和漏極側(cè)的擴(kuò)展擴(kuò)散層10。在該離子注入中，例如用5kev的能量按2×1015原子/cm2的劑量注入砷。
在圖15中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第7工序的概略剖面圖。接著，在控制柵電極5的側(cè)面和存儲柵電極7的側(cè)面形成側(cè)壁絕緣膜11。
接著，如箭頭52所示，以控制柵電極5、存儲柵電極7和側(cè)壁絕緣膜11為掩模，以自對準(zhǔn)方式進(jìn)行離子注入。通過進(jìn)行離子注入，形成源極側(cè)的擴(kuò)散層12a和漏極側(cè)的擴(kuò)散層12b。在該離子注入中，例如用50kev的能量按2×1015原子/cm2的劑量注入砷，用40kev的能量按1×1013原子/cm2的劑量注入磷。
在本實(shí)施方式的半導(dǎo)體器件的制造方法中，在該高能量的離子注入方面，由于存儲柵電極7在寬度方向的最小高度高，所以可抑制所注入的離子透過存儲柵電極7到達(dá)存儲節(jié)點(diǎn)絕緣膜6之中被半導(dǎo)體襯底1與存儲柵電極7夾持的部分。
在圖16中示出了說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第8工序的概略剖面圖。在半導(dǎo)體襯底1的擴(kuò)散層12a、12b的表面上，形成硅化物膜13c。在硅化物膜13c的形成中，例如在使鈷膜淀積在半導(dǎo)體襯底1的主表面后，通過熱處理使鈷與硅發(fā)生反應(yīng)。其后，在除去鈷膜后形成硅化物膜。在半導(dǎo)體襯底1的主表面上形成硅化物膜13c的同時，分別在控制柵電極5和存儲柵電極7的上表面，形成硅化物膜13a、13b。
接著，參照圖2，形成保護(hù)絕緣膜14a，使之覆蓋控制柵電極5、存儲柵電極7和側(cè)壁絕緣膜11。在本實(shí)施方式中，形成Si3N4膜，作為保護(hù)絕緣膜14a。
接著，在保護(hù)絕緣膜14a的表面上，配置層間絕緣膜14b。接著，例如在層間絕緣膜14b的表面上配置抗蝕劑，用光刻法進(jìn)行用于形成接觸孔的構(gòu)圖。接著，通過進(jìn)行刻蝕，在層間絕緣膜14b上形成接觸孔。在本實(shí)施方式中，由于可降低存儲單元的高度，所以可減薄層間絕緣膜14b整體的厚度Hi。因此，例如在形成依據(jù)90nm規(guī)則的半導(dǎo)體電路的工序中，將ArF光源用于進(jìn)行抗蝕劑的曝光的光源，即使在配置于層間絕緣膜14b的表面上的抗蝕劑較薄的情況下，也能可靠地形成貫通層間絕緣膜的接觸孔。
在所形成的接觸孔的表面上層疊導(dǎo)電層15a、15b，形成接觸15。接著，例如用CMP(化學(xué)機(jī)械研磨)法使層間絕緣膜14b的表面平坦化。接著，在層間絕緣膜14b的表面上形成包含金屬層16a～16c的布線16。
這樣，可制造本實(shí)施方式的半導(dǎo)體器件。在本實(shí)施方式的半導(dǎo)體器件的制造方法中，形成作為第2電極的存儲柵電極的第2電極形成工序包含形成被刻蝕的速度比存儲柵電極慢的輔助膜的工序以及對第2電極層和輔助膜進(jìn)行各向異性刻蝕的工序。利用該方法，在存儲柵電極中，可使上表面的大致中央部分成為凹陷的形狀，可形成高度低的存儲單元。
在圖17中示出了作為本實(shí)施方式中的比較例的半導(dǎo)體器件的概略剖面圖。作為比較例的半導(dǎo)體器件在本實(shí)施方式的第2電極形成工序中是在第2電極層的表面上不形成輔助膜而進(jìn)行制造時的半導(dǎo)體器件。
在用于形成存儲柵電極41的各向異性刻蝕的工序中(參照圖8)，存儲柵電極41的上表面在朝向外側(cè)處被刻蝕得較多。其結(jié)果是，在剖面形狀中，存儲柵電極41具有其上表面呈平面狀傾斜的形狀。
在比較例的半導(dǎo)體器件中，在存儲柵電極41的高度之中，最大高度Hmg_H與最小高度Hmg_L之差增大。此時，為了實(shí)現(xiàn)半導(dǎo)體器件的微細(xì)化，在降低了存儲柵電極41的高度的情況下，最小高度Hmg_L的高度降低了，在形成以后的擴(kuò)散層的離子注入工序中，存在注入的離子到達(dá)存儲節(jié)點(diǎn)絕緣膜6的不合適的情況。因此，難以進(jìn)行半導(dǎo)體器件的微細(xì)化。
然而，在本實(shí)施方式中，可減小存儲柵電極的最小高度與最大高度之差，可降低存儲柵電極的最大高度。其結(jié)果是，可減薄層間絕緣膜的厚度，能可靠地形成接觸孔。在本實(shí)施方式中，可實(shí)現(xiàn)半導(dǎo)體器件的微細(xì)化。
另外，在本實(shí)施方式的半導(dǎo)體器件的制造方法中，在第2電極形成工序中，在存儲柵電極的側(cè)面保留輔助膜。因此，可防止在存儲柵電極的寬度方向進(jìn)行刻蝕，可形成寬度方向的尺寸精度優(yōu)越的存儲柵電極。因此，可制造具有寬度小的存儲柵電極的半導(dǎo)體器件。
這樣，在本實(shí)施方式中，可制造微細(xì)的半導(dǎo)體器件?；蛘撸稍龃筮M(jìn)行制造時的裕量(工藝容限)。
本發(fā)明不限于MONOS結(jié)構(gòu)的存儲單元，也可應(yīng)用于SONOS結(jié)構(gòu)的存儲單元。
(實(shí)施方式2)參照圖18至圖25，說明基于本發(fā)明的實(shí)施方式2中的半導(dǎo)體器件。本實(shí)施方式中的半導(dǎo)體器件是在控制柵電極的兩側(cè)形成了存儲柵電極的所謂2比特單元的非易失性存儲器。
在圖18中示出了本實(shí)施方式中的半導(dǎo)體器件的概略剖面圖。本實(shí)施方式中的半導(dǎo)體器件包括在作為第1電極的控制柵電極5的兩側(cè)所形成的作為第2電極的存儲柵電極7。
在半導(dǎo)體襯底1的表面上，形成擴(kuò)展擴(kuò)散層9和擴(kuò)散層12a。擴(kuò)展擴(kuò)散層9以從存儲柵電極7的下側(cè)朝向存儲單元的外側(cè)延伸的方式形成?？刂茤烹姌O5隔著作為第1絕緣膜的控制柵絕緣膜4被配置在半導(dǎo)體襯底1的表面上。
作為電荷蓄積膜的存儲節(jié)點(diǎn)絕緣膜6以從控制柵電極5的側(cè)面向半導(dǎo)體襯底1的上表面延伸的方式形成。本實(shí)施方式中的存儲節(jié)點(diǎn)絕緣膜6以各自的剖面形狀呈L字形的方式形成。存儲節(jié)點(diǎn)絕緣膜6在控制柵電極5的兩側(cè)形成。
在存儲節(jié)點(diǎn)絕緣膜6的表面上，形成存儲柵電極7。在存儲柵電極7與半導(dǎo)體襯底1之間，配置存儲節(jié)點(diǎn)絕緣膜6。在存儲柵電極7與控制柵電極5之間，配置存儲節(jié)點(diǎn)絕緣膜6。各個存儲柵電極7以與控制柵電極5對置的表面大致平行于與側(cè)壁絕緣膜11對置的表面的方式形成。存儲柵電極7在剖面形狀中以寬度在高度方向上大致恒定的方式形成。各個存儲柵電極7的上表面以寬度方向的中央部分凹陷的方式形成。
參照圖19至圖25，說明本實(shí)施方式中的半導(dǎo)體器件的制造方法。
圖19是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第1工序的概略剖面圖。首先，在半導(dǎo)體襯底1上形成存儲器阱部3。接著，進(jìn)行在半導(dǎo)體襯底1的表面上形成第1電極的第1電極形成工序。在半導(dǎo)體襯底1的表面上，形成作為第1絕緣膜的控制柵絕緣膜4和作為第1電極的控制柵電極5。
圖20是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第2工序的概略剖面圖。接著，形成作為電荷蓄積膜的存儲節(jié)點(diǎn)絕緣膜6，使之覆蓋半導(dǎo)體襯底1的表面和控制柵電極5的表面。作為存儲節(jié)點(diǎn)絕緣膜6，例如形成ONO膜。
接著，進(jìn)行形成第2電極的第2電極形成工序。在存儲節(jié)點(diǎn)絕緣膜6的表面上，形成作為第2電極層的存儲柵電極層7a。在存儲柵電極層7a的表面上，形成輔助膜8。作為輔助膜8，形成在以后的刻蝕工序中其刻蝕速度比存儲柵電極層7a慢的膜。
接著，如箭頭53所示，進(jìn)行各向異性刻蝕。通過進(jìn)行各向異性刻蝕，除去輔助膜8之中水平延伸的部分。接著，除去存儲柵電極層7a的一部分。
圖21是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第3工序的概略剖面圖。圖21是各向異性刻蝕結(jié)束時的圖。在控制柵電極5的兩側(cè)，形成其剖面形狀為大致方形的存儲柵電極7。存儲柵電極7以上表面的寬度方向的大致中央部分凹陷的方式形成。這樣，在本實(shí)施方式中，通過在存儲柵電極層7a的表面上形成輔助膜8，可防止存儲柵電極7的上表面朝向外側(cè)降低。
圖22是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第4工序的概略剖面圖。接著，進(jìn)行濕法刻蝕，除去保留在存儲柵電極7的側(cè)面的輔助膜8。進(jìn)而，利用各向異性刻蝕，除去在存儲節(jié)點(diǎn)絕緣膜6之中被控制柵電極5與存儲柵電極7央持的部分和被半導(dǎo)體襯底1與存儲柵電極7夾持的部分之外的部分。
圖23是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第5工序的概略剖面圖。接著，以控制柵電極5和存儲柵電極7為掩模，通過以自對準(zhǔn)方式進(jìn)行離子注入，形成擴(kuò)展擴(kuò)散層9。
圖24是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第6工序的概略剖面圖。接著，形成側(cè)壁絕緣膜11。接著，如箭頭54所示，通過進(jìn)行離子注入，形成擴(kuò)散層12。此時，高能量的離子向半導(dǎo)體襯底1注入。由于存儲柵電極7的最小高度足夠高，所以可防止所注入的離子透過存儲柵電極7到達(dá)存儲節(jié)點(diǎn)絕緣膜6。
圖25是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第7工序的概略剖面圖。接著，在半導(dǎo)體襯底1的表面之中露出的部分，形成硅化物膜13c。在硅化物膜13c的形成的同時，在控制柵電極5的上表面，形成硅化物膜13a，在存儲柵電極7的上表面，形成硅化物膜13b。
其后，形成保護(hù)絕緣膜，使之覆蓋單元。進(jìn)而，在保護(hù)絕緣膜的表面上配置層間絕緣膜，在層間絕緣膜上形成接觸孔。在接觸孔的內(nèi)部形成接觸。
本實(shí)施方式中的半導(dǎo)體器件的制造方法，由于在形成第2電極的第2電極形成工序中，在第2電極層的表面上形成其刻蝕速度比第2電極層慢的輔助膜，進(jìn)行各向異性刻蝕，所以可使存儲柵電極的上表面的寬度方向的中央部呈凹陷的形狀。因此，可減小存儲柵電極的最小高度與最大高度之差，可降低存儲柵電極的最大高度。其結(jié)果是，可實(shí)現(xiàn)半導(dǎo)體器件的微細(xì)化。另外，可提供一種存儲柵電極的寬度在長度方向的控制性得到提高、在寬度方向小的半導(dǎo)體器件。
關(guān)于其它的結(jié)構(gòu)、作用、效果和制造方法，由于與實(shí)施方式1相同，此處就不重復(fù)說明了。
(實(shí)施方式3)參照圖26至圖35，說明基于本發(fā)明的實(shí)施方式3中的半導(dǎo)體器件。本實(shí)施方式中的半導(dǎo)體器件是在半導(dǎo)體襯底的表面上形成電荷蓄積膜、在控制柵電極的側(cè)面不形成電荷蓄積膜的非易失性存儲器。
圖26是本實(shí)施方式中的半導(dǎo)體器件的概略剖面圖。本實(shí)施方式中的半導(dǎo)體器件是在半導(dǎo)體襯底17的表面上隔著作為第1絕緣膜的控制柵絕緣膜21，形成控制柵電極22?？刂茤烹姌O22以其剖面形狀呈方形的方式形成?？刂茤沤^緣膜21被配置在控制柵電極22與半導(dǎo)體襯底17之間和控制柵電極22與存儲柵電極24之間。控制柵絕緣膜21在控制柵電極22的下表面和側(cè)面形成。
在控制柵電極22的側(cè)方的半導(dǎo)體襯底17的表面上，形成存儲節(jié)點(diǎn)絕緣膜19。存儲節(jié)點(diǎn)絕緣膜19被配置在半導(dǎo)體襯底17與存儲柵電極24之間。存儲節(jié)點(diǎn)絕緣膜19包含氧化硅膜19a、19c和氮化硅膜19b。
在存儲節(jié)點(diǎn)絕緣膜19的上表面，形成存儲柵電極24。存儲柵電極24以剖面形狀呈大致方形的方式形成。存儲柵電極24以與控制柵電極22對置的表面大致平行于與側(cè)壁絕緣膜27對置的表面的方式形成。存儲柵電極24在剖面形狀中以寬度在高度方向上大致恒定的方式形成。存儲柵電極24以上表面的寬度方向的大致中央部分凹陷的方式形成。
在控制柵電極22的上表面，形成硅化物膜29a。在存儲柵電極24的上表面形成硅化物膜29b。在半導(dǎo)體襯底17的表面上，從存儲柵電極24的下側(cè)向存儲單元的外側(cè)形成擴(kuò)展擴(kuò)散層26。
在存儲柵電極24和存儲節(jié)點(diǎn)絕緣膜19的側(cè)面，形成側(cè)壁絕緣膜27。在半導(dǎo)體襯底17的表面上，從側(cè)壁絕緣膜27的下側(cè)向存儲單元的外側(cè)形成擴(kuò)散層28。在半導(dǎo)體襯底17的表面上，在側(cè)壁絕緣膜27的側(cè)方，形成硅化物膜29c。
參照圖27至圖34，說明本實(shí)施方式中的半導(dǎo)體器件的制造方法。
圖27是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第1工序的概略剖面圖。首先，進(jìn)行形成作為第1電極的控制柵電極的第1電極形成工序。在半導(dǎo)體襯底17的表面部分，形成存儲器阱部18。接著，在半導(dǎo)體襯底17的表面上形成存儲節(jié)點(diǎn)絕緣膜19和虛設(shè)層20。作為存儲節(jié)點(diǎn)絕緣膜19，例如層疊氧化硅膜、氮化硅膜和氧化硅膜。作為虛設(shè)膜，例如形成氮化硅膜。
接著，用光刻法在虛設(shè)層20和存儲節(jié)點(diǎn)絕緣膜19上形成開口部20a。開口部20a被形成為到達(dá)半導(dǎo)體襯底17的表面。
圖28是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第2工序的概略剖面圖。接著，在包含開口部20a的虛設(shè)層20的表面和開口部20a的內(nèi)部的半導(dǎo)體襯底17的表面上形成控制柵絕緣膜21。作為控制柵絕緣膜21，例如形成氧化硅膜。接著，在控制柵絕緣膜21的表面上形成成為控制柵電極的控制柵電極層22a。在控制柵電極層22a的形成中，以開口部20a的內(nèi)側(cè)被掩埋的方式形成。
圖29是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第3工序的概略剖面圖。接著，例如用化學(xué)機(jī)械研磨法，除去控制柵電極層22a之中比虛設(shè)層20高的部分和在虛設(shè)層20的上表面所形成的控制柵絕緣膜21的部分。即，除去比開口部20a的高度高的部分的控制柵絕緣膜21和控制柵電極層22a。利用該除去工序，形成作為第1電極的控制柵電極22。在控制柵電極22的下表面和側(cè)面，形成作為第1絕緣膜的控制柵絕緣膜21。
圖30是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第4工序的概略剖面圖。接著，在控制柵電極22的上表面，用光刻法形成作為第2絕緣膜的控制柵保護(hù)膜23。接著，除去配置在控制柵絕緣膜21的兩側(cè)的虛設(shè)層20。
圖31是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第5工序的概略剖面圖。接著，在存儲節(jié)點(diǎn)絕緣膜19的表面、控制柵絕緣膜21的表面和控制柵保護(hù)膜23的表面上，形成作為第2電極層的存儲柵電極層24a。進(jìn)而，在存儲柵電極層24a的表面上形成輔助膜25。作為輔助膜25，在以后的刻蝕工序中，形成其刻蝕速度比存儲柵電極層24a慢的膜。接著，如箭頭55所示，進(jìn)行各向異性刻蝕。
圖32是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第6工序的概略剖面圖。圖32是各向異性刻蝕結(jié)束時的圖。在控制柵電極22的兩側(cè)，隔著控制柵絕緣膜21形成存儲柵電極24。存儲柵電極24在上表面的寬度方向的大致中央部分凹陷。在存儲柵電極24的側(cè)面，保留輔助膜25的一部分。
圖33是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第7工序的概略剖面圖。接著，通過刻蝕除去輔助膜25的保留部分。進(jìn)而，通過刻蝕除去存儲節(jié)點(diǎn)絕緣膜19之中露出的部分。存儲節(jié)點(diǎn)絕緣膜19保留在被存儲柵電極24與半導(dǎo)體襯底17夾持的區(qū)域。接著，進(jìn)行離子注入，形成擴(kuò)展擴(kuò)散層26。
圖34是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第8工序的概略剖面圖。接著，在存儲柵電極24和存儲節(jié)點(diǎn)絕緣膜19的側(cè)面，形成側(cè)壁絕緣膜27。接著，如箭頭56所示，以自對準(zhǔn)方式形成擴(kuò)散層28。也在形成擴(kuò)散層28的離子注入工序中，由于存儲柵電極24的最小高度足夠高，所以可防止離子透過存儲柵電極24到達(dá)存儲節(jié)點(diǎn)絕緣膜19。
圖35是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第9工序的概略剖面圖。接著，在半導(dǎo)體襯底17的表面上形成硅化物膜29c。此時，也在控制柵電極22的上表面和存儲柵電極24的上表面，形成各自的硅化物膜29a、29b。
也在本實(shí)施方式中的半導(dǎo)體器件和半導(dǎo)體器件的制造方法中，可提供一種微細(xì)的半導(dǎo)體器件。
關(guān)于其它的結(jié)構(gòu)、作用、效果和制造方法，由于與實(shí)施方式1和2相同，此處就不重復(fù)說明了。
(實(shí)施方式4)參照圖36至圖43，說明基于本發(fā)明的實(shí)施方式4中的半導(dǎo)體器件。本實(shí)施方式中的半導(dǎo)體器件是MOS(Metal Oxide Semiconductor金屬-氧化物-半導(dǎo)體)晶體管。
在圖36中示出了本實(shí)施方式中的半導(dǎo)體器件的概略剖面圖。在半導(dǎo)體襯底31的表面上，隔著柵絕緣膜33形成柵電極34。在柵電極34的兩側(cè)的側(cè)面，形成側(cè)壁絕緣膜37。
在半導(dǎo)體襯底31的表面上，從柵電極34的下側(cè)向外側(cè)形成擴(kuò)展擴(kuò)散層36。擴(kuò)展擴(kuò)散層36在寬度方向的兩側(cè)形成。另外，在半導(dǎo)體襯底31的表面上，從側(cè)壁絕緣膜37的下側(cè)向外側(cè)形成擴(kuò)散層38。在半導(dǎo)體襯底31的表面上，在側(cè)壁絕緣膜37的側(cè)方，形成硅化物膜39b。
柵電極34在剖面形狀中以與側(cè)壁絕緣膜37對置的兩側(cè)的表面彼此相互大致平行的方式形成。柵電極34以其剖面形狀呈大致方形的方式形成。柵電極34在剖面形狀中以上表面的寬度方向的大致中央部分凹陷的方式形成。在本實(shí)施方式中，柵電極34的上表面被形成為其剖面形狀呈大致V字形。在柵電極34的上表面，形成硅化物膜39a。
本實(shí)施方式中的半導(dǎo)體器件可提供一種柵電極34的寬度的尺寸精度優(yōu)越的半導(dǎo)體器件。其結(jié)果是，可提供一種柵電極34的寬度小的微細(xì)的半導(dǎo)體器件。另外，通過提高柵電極的尺寸精度，提高擴(kuò)散層的尺寸精度，從而提高形成擴(kuò)散層時的工藝容限。進(jìn)而，在形成擴(kuò)散層的工序中，在進(jìn)行了離子注入時，可防止離子透過柵電極到達(dá)柵絕緣膜。其結(jié)果是，可抑制起因于離子注入到柵絕緣膜中的晶體管特性的變化。
參照圖37至圖43，說明本實(shí)施方式中的半導(dǎo)體器件的制造方法。
圖37是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第1工序的概略剖面圖。如圖37所示，首先，在半導(dǎo)體襯底30上形成阱部31。在半導(dǎo)體襯底30的表面上，用光刻法形成虛設(shè)層32，使之具有側(cè)面。作為虛設(shè)層32，例如形成氮化硅膜。
圖38是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第2工序的概略剖面圖。接著，用光刻法在半導(dǎo)體襯底30的表面之中露出的部分形成柵絕緣膜33。柵絕緣膜33以與虛設(shè)層32的側(cè)面相接的方式形成。接著，在虛設(shè)層32的表面和柵絕緣膜33的表面上，形成柵電極層34a。在柵電極層34a的表面上，形成輔助膜35。作為輔助膜35，形成其被刻蝕的速度比柵電極層34a慢的膜。接著，如箭頭57所示，對柵電極層34a和輔助膜35進(jìn)行各向異性刻蝕。
圖39是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第3工序的概略剖面圖。圖39是各向異性刻蝕結(jié)束時的概略剖面圖。除去配置在虛設(shè)層32的上表面的柵電極層34a。另外，除去柵絕緣膜33的表面之中柵電極層34a沿上下方向延伸的部分以外的部分。與虛設(shè)層32的側(cè)面相接的部分的柵電極層34a保留。這樣，形成柵電極34。柵電極34的上表面具有寬度方向的大致中央部分凹陷的形狀。接著，除去在柵電極34的側(cè)面保留的輔助膜35。
圖40是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第4工序的概略剖面圖。接著，除去虛設(shè)層32。進(jìn)而，除去柵絕緣膜33之中除了形成柵電極34的部分以外的部分。
圖41是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第5工序的概略剖面圖。接著，進(jìn)行離子注入，以自對準(zhǔn)方式形成擴(kuò)展擴(kuò)散層36。擴(kuò)展擴(kuò)散層36在半導(dǎo)體襯底30的表面上以從柵電極34的下側(cè)向外側(cè)延伸的方式形成。
圖42是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第6工序的概略剖面圖。接著，在柵電極34的側(cè)面和柵絕緣膜33的側(cè)面形成側(cè)壁絕緣膜37。接著，如箭頭58所示，進(jìn)行離子注入，以自對準(zhǔn)方式形成擴(kuò)散層38。
圖43是說明本實(shí)施方式中的半導(dǎo)體器件的制造方法的第7工序的概略剖面圖。接著，在側(cè)壁絕緣膜37的側(cè)方的半導(dǎo)體襯底30的表面上，形成硅化物膜39b。此時，在柵電極34的上表面形成硅化物膜39a。這樣，可在半導(dǎo)體襯底的表面上形成MOS晶體管。
本實(shí)施方式中的半導(dǎo)體器件和半導(dǎo)體器件的制造方法可提供一種在柵電極層的上表面形成輔助膜并通過進(jìn)行各向異性刻蝕而具有尺寸精度優(yōu)越的柵電極的半導(dǎo)體器件。另外，在半導(dǎo)體器件的制造工序中，提高了工藝容限。
關(guān)于上述以外的作用和效果，由于與實(shí)施方式1至3相同，此處就不重復(fù)說明了。
在上述備圖中，對于相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號。另外，在上述的說明中，下側(cè)或上側(cè)等的記述并不表示豎直方向的絕對的上下方向，而是相對地表示各部位的位置關(guān)系。
按照本發(fā)明，可提供一種微細(xì)的半導(dǎo)體器件和微細(xì)的半導(dǎo)體器件的制造方法。
雖然詳細(xì)地說明并揭示了本發(fā)明，但可以清楚地理解，這僅僅是例示而并非限定，發(fā)明的宗旨和范圍僅由所附權(quán)利要求
書來限定。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，包含第1電極形成工序，在半導(dǎo)體襯底的表面上隔著第1絕緣膜形成第1電極；電荷蓄積膜形成工序，至少在上述第1電極的側(cè)方的上述半導(dǎo)體襯底的表面上，形成電荷蓄積膜；以及第2電極形成工序，在上述電荷蓄積膜的表面上形成第2電極，上述第2電極形成工序包含在上述電荷蓄積膜的表面上形成第2電極層的工序；在上述第2電極層的表面上形成刻蝕速度比上述第2電極層慢的輔助膜的工序；以及對上述第2電極層和上述輔助膜進(jìn)行各向異性刻蝕以形成上述第2電極的工序。
2.如權(quán)利要求
1所述的半導(dǎo)體器件的制造方法，其特征在于，上述電荷蓄積膜形成工序包含在上述半導(dǎo)體襯底的表面和上述第1電極的表面上形成電荷蓄積膜的工序，上述第2電極形成工序包含形成上述第2電極層使之覆蓋上述電荷蓄積膜的工序。
3.如權(quán)利要求
1所述的半導(dǎo)體器件的制造方法，其特征在于，上述第1電極形成工序包含在上述半導(dǎo)體襯底的表面上層疊上述電荷蓄積膜和虛設(shè)膜的工序；對上述電荷蓄積膜和上述虛設(shè)膜形成開口部使之到達(dá)上述半導(dǎo)體襯底的表面的工序；在從上述開口部露出的上述半導(dǎo)體襯底的表面和上述開口部的表面上形成第1絕緣膜的工序；在上述第1絕緣膜的表面上形成第1電極層的工序；除去比上述開口部的高度高的部分的上述第1絕緣膜和上述第1電極層以形成上述第1電極的工序；以及除去上述虛設(shè)膜的工序。
4.一種半導(dǎo)體器件的制造方法，其特征在于，包含在半導(dǎo)體襯底的表面上形成虛設(shè)膜使之具有側(cè)面的工序；在上述半導(dǎo)體襯底的表面上形成第1絕緣膜的工序；在上述第1絕緣膜的表面和上述虛設(shè)膜的表面上形成柵電極層的工序；在上述柵電極層的表面上形成刻蝕速度比上述柵電極層慢的輔助膜的工序；對上述柵電極層和上述輔助膜進(jìn)行各向異性刻蝕以形成柵電極的工序；除去上述虛設(shè)膜的工序；以及除去上述第1絕緣膜中的上述柵電極的外側(cè)區(qū)域部分的工序。
5.如權(quán)利要求
4所述的半導(dǎo)體器件的制造方法，其特征在于，形成上述柵電極的工序包含進(jìn)行上述各向異性刻蝕使得上述柵電極的上表面的寬度方向的大致中央部分凹陷的工序。
6.一種半導(dǎo)體器件，其特征在于，具備在半導(dǎo)體襯底的表面上隔著第1絕緣膜而配置的第1電極；在上述第1電極的側(cè)方的上述半導(dǎo)體襯底的表面上形成的電荷蓄積膜；在上述電荷蓄積膜的表面上配置的第2電極；以及在上述第2電極的側(cè)方配置的側(cè)壁絕緣膜，上述第2電極被形成為在剖面形狀中與上述第1電極對置的表面和與上述側(cè)壁絕緣膜對置的表面大致平行，上述第2電極被形成為在剖面形狀中上表面凹陷。
7.如權(quán)利要求
6所述的半導(dǎo)體器件，其特征在于，上述第2電極在制造工序中在將雜質(zhì)注入到上述半導(dǎo)體襯底中以形成擴(kuò)散層時形成得較高，以使得上述雜質(zhì)達(dá)不到上述電荷蓄積膜。
8.如權(quán)利要求
6或7所述的半導(dǎo)體器件，其特征在于，上述電荷蓄積膜在上述半導(dǎo)體襯底與上述第2電極之間和上述第1電極與上述第2電極之間形成，上述第1絕緣膜在上述半導(dǎo)體襯底與上述第1電極之間形成。
9.如權(quán)利要求
6或7所述的半導(dǎo)體器件，其特征在于，上述電荷蓄積膜在上述半導(dǎo)體襯底與上述第2電極之間形成，上述第1絕緣膜在上述半導(dǎo)體襯底與上述第1電極之間和上述第1電極與上述第2電極之間形成。
10.一種半導(dǎo)體器件，其特征在于，具備在半導(dǎo)體襯底的表面上配置并隔著第1絕緣膜形成的柵電極；以及在上述柵電極的剖面形狀中在左右兩側(cè)形成的側(cè)壁絕緣膜，上述柵電極被形成為在剖面形狀中與上述側(cè)壁對置的左右兩側(cè)的表面相互大致平行，上述柵電極被形成為在剖面形狀中上表面凹陷。
11.如權(quán)利要求
10所述的半導(dǎo)體器件，其特征在于，上述柵電極被形成為在剖面形狀中上述上表面的寬度方向的大致中央部分凹陷。
專利摘要
半導(dǎo)體器件的制造方法包含隔著控制柵絕緣膜(4)形成控制柵電極(5)的第1電極形成工序；以及在半導(dǎo)體襯底(1)的表面上形成存儲節(jié)點(diǎn)絕緣膜(6)的工序。包含在存儲節(jié)點(diǎn)絕緣膜(6)的表面上形成存儲柵電極的第2電極形成工序。第2電極形成工序包含在存儲節(jié)點(diǎn)絕緣膜(6)的表面上形成存儲柵電極層(7a)的工序；在存儲柵電極層(7a)的表面上形成刻蝕速度比存儲柵電極層(7a)慢的輔助膜(8)的工序；以及對存儲柵電極層(7a)和輔助膜(8)進(jìn)行各向異性刻蝕的工序。
文檔編號H01L27/115GK1996557SQ200710002160
公開日2007年7月11日 申請日期2007年1月4日
發(fā)明者岡崎勉, 蘆田基, 小崎浩司, 古賀剛, 岡田大介 申請人:株式會社瑞薩科技導(dǎo)出引文BiBTeX, EndNote, RefMan