本發(fā)明涉及于功率半導體器件，特別是功率氮化鎵器件的制造方法。

背景技術：

1、相比于硅材料，氮化鎵材料具有更大的能帶隙、更高的電子遷移率、飽和電子速度和擊穿電場。氮化鎵高電子遷移率晶體管為常見的功率器件，并廣泛應用于射頻、微波等高頻應用領域。

2、一種已有的氮化鎵高電子遷移率晶體管結構如圖1所示，傳統(tǒng)勢壘層103與位于其下方的溝道層形成異質結，并且在異質結下方的溝道層的表面形成傳統(tǒng)二維電子氣(2deg)?110。傳統(tǒng)勢壘層103的材料通常為氮化鋁鎵?(alxga1-xn)，?x?為氮化鋁鎵的鋁含量(0?≤?x?≤?1)。x數(shù)值越大，傳統(tǒng)勢壘層103的鋁含量越大，傳統(tǒng)二維電子氣110的電子密度越高，晶體管的電阻越低,?閾值電壓也越低。相反地,?x數(shù)值越小，傳統(tǒng)勢壘層103的鋁含量越小，傳統(tǒng)二維電子氣110的電子密度越小，晶體管的電阻越高,?閾值電壓也越高。因此，圖1晶體管在同時降低電阻及提高閾值電壓時受到限制,?只可以通過調整氮化鋁鎵(alxga1-xn)?的鋁含量?x,?在兩者之間取舍。

技術實現(xiàn)思路

1、為同時兼顧晶體管的低電阻及高閾值電壓兩項參數(shù)，本發(fā)明提供一種如下的技術方案：一種功率半導體器件，所述的器件包括有位于底部的襯底層，位于襯底層上方的緩沖層，位于緩沖層上方的溝道層，位于溝道層上方的勢壘層，位于勢壘層上方的p型蓋層，位于p型蓋層上方的柵極金屬層，位于柵極金屬層一側的源極金屬層和另一側的漏極金屬層，其特征在于，所述的勢壘層包括有第一勢壘層和第二勢壘層，第一勢壘層的材料為alyga1-yn，第二勢壘層的材料為alzga1-zn，其中0＜y≤1，0≤z＜1，且y>z，所述的第二勢壘層位于p型蓋層的下方；所述的第一勢壘層和第二勢壘層分別與位于其下方的溝道層形成異質結，并且在位于其下方的溝道層的表面分別形成有第一二維電子氣和第二二維電子氣，所述的第一二維電子氣的長度大于第二二維電子氣的長度。

2、進一步的，所述的第二勢壘層寬度和所述的p型蓋層的寬度相等，所述的第一勢壘層位于第二勢壘層的左右兩側。

3、進一步的，所述的第二勢壘層寬度大于所述的p型蓋層的寬度，所述的第一勢壘層位于第二勢壘層的左右兩側。

4、進一步的，所述的第二勢壘層向上向兩側延伸覆蓋至少部分第一勢壘層的上表面。

5、更進一步的，所述的第二勢壘層向上向左右兩側延伸覆蓋全部第一勢壘層的上表面。

6、本發(fā)明還提供功率半導體器件的形成方法，所述的形成方法包括如下步驟：

7、第一步，在襯底層之上形成緩沖層，再在緩沖層之上形成溝道層，然后在溝道層之上形成初步第一勢壘層；

8、第一步中，所述的襯底層的材料為硅、氮化鎵、碳化硅或藍寶石；所述的緩沖層包含有氮化鋁鎵、氮化鋁、氮化鎵一種以上材料，或者所述的緩沖層包含有摻雜有碳和鐵元素；所述的溝道層的材料為氮化鎵；初步第一勢壘層的材料為氮化鋁鎵。

9、第二步，在初步第一勢壘層上形成圖形化的第一勢壘層；

10、第三步，形成初步第二勢壘層；

11、第四步，在初步第二勢壘層上進行刻蝕形成圖形化的第二勢壘層；

12、第五步，在第一勢壘層、第二勢壘層表面形成初步p型蓋層；初步p型蓋層的材料為經摻雜氮化鎵或氮化鋁鎵。

13、第六步，在初步p型蓋層表面形成初步柵極金屬層，初步柵極金屬層與位于其下方的初步p型蓋層形成肖特基接觸；

14、第七步，對初步柵極金屬層及初步p型蓋層進行刻蝕分別形成圖形化的柵極金屬層及圖形化的p型蓋層；

15、第八步，在柵極金屬層一側形成源極金屬層，在另一側形成漏極金屬層。

16、本發(fā)明還提供功率半導體器件的另外一種形成方法，所述的形成方法包括如下步驟：

17、第一步，在襯底層之上形成緩沖層，再在緩沖層之上形成溝道層，然后在溝道層之上形成初步保護層；

18、第二步，在初步保護層上刻蝕形成圖形化的保護層；

19、第三步，在溝道層表面形成第一勢壘層；

20、第四步，移除溝道層表面的保護層，然后形成初步第二勢壘層；

21、第六步，在初步第二勢壘層上進行刻蝕形成圖形化的第二勢壘層；

22、第七步，在第一勢壘層、第二勢壘層表面形成初步p型蓋層；

23、第八步，在初步p型蓋層表面形成初步柵極金屬層，初步柵極金屬層與位于其下方的初步p型蓋層形成肖特基接觸；

24、第九步，對初步柵極金屬層及初步p型蓋層進行刻蝕分別形成圖形化的柵極金屬層及圖形化的p型蓋層；

25、第十步，在柵極金屬層一側形成源極金屬層，在另一側形成漏極金屬層。

26、本發(fā)明的有益效果在于：將勢壘層分為兩部份，位于p型蓋層下方的第二勢壘層的鋁含量較小，保證了晶體管的閾值電壓可達到較高的數(shù)值，減低晶體管被誤開啟的機會。位于p型蓋層下方左右兩側的第一勢壘層的鋁含量較大，提高了位于該區(qū)域的二維電子氣的電子密度，降低了晶體管的電阻，本發(fā)明可同時降低電阻及提高閾值電壓,?大大提升了晶體管的性能表現(xiàn)。

技術特征：

1.一種功率半導體器件，所述的器件包括有位于底部的襯底層，位于襯底層上方的緩沖層，位于緩沖層上方的溝道層，位于溝道層上方的勢壘層，位于勢壘層上方的p型蓋層，位于p型蓋層上方的柵極金屬層，位于柵極金屬層一側的源極金屬層和另一側的漏極金屬層，其特征在于，所述的勢壘層包括有第一勢壘層和第二勢壘層，第一勢壘層的材料為alyga1-yn，第二勢壘層的材料為alzga1-zn，其中0＜y≤1，0≤z＜1，且y?>?z，所述的第二勢壘層位于p型蓋層的下方；所述的第一勢壘層和第二勢壘層分別與位于其下方的溝道層形成異質結，并且在位于其下方的溝道層的表面分別形成有第一二維電子氣和第二二維電子氣，所述的第一二維電子氣的長度大于第二二維電子氣的長度。

2.如權利要求1所述的功率半導體器件，其特征在于，所述的第二勢壘層寬度和所述的p型蓋層的寬度相等，所述的第一勢壘層位于第二勢壘層的左右兩側。

3.如權利要求1所述的功率半導體器件，其特征在于，所述的第二勢壘層寬度大于所述的p型蓋層的寬度，所述的第一勢壘層位于第二勢壘層的左右兩側。

4.如權利要求1所述的功率半導體器件，其特征在于，所述的第二勢壘層向上向兩側延伸覆蓋至少部分第一勢壘層的上表面。

5.如權利要求4所述的功率半導體器件，其特征在于，所述的第二勢壘層向上向左右兩側延伸覆蓋全部第一勢壘層的上表面。

6.如權利要求1-5任一權利要求所述的功率半導體器件的形成方法，其特征在于，所述的形成方法包括如下步驟：

7.如權利要求6所述的功率半導體器件的形成方法，其特征在于，第一步中，所述的襯底層的材料為硅、氮化鎵、碳化硅或藍寶石；

8.如權利要求6所述的功率半導體器件的形成方法，其特征在于，第五步中，初步p型蓋層的材料為經摻雜氮化鎵或氮化鋁鎵。

9.如權利要求1-5任一權利要求所述的功率半導體器件的形成方法，其特征在于，所述的形成方法包括如下步驟：

技術總結
一種功率半導體器件及其形成方法，本發(fā)明涉及于功率半導體器件，為同時兼顧晶體管的低電阻及高閾值電壓兩項參數(shù)，本發(fā)明將勢壘層分為兩部份，位于P型蓋層下方的第二勢壘層的鋁含量較小，保證了晶體管的閾值電壓可達到較高的數(shù)值，減低晶體管被誤開啟的機會。位于P型蓋層下方左右兩側的第一勢壘層的鋁含量較大，提高了位于該區(qū)域的二維電子氣的電子密度，降低了晶體管的電阻，本發(fā)明可同時降低電阻及提高閾值電壓,大大提升了晶體管的性能表現(xiàn)。

技術研發(fā)人員：伍震威,單建安
受保護的技術使用者：安建科技有限公司
技術研發(fā)日：
技術公布日：2024/12/23