本公開涉及集成電路相關(guān)，具體地說，涉及一種雙極型晶體管寄生效應保護結(jié)構(gòu)及集成電路。

背景技術(shù)：

1、bcd工藝技術(shù)是將雙極型晶體管、cmos器件和dmos器件組合在單個芯片上的高級制造工藝，其中雙極型晶體管主要用于模擬信號控制，而cmos器件和dmos器件則主要用于數(shù)字信號控制和高功率的處理。

2、寄生bjt效應(parasitic?bipolar?junction?transistor?effect)是在集成電路中，由于器件結(jié)構(gòu)和工藝特性，非故意形成的雙極型晶體管效應。這種效應在高壓bcd工藝中尤為突出，特別是在cmos器件中，可能會導致意外的電流路徑和瞬間大電流現(xiàn)象，影響器件的正常工作。示例性的，圖1示出了一種cmos器件中對應產(chǎn)生寄生bjt效應的示意圖。如圖1所示可以看出，cmos器件中包括nmos器件和pmos器件，兩者同時制作在同一p型襯底p-substrate上，其中nmos器件的源極和漏極均為n+摻雜區(qū)，p型襯底p-substrate是p型摻雜區(qū)；pmos器件的源極和漏極均為p+摻雜區(qū)，n型摻雜區(qū)是n型摻雜區(qū)。當nmos器件與pmos器件相鄰時，pmos器件的n型摻雜區(qū)與nmos器件的p型襯底p-substrate形成一個橫向npn三極管，其等效于圖1中的三極管q2，其發(fā)射極(e)為nmos器件的源極或漏極、基極(b)為p型襯底p-substrate、集電極(c)為pmos器件的n型摻雜區(qū)；nmos器件的p型襯底p-substrate與pmos器件的n型摻雜區(qū)形成一個縱向pnp三極管，其等效于圖1中的三極管q1，其發(fā)射極(e)為pmos器件的源極或漏極、基極(b)為pmos器件的n型摻雜區(qū)a、集電極(c)為p型襯底。

3、可以理解的是，對于上述橫向npn三極管以及縱向pnp三極管而言，其基極(b)分別為nmos器件以及pmos器件對應的摻雜區(qū)域，且兩個基極(b)又互為對方的集電極(c)。相應的，圖2示出了一種橫向npn三極管以及縱向pnp三極管串聯(lián)以形成pnpn結(jié)構(gòu)的示意圖。如圖2所示可以看出，在正常工作狀態(tài)下，pnpn結(jié)構(gòu)的中間兩個pn結(jié)，即橫向npn三極管以及縱向pnp三極管的基極(b)和集電極(c)之間的pn結(jié)是反向偏置的，因此不會形成導通的scr(silicon?controlled?rectifier，可控硅整流器)路徑；而在外部環(huán)境發(fā)生變化或干擾的情況下，例如電壓尖峰或電流突變等，導致某個pn結(jié)的反向偏置電壓超過其擊穿電壓，pnpn結(jié)構(gòu)會被觸發(fā)，導致寄生bjt的基極電流增加，使整個pnpn結(jié)構(gòu)進入導通狀態(tài)形成scr路徑，產(chǎn)生瞬間的大電流，從而影響器件的整體工作性能。

技術(shù)實現(xiàn)思路

1、針對現(xiàn)有技術(shù)中的問題，本公開的目的在于提供一種雙極型晶體管寄生效應保護結(jié)構(gòu)及半導體器件，能夠在集成電路工作電壓受到外部影響時避免寄生形成的雙極型晶體管導通影響器件正常工作。

2、具體的，本公開的第一方面提供了一種雙極型晶體管寄生效應保護結(jié)構(gòu)，應用于集成電路，集成電路包括串聯(lián)在集成電路的陽極和陰極之間的nmos器件以及pmos器件；

3、該種雙極型晶體管寄生效應保護結(jié)構(gòu)包括一分壓電路，分壓電路串聯(lián)在集成電路的陽極和陰極之間并與nmos器件以及pmos器件并聯(lián)；

4、分壓電路包括串聯(lián)的第一負載電阻和第二負載電阻，第一負載電阻和第二負載電阻之間設置有一第一節(jié)點，第一節(jié)點與nmos器件的源極相連接。

5、在上述第一方面的一種可能的實現(xiàn)中，第一負載電阻設置于第一節(jié)點和陽極之間，第二負載電阻設置于第一節(jié)點和陰極之間；

6、第一負載電阻大于第二負載電阻。

7、在上述第一方面的一種可能的實現(xiàn)中，nmos器件以及pmos器件在集成電路的陽極和陰極間形成一個npn三極管以及一個pnp三極管；

8、pnp三極管的發(fā)射極連接陽極，pnp三極管的集電極通過第一寄生電阻連接陰極；

9、npn三極管的發(fā)射極連接陰極，npn三極管的集電極通過第二寄生電阻連接陽極；

10、pnp三極管和第一寄生電阻之間具有一第二節(jié)點，第二節(jié)點與npn三極管的基極相連接；

11、npn三極管和第二寄生電阻之間具有一第三節(jié)點，第三節(jié)點與pnp三極管的基極相連接。

12、在上述第一方面的一種可能的實現(xiàn)中，第一負載電阻和第二負載電阻串聯(lián)設置在陽極和陰極之間；

13、第一負載電阻和第二負載電阻之間的第一節(jié)點與第三節(jié)點相連接，以實現(xiàn)對于pnp三極管的分壓。

14、在上述第一方面的一種可能的實現(xiàn)中，第一負載電阻設置于第一節(jié)點和陽極之間，第二負載電阻設置于第一節(jié)點和陰極之間；

15、第一負載電阻大于第二負載電阻。

16、在上述第一方面的一種可能的實現(xiàn)中，包括設置于pmos器件的第一n型護環(huán)以及設置于nmos器件的第一p型護環(huán)；

17、第一n型護環(huán)連同陽極接至集成電路的電源電壓端；

18、第一p型護環(huán)連同陰極接至集成電路的接地端。

19、在上述第一方面的一種可能的實現(xiàn)中，第一n型護環(huán)和第一p型護環(huán)為多數(shù)載流子保護環(huán)。

20、在上述第一方面的一種可能的實現(xiàn)中，包括設置于n阱區(qū)域的第二n型護環(huán)以及第二p型護環(huán)；

21、第二n型護環(huán)環(huán)繞nmos器件并接至集成電路的電源電壓端；

22、第二p型護環(huán)環(huán)繞pmos器件并接至集成電路的接地端。

23、在上述第一方面的一種可能的實現(xiàn)中，第二n型護環(huán)和第二p型護環(huán)為少數(shù)載流子保護環(huán)。

24、本公開的第二方面提供了一種集成電路，包括前述第一方面提供的雙極型晶體管寄生效應保護結(jié)構(gòu)。

25、與現(xiàn)有技術(shù)相比，本公開具有如下的有益效果：

26、本公開提供的技術(shù)方案，通過分壓電阻以及保護環(huán)結(jié)構(gòu)的設置，能夠?qū)τ诓捎胋cd工藝的器件及集成電路中可能產(chǎn)生的雙極型晶體管寄生效應進行有效預防，避免在集成電路的工作電壓受到外界干擾時產(chǎn)生瞬間大電流，影響器件工作性能，具有可推廣價值。

技術(shù)特征：

1.一種雙極型晶體管寄生效應保護結(jié)構(gòu)，應用于集成電路，所述集成電路包括串聯(lián)在所述集成電路的陽極和陰極之間的nmos器件以及pmos器件；

2.根據(jù)權(quán)利要求1所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，所述第一負載電阻設置于所述第一節(jié)點和所述陽極之間，所述第二負載電阻設置于所述第一節(jié)點和所述陰極之間；

3.根據(jù)權(quán)利要求1所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，所述nmos器件以及所述pmos器件在所述集成電路的陽極和陰極間形成一個npn三極管以及一個pnp三極管；

4.根據(jù)權(quán)利要求3所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，所述第一負載電阻和所述第二負載電阻串聯(lián)設置在所述陽極和所述陰極之間；

5.根據(jù)權(quán)利要求4所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，所述第一負載電阻設置于所述第一節(jié)點和所述陽極之間，所述第二負載電阻設置于所述第一節(jié)點和所述陰極之間；

6.根據(jù)權(quán)利要求1所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，包括設置于所述pmos器件的第一n型護環(huán)以及設置于所述nmos器件的第一p型護環(huán)；

7.根據(jù)權(quán)利要求6所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，所述第一n型護環(huán)和所述第一p型護環(huán)為多數(shù)載流子保護環(huán)。

8.根據(jù)權(quán)利要求1所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，包括設置于n阱區(qū)域的第二n型護環(huán)以及第二p型護環(huán)；

9.根據(jù)權(quán)利要求8所述的雙極型晶體管寄生效應保護結(jié)構(gòu)，其特征在于，所述第二n型護環(huán)和所述第二p型護環(huán)為少數(shù)載流子保護環(huán)。

10.一種集成電路，其特征在于，包括如權(quán)利要求1至權(quán)利要求9中任意一項所述的雙極型晶體管寄生效應保護結(jié)構(gòu)。

技術(shù)總結(jié)
本公開提供了一種雙極型晶體管寄生效應保護結(jié)構(gòu)及半導體器件，該種保護結(jié)構(gòu)應用于集成電路，包括一分壓電路，分壓電路串聯(lián)在集成電路的陽極和陰極之間并與NMOS器件以及PMOS器件并聯(lián)；分壓電路包括串聯(lián)的第一負載電阻和第二負載電阻，第一負載電阻和第二負載電阻之間設置有一第一節(jié)點，第一節(jié)點與NMOS器件的源極相連接。本公開提供的技術(shù)方案，通過分壓電阻以及保護環(huán)結(jié)構(gòu)的設置，能夠?qū)τ诓捎肂CD工藝的器件及集成電路中可能產(chǎn)生的雙極型晶體管寄生效應進行有效預防，避免在集成電路的工作電壓受到外界干擾時產(chǎn)生瞬間大電流，影響器件工作性能，具有可推廣價值。

技術(shù)研發(fā)人員：謝佳佳
受保護的技術(shù)使用者：上海積塔半導體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19