本發(fā)明涉及半導(dǎo)體器件，具體涉及一種多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)及其制作方法。

背景技術(shù)：

1、近年來，碳化硅sic和氮化鎵gan作為第三代半導(dǎo)體材料，因出色的材料特性，在禁帶寬度、臨界擊穿電場強(qiáng)度、電子飽和漂移速度等物理特性上相比傳統(tǒng)si材料更有優(yōu)勢，制備的功率器件如二極管、晶體管等具有更優(yōu)異的電學(xué)特性，能夠適用硅基器件無法滿足的高功率、高壓、高頻、高溫等應(yīng)用要求，也是超越摩爾定律的突破路徑之一，因此被廣泛應(yīng)用于新能源領(lǐng)域，推動了“新能源革命”的發(fā)展。

2、目前，在功率開關(guān)應(yīng)用中，通常將巴利伽優(yōu)值bfom作為表示半導(dǎo)體材料在電力電子方面的適用程度的指標(biāo)，其表示為：bfom＝εμe3，其中ε是介電常數(shù)，μ是遷移率，e是半導(dǎo)體的擊穿場強(qiáng)，bfom值大致上與禁帶寬度eg的六次方成正相關(guān)。寬禁帶半導(dǎo)體在功率器件的應(yīng)用中具有更低的功率損耗和更高的轉(zhuǎn)換效率，能夠更好地適用于電力電子方面。

3、然而，寬禁帶半導(dǎo)體溝槽mosfet器件在設(shè)計(jì)和實(shí)際應(yīng)用中仍然存在部分不足之處：目前研究最多的一個(gè)問題便是寬禁帶半導(dǎo)體器件在阻斷過程中導(dǎo)致柵介質(zhì)層上的電場很高，器件容易失效；器件在不同溫度應(yīng)用場景下的需求也需要關(guān)注，器件溝道電阻與溫度成負(fù)相關(guān)，隨著溫度升高，閾值電壓降低，導(dǎo)通電阻也會隨著降低，但器件區(qū)其他電阻(jfet區(qū)電阻、漂移區(qū)電阻等)的正溫度系數(shù)會抵消這種影響，最終導(dǎo)致在較高溫度時(shí)會產(chǎn)生正溫度系數(shù)的導(dǎo)通電阻；目前商用的器件，導(dǎo)通電阻在負(fù)溫度時(shí)基本都是負(fù)溫度系數(shù)，在經(jīng)過0～25℃左右的一個(gè)拐點(diǎn)后，便保持正溫度系數(shù)，這就導(dǎo)致器件在拐點(diǎn)附近具有更低的導(dǎo)通電阻；也就是說，目前器件更適用于常溫的應(yīng)用場景，但是對于一些更高溫度的應(yīng)用場景，則需要設(shè)計(jì)在更高溫度下具有更優(yōu)異導(dǎo)通電阻的器件。

4、因此，寬禁帶半導(dǎo)體器件在阻斷過程中導(dǎo)致柵介質(zhì)層上的電場很高，尤其是在槽角處加劇，從而在高漏極電壓下造成柵介質(zhì)層迅速擊穿成為需要解決的問題，同時(shí)需要設(shè)計(jì)在更高溫度下具有更優(yōu)異導(dǎo)通電阻的器件，使器件可以滿足不同溫度應(yīng)用場景下的需求，結(jié)合現(xiàn)有技術(shù)的發(fā)展現(xiàn)狀，本發(fā)明提供了一種新的多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)及其制作方法。

技術(shù)實(shí)現(xiàn)思路

1、基于上述表述，本發(fā)明提供了一種多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)及其制作方法，可以提升器件的導(dǎo)通特性的同時(shí)，使得整體導(dǎo)通電阻從負(fù)溫度系數(shù)到正溫度系數(shù)的拐點(diǎn)實(shí)現(xiàn)可控，即可以調(diào)制器件在所需較高的溫度下具有更低的導(dǎo)通電阻。

2、本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下：

3、第一方面，本發(fā)明提供一種多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)，包括：襯底、外延層、n+電流擴(kuò)展層、第一源極n+區(qū)、第二源極n+區(qū)、第一源極p+區(qū)、第二源極p+區(qū)、第一p-well區(qū)、第二p-well區(qū)、p+掩蔽層、柵極、源極及漏極；

4、所述外延層、所述n+電流擴(kuò)展層和所述源極依次設(shè)于所述襯底上；所述漏極設(shè)于所述襯底的底部；

5、所述柵極、所述p+掩蔽層、所述第二p-well區(qū)、所述第二源極p+區(qū)和所述第二源極n+區(qū)均沿第一方向貫穿設(shè)于所述n+電流擴(kuò)展層的中部區(qū)域，其中，所述第二p-well區(qū)、所述第二源極p+區(qū)和所述第二源極n+區(qū)位于所述柵極和所述p+掩蔽層之間、且兩個(gè)所述第二源極n+區(qū)分別沿第二方向位于所述第二源極p+區(qū)的兩側(cè)、兩個(gè)所述第二p-well區(qū)分別對應(yīng)位于兩個(gè)所述第二源極n+區(qū)外側(cè)；以使所述第二源極n+區(qū)、所述第二p-well區(qū)和所述n+電流擴(kuò)展層形成新的電流路徑；所述p+掩蔽層靠近所述外延層設(shè)置；

6、兩個(gè)所述第一源極p+區(qū)沿所述第二方向分別設(shè)于所述n+電流擴(kuò)展層的兩側(cè)、且與所述柵極間隔設(shè)置；在任一側(cè)所述第一源極p+區(qū)和所述柵極之間疊加設(shè)有所述第一p-well區(qū)和所述第一源極n+區(qū)；

7、其中所述第一方向和所述第二方向垂直設(shè)置。

8、在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。

9、進(jìn)一步的，所述柵極的中部區(qū)域?yàn)榉至褨牛?/p>

10、所述分裂柵的中部區(qū)域填充有源極金屬。

11、進(jìn)一步的，所述柵極包括柵極溝槽、柵極介質(zhì)層和多晶硅；

12、所述溝槽沿所述第一方向設(shè)于所述n+電流擴(kuò)展層中，所述柵極介質(zhì)層設(shè)于所述柵極溝槽內(nèi)壁側(cè)，所述多晶硅設(shè)于由所述柵極介質(zhì)層形成的凹槽中。

13、進(jìn)一步的，所述多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)還包括層間介質(zhì)層；

14、所述層間介質(zhì)層蓋設(shè)于由所述柵極介質(zhì)層形成的凹槽的敞口處。

15、進(jìn)一步的，所述疊加設(shè)有所述第一p-well區(qū)和所述第一源極n+區(qū)具體包括：所述第一源極n+區(qū)位于所述第一p-well區(qū)的上方，所述第一源極n+區(qū)的上表面與所述層間介質(zhì)層的下表面接觸。

16、進(jìn)一步的，所述多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)還包括源極歐姆接觸區(qū)；

17、所述源極通過所述源極歐姆接觸區(qū)與所述第一源極n+區(qū)、所述第二源極n+區(qū)、所述第一源極p+區(qū)和所述第二源極p+區(qū)接觸。

18、進(jìn)一步的，所述襯底為寬禁帶半導(dǎo)體材料。

19、第二方面，本發(fā)明還提供一種用于制作如第一方面所述的多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)的制作方法，包括：

20、在襯底上依次生長外延層和n+電流擴(kuò)展層；

21、通過離子注入、二次外延或生長p型氧化物形成第一p-well區(qū)；通過離子注入形成第一源極n+區(qū)；

22、通過離子注入形成第一源極p+區(qū)；

23、干法刻蝕形成柵極溝槽；

24、通過離子注入形成第二p-well區(qū)；

25、通過p型離子注入形成p+掩蔽層；

26、通過離子注入形成第二源極n+區(qū)和第二源極p+區(qū)；

27、在所述柵極溝槽處生長刻蝕形成柵極；

28、在所述柵極處生長沉積刻蝕形成層間介質(zhì)層；

29、在所述層間介質(zhì)層上沉積源極金屬，形成源極；

30、在所述襯底底部沉積漏極金屬，形成漏極，即得多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)。

31、在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。

32、進(jìn)一步的，在所述柵極溝槽處生長刻蝕形成柵極具體包括：

33、柵極介質(zhì)層生長、柵極多晶硅生長及刻蝕；

34、將所述柵極多晶硅刻蝕形成分裂柵。

35、進(jìn)一步的，所述在所述層間介質(zhì)層上沉積源極金屬之前還包括：

36、在所述層間介質(zhì)層、所述第一源極n+區(qū)和所述第一源極p+區(qū)上沉積歐姆接觸金屬，形成源極歐姆接觸區(qū)。

37、與現(xiàn)有技術(shù)相比，本技術(shù)的技術(shù)方案具有以下有益技術(shù)效果：

38、本發(fā)明提供的多溝道調(diào)制的寬禁帶半導(dǎo)體器件結(jié)構(gòu)形成有襯底、外延層、n+電流擴(kuò)展層、第一源極n+區(qū)、第二源極n+區(qū)、第一源極p+區(qū)、第二源極p+區(qū)、第一p-well區(qū)、第二p-well區(qū)、p+掩蔽層、柵極、源極及漏極；外延層、n+電流擴(kuò)展層和源極依次設(shè)于襯底上；漏極設(shè)于襯底的底部；柵極、p+掩蔽層、第二p-well區(qū)、第二源極p+區(qū)和第二源極n+區(qū)均沿第一方向貫穿設(shè)于n+電流擴(kuò)展層的中部區(qū)域，其中，第二p-well區(qū)、第二源極p+區(qū)和第二源極n+區(qū)位于柵極和p+掩蔽層之間、且兩個(gè)第二源極n+區(qū)分別沿第二方向位于第二源極p+區(qū)的兩側(cè)、兩個(gè)第二p-well區(qū)分別對應(yīng)位于兩個(gè)第二源極n+區(qū)外側(cè)；以使第二源極n+區(qū)、第二p-well區(qū)和n+電流擴(kuò)展層形成新的電流路徑；p+掩蔽層靠近外延層設(shè)置；兩個(gè)第一源極p+區(qū)沿第二方向分別設(shè)于n+電流擴(kuò)展層的兩側(cè)、且與柵極間隔設(shè)置；在任一側(cè)第一源極p+區(qū)和柵極之間疊加設(shè)有第一p-well區(qū)和第一源極n+區(qū)；其中，第一方向和第二方向垂直設(shè)置。相較于現(xiàn)有技術(shù)，具有以下有益效果：

39、(1)p+掩蔽層和第二p-well區(qū)形成的深掩蔽結(jié)構(gòu)，可以較好的保護(hù)柵極槽角，提升器件的柵氧可靠性；進(jìn)一步的，p+掩蔽層可以通過第二源極p+區(qū)保持接地狀態(tài)，增強(qiáng)了p+掩蔽層對柵極的保護(hù)作用，可以更好的改善器件的動態(tài)特性；

40、(2)第二源極n+區(qū)、第二p-well區(qū)和n+電流擴(kuò)展層會形成新的電流路徑，從而利用多溝道來調(diào)制該溝槽mosfet；多溝道的調(diào)制，可以增加器件的電流密度，更多的溝道，更多的電流路徑，可以提升器件的導(dǎo)通特性。

41、(3)多溝道可以設(shè)計(jì)不同的閾值電壓，閾值電壓不同，溝道的導(dǎo)通電阻不同，因此多溝道的調(diào)制可以控制器件溝道區(qū)的導(dǎo)通電阻，進(jìn)而控制器件整體導(dǎo)通電阻中正溫度系數(shù)的部分，使得整體導(dǎo)通電阻從負(fù)溫度系數(shù)到正溫度系數(shù)的拐點(diǎn)實(shí)現(xiàn)可控，也就是可以調(diào)制器件在所需較高的溫度下具有更低的導(dǎo)通電阻，這種類型的器件更適用于高溫應(yīng)用場景。