本申請的實施例涉及集成電路器件及其形成方法。

背景技術：

1、半導體集成電路行業(yè)經(jīng)歷了指數(shù)級增長。集成電路材料和設計的技術進步已經(jīng)產(chǎn)生了幾代集成電路，其中每一代都比前一代具有更小、更復雜的電路。在集成電路發(fā)展的過程中，通常是功能密度(即每個芯片區(qū)域的互連器件的數(shù)量)增加了，而幾何尺寸(即可以使用制造工藝產(chǎn)生的最小部件(或者導線))卻減小了。這種按比例縮小的工藝通常通過提高生產(chǎn)效率和降低相關成本來提供收益。這種縮小也增加了處理和制造集成電路的復雜性。

技術實現(xiàn)思路

1、根據(jù)本申請的實施例的一個方面，提供了一種集成電路器件，包括：晶體管，包括：第一源極/漏極區(qū)；第二源極/漏極區(qū)；多個堆疊的溝道，每個堆疊的溝道在第一源極/漏極區(qū)和第二源極/漏極區(qū)之間沿著第一橫向方向延伸；介電材料的硬掩模納米結構，直接位于溝道上方，并且在第一源極/漏極區(qū)和第二源極/漏極區(qū)之間沿著第一橫向方向延伸；以及柵極電極，圍繞在溝道和硬掩膜納米結構中的每一個周圍。

2、根據(jù)本申請的實施例的另一個方面，提供了一種集成電路器件，包括：第一晶體管，包括多個堆疊的第一溝道，和位于第一溝道上方的第一硬掩模納米結構；第二晶體管，包括多個堆疊的第二溝道，和位于第二溝道上方的第二硬掩模納米結構；高k柵極介電層，圍繞在第一溝道、第一硬掩模納米結構、第二溝道、和第二硬掩膜納米結構周圍；第一柵極金屬，在第一晶體管處與高k柵極介電層接觸，并且圍繞在第一溝道和第一硬掩膜納米結構周圍；以及第二柵極金屬，在第二晶體管處與高k柵極介電層接觸，并且圍繞在第二溝道和第二硬掩模納米結構周圍。

3、根據(jù)本申請的實施例的又一個方面，提供了一種形成集成電路器件的方法，包括：形成第一晶體管的多個堆疊的第一溝道；在第一溝道上方形成介電材料的第一硬掩模納米結構；以及形成圍繞在第一溝道和第一硬掩膜納米結構周圍的第一晶體管的第一柵極電極。

技術特征：

1.一種集成電路器件，包括：

2.根據(jù)權利要求1所述的集成電路器件，包括位于所述溝道和所述柵極電極之間、位于所述硬掩模納米結構和所述柵極電極之間、并且圍繞在所述溝道和所述硬掩模納米結構中的每一個周圍的高k柵極介電層，所述高k柵極介電層在所述硬掩模納米結構的頂面上具有第一厚度，并且在所述硬掩模納米結構的底面上具有小于所述第一厚度的第二厚度。

3.根據(jù)權利要求1所述的集成電路器件，其中，所述硬掩模納米結構沿著所述第一橫向方向具有與所述溝道相同的長度，其中，所述硬掩模納米結構沿著第二橫向方向所具有的寬度尺寸大于所述溝道沿著所述第二橫向方向的寬度。

4.根據(jù)權利要求1所述的集成電路器件，其中，所述柵極電極在所述硬掩模納米結構上方沿著所述第一橫向方向所具有的寬度小于或者等于相鄰溝道之間的垂直距離。

5.根據(jù)權利要求1所述的集成電路器件，其中，所述晶體管包括圍繞在所述溝道周圍的高k柵極介電層，其中，所述柵極電極包括位于所述高k柵極介電層上的柵極金屬，并且在所述溝道的側面上具有第一厚度，并且在相鄰溝道之間具有大于所述第一厚度的第二厚度。

6.根據(jù)權利要求1所述的集成電路器件，其中，所述晶體管包括圍繞在所述溝道周圍的高k柵極介電層，其中，所述柵極電極包括：

7.根據(jù)權利要求1所述的集成電路器件，其中，所述晶體管包括圍繞在所述溝道周圍、并且位于所述硬掩模納米結構的底面上的高k柵極介電層，其中，通過所述高k柵極介電層將所述柵極電極與所述硬掩模納米結構的所述底面分隔開，其中，所述柵極電極與所述硬掩模納米結構的頂面直接接觸。

8.根據(jù)權利要求1所述的集成電路器件，其中，所述晶體管包括圍繞在所述溝道周圍的高k柵極介電層，其中，所述柵極電極包括：

9.一種集成電路器件，包括：

10.一種形成集成電路器件的方法，包括：

技術總結
一種集成電路器件，包括具有多個堆疊的溝道的晶體管，每個堆疊的溝道在晶體管的源極/漏極區(qū)之間延伸。晶體管還包括位于最高溝道上方、并且在晶體管的源極/漏極區(qū)之間延伸的硬掩模納米結構。柵極電介質(zhì)和柵極金屬圍繞在溝道和硬掩模納米結構周圍。本申請的實施例還公開了形成集成電路器件的方法。

技術研發(fā)人員：徐崇威,朱龍琨,余佳霓,盧俊甫,賴世豪,江國誠,王志豪
受保護的技術使用者：臺灣積體電路制造股份有限公司
技術研發(fā)日：
技術公布日：2024/12/19