本申請的實施例涉及半導體結(jié)構(gòu)及其制造方法。

背景技術：

1、半導體集成電路(ic)工業(yè)經(jīng)歷了指數(shù)級增長。ic材料和設計中的技術進步已經(jīng)產(chǎn)生了多代ic，其中每一代都具有比上一代更小且更復雜的電路。在ic發(fā)展的過程中，功能密度(即，每芯片區(qū)的互連器件的數(shù)量)普遍增大，而幾何尺寸(即，可以使用制造工藝創(chuàng)建的最小組件(或線))已經(jīng)減小。這種縮小工藝通常通過提高生產(chǎn)效率和降低相關成本來提供益處。這種按比例縮小的過程通常通過提高生產(chǎn)效率和降低相關成本來提供好處。這樣的縮小也增加了ic結(jié)構(gòu)(諸如三維晶體管)和處理的復雜性，并且為了實現(xiàn)這些進步，需要ic處理和制造中類似的發(fā)展。

技術實現(xiàn)思路

1、本申請的一些實施例提供了一種半導體結(jié)構(gòu)，包括：半導體層；第一外延源極/漏極部件，延伸至所述半導體層中；第一摻雜區(qū)域，位于所述第一外延源極/漏極部件之下的所述半導體層中，所述第一摻雜區(qū)域包括第一濃度的摻雜劑；第二外延源極/漏極部件，延伸至所述半導體層中；以及第二摻雜區(qū)域，位于所述第二外延源極/漏極部件之下的所述半導體層中，所述第二摻雜區(qū)域包括小于所述第一濃度的第二濃度的所述摻雜劑。

2、本申請的另一些實施例提供了一種半導體結(jié)構(gòu)，包括：半導體層；第一源極/漏極部件，延伸至所述半導體層中；第一阻擋層，位于所述第一源極/漏極部件之下，所述第一阻擋層設置在遠離所述半導體層的頂面的第一距離處，并且包括第一濃度的摻雜劑；第二源極/漏極部件，延伸至所述半導體層中；以及第二阻擋層，位于所述第二源極/漏極部件之下，所述第二阻擋層設置在遠離所述半導體層的所述頂面的第二距離處，并且包括第二濃度的所述摻雜劑，其中，所述第一距離小于所述第二距離。

3、本申請的又一些實施例提供了一種制造半導體結(jié)構(gòu)的方法，包括：實施第一蝕刻工藝以在鄰近柵極結(jié)構(gòu)的半導體層中形成凹槽；在所述凹槽中形成摻雜層；實施第二蝕刻工藝以橫向擴展所述凹槽的部分；以及在所述凹槽中形成源極/漏極部件，其中，所述源極/漏極部件的底面接觸所述摻雜層。

技術特征：

1.一種半導體結(jié)構(gòu)，包括：

2.根據(jù)權利要求1所述的半導體結(jié)構(gòu)，其中，所述第一外延源極/漏極部件的底面和所述半導體層的頂面之間的第一距離小于所述第二外延源極/漏極部件的底面和所述半導體層的所述頂面之間的第二距離。

3.根據(jù)權利要求1所述的半導體結(jié)構(gòu)，其中，所述第一摻雜區(qū)域和所述半導體層的頂面之間的第一距離小于所述第二摻雜區(qū)域和所述半導體層的所述頂面之間的第二距離。

4.根據(jù)權利要求1所述的半導體結(jié)構(gòu)，其中，所述第一摻雜區(qū)域具有第一厚度，并且所述第二摻雜區(qū)域具有小于所述第一厚度的第二厚度。

5.根據(jù)權利要求1所述的半導體結(jié)構(gòu)，其中，所述第一外延源極/漏極部件和所述第二外延源極/漏極部件包括硅鍺，并且其中，所述摻雜劑包括硼。

6.根據(jù)權利要求5所述的半導體結(jié)構(gòu)，其中，所述第一外延源極/漏極部件包括第三濃度的鍺，并且所述第二外延源極/漏極部件包括小于所述第三濃度的第四濃度的鍺。

7.根據(jù)權利要求1所述的半導體結(jié)構(gòu)，其中，所述第一外延源極/漏極部件的第一寬度和所述第二外延源極/漏極部件的第二寬度每個分別在從所述半導體層的頂面朝著所述第一摻雜區(qū)域和所述第二摻雜區(qū)域的方向上增加然后減小。

8.根據(jù)權利要求7所述的半導體結(jié)構(gòu)，其中，所述第一寬度具有第一最大值，并且所述第二寬度具有大于所述第一最大值的第二最大值。

9.一種半導體結(jié)構(gòu)，包括：

10.一種制造半導體結(jié)構(gòu)的方法，包括：

技術總結(jié)
半導體結(jié)構(gòu)包括襯底以及延伸至半導體層中的第一外延源極/漏極部件。半導體結(jié)構(gòu)包括位于第一外延源極/漏極部件之下的半導體層中的第一摻雜區(qū)域。第一摻雜區(qū)域包括第一濃度的摻雜劑。半導體結(jié)構(gòu)包括延伸至半導體層中的第二外延源極/漏極部件。半導體結(jié)構(gòu)包括位于第二外延源極/漏極部件之下的半導體層中的第二摻雜區(qū)域。第二摻雜區(qū)域包括小于第一濃度的第二濃度的摻雜劑。本申請的實施例還涉及制造半導體結(jié)構(gòu)的方法。

技術研發(fā)人員：許辰安,李建緯,鄭安皓,林彥良,蕭茹雄,鐘偉綸
受保護的技術使用者：臺灣積體電路制造股份有限公司
技術研發(fā)日：
技術公布日：2024/12/19