本發(fā)明實(shí)施例涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

1、mos(金屬-氧化物-半導(dǎo)體)晶體管，是現(xiàn)代集成電路中最重要的元件之一，mos晶體管的基本結(jié)構(gòu)包括：半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的，所述包括：位于半導(dǎo)體襯底表面的柵介質(zhì)層以及位于柵介質(zhì)層表面的柵電極層；位于兩側(cè)半導(dǎo)體襯底中的源漏摻雜區(qū)。mos包括pmos晶體管和nmos晶體管。

2、為了適應(yīng)集成電路設(shè)計(jì)中不同晶體管的開(kāi)關(guān)速度的需要，需要形成具有多閾值電壓的晶體管。

3、為了減小調(diào)節(jié)pmos晶體管和nmos晶體管的閾值電壓，會(huì)在pmos晶體管和nmos晶體管的柵介質(zhì)層表面形成對(duì)應(yīng)的功函數(shù)層。其中，pmos晶體管的功函數(shù)層需要具有較高的功函數(shù)，而nmos晶體管的功函數(shù)層需要具有較低的功函數(shù)。在pmos晶體管和nmos晶體管中，功函數(shù)層的材料不同，以滿足各自功函數(shù)調(diào)節(jié)的需要。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明實(shí)施例解決的問(wèn)題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，有利于提高半導(dǎo)體結(jié)構(gòu)的工作穩(wěn)定性。

2、為解決上述問(wèn)題，本發(fā)明實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)，包括：基底，包括相鄰的第一器件區(qū)和第二器件區(qū)，第一器件區(qū)用于形成第一器件，第二器件區(qū)用于形成第二器件，第一器件與第二器件的類型不同；溝道結(jié)構(gòu)，凸立于基底；占位層，凸立于基底，且位于相鄰溝道結(jié)構(gòu)之間；第一功函數(shù)層，填充于相鄰溝道結(jié)構(gòu)與占位層的相對(duì)側(cè)壁之間，第一功函數(shù)層還覆蓋第二器件區(qū)的溝道結(jié)構(gòu)與占位層頂部；第二功函數(shù)層，覆蓋第一器件區(qū)中溝道結(jié)構(gòu)、占位層和第一功函數(shù)層頂部，第二功函數(shù)層還覆蓋第二器件區(qū)的第一功函數(shù)層頂部；柵電極層，覆蓋第二功函數(shù)層。

3、可選的，占位層與溝道結(jié)構(gòu)頂部齊平。

4、可選的，占位層與相鄰溝道結(jié)構(gòu)之間的間距為1nm至3nm。

5、可選的，占位層的材料包括低k介質(zhì)材料(低k介質(zhì)材料指相對(duì)介電常數(shù)大于或等于2.6、且小于或等于3.9的介質(zhì)材料)、高k介質(zhì)材料(高k介質(zhì)材料指k>5.0材料)、硅或氮化硅。

6、可選的，相鄰占位層與溝道結(jié)構(gòu)之間的間距均相等。

7、可選的，第一器件區(qū)用于形成nmos區(qū)，第二器件區(qū)用于形成pmos區(qū)；第一功函數(shù)層的材料包括tin、tan、tasin、taaln和tialn中的一種或多種；第二功函數(shù)層的材料包括tial、mo、mon、aln和tialc中的一種或多種。

8、相應(yīng)的，本發(fā)明實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底，包括相鄰的第一器件區(qū)和第二器件區(qū)，基底上形成有凸立于基底的溝道結(jié)構(gòu)，第一器件區(qū)用于形成第一器件，第二器件區(qū)用于形成第二器件，第一器件與第二器件的類型不同；在相鄰溝道結(jié)構(gòu)之間形成凸立于基底的占位層；形成填充于相鄰溝道結(jié)構(gòu)與占位層的相對(duì)側(cè)壁之間、且覆蓋溝道結(jié)構(gòu)與占位層頂部的第一功函數(shù)層；形成覆蓋第一功函數(shù)層的掩膜材料層；去除第一器件區(qū)的掩膜材料層，保留位于第二器件區(qū)的掩膜材料層作為掩膜層；以掩膜層為掩膜，去除第一器件區(qū)中位于溝道結(jié)構(gòu)與占位層頂部的第一功函數(shù)層；去除掩膜層；形成覆蓋第一器件區(qū)中溝道結(jié)構(gòu)、占位層和第一功函數(shù)層頂部、以及第二器件區(qū)的第一功函數(shù)層頂部的第二功函數(shù)層；形成覆蓋第二功函數(shù)層的柵電極層。

9、可選的，形成占位層之前，形成方法還包括：形成覆蓋基底頂面、溝道結(jié)構(gòu)側(cè)壁和頂面的側(cè)墻材料層；去除位于基底頂面和溝道結(jié)構(gòu)頂面的側(cè)墻材料層，保留位于溝道結(jié)構(gòu)側(cè)壁的側(cè)墻材料層作為側(cè)墻；形成占位層的步驟中，在相鄰溝道結(jié)構(gòu)的相對(duì)側(cè)壁的側(cè)墻之間形成占位層；形成第一功函數(shù)層之前，還包括：去除側(cè)墻。

10、可選的，采用原子層沉積工藝形成側(cè)墻材料層。

11、可選的，形成覆蓋基底頂面、溝道結(jié)構(gòu)側(cè)壁和頂面的側(cè)墻材料層的步驟中，側(cè)墻材料層的厚度為1nm至3nm。

12、可選的，形成占位層的步驟包括：形成填充相鄰溝道結(jié)構(gòu)的相對(duì)側(cè)壁的側(cè)墻之間、且覆蓋溝道結(jié)構(gòu)和側(cè)墻的占位材料層；去除高于溝道結(jié)構(gòu)頂部的占位材料層，保留相鄰溝道結(jié)構(gòu)的相對(duì)側(cè)壁的側(cè)墻之間的占位材料層作為占位層。

13、可選的，采用原子層沉積工藝形成占位材料層。

14、可選的，形成占位層之后，形成第一功函數(shù)之前，形成方法還包括：形成橫跨覆蓋占位層頂部、側(cè)墻頂部和溝道結(jié)構(gòu)頂部的偽柵結(jié)構(gòu)；形成覆蓋偽柵結(jié)構(gòu)的介質(zhì)層；去除偽柵結(jié)構(gòu)，在介質(zhì)層中形成柵極開(kāi)口；形成柵電極層的步驟中，在柵極開(kāi)口中形成柵電極層。

15、可選的，去除側(cè)墻的步驟中，通過(guò)柵極開(kāi)口去除露出的側(cè)墻。

16、可選的，形成占位層的步驟中，占位層的材料包括低k介質(zhì)材料(低k介質(zhì)材料指相對(duì)介電常數(shù)大于或等于2.6、且小于或等于3.9的介質(zhì)材料)、高k介質(zhì)材料(高k介質(zhì)材料指k>5.0材料)、硅或氮化硅。

17、可選的，提供基底的步驟中，第一器件區(qū)用于形成nmos區(qū)，第二器件區(qū)用于形成pmos區(qū)；形成第一功函數(shù)層的步驟中，第一功函數(shù)層的材料包括tin、tan、tasin、taaln和tialn中的一種或多種；形成第二功函數(shù)層的步驟中，第二功函數(shù)層的材料包括tial、mo、mon、aln和tialc中的一種或多種。

18、與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn)：

19、本發(fā)明實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)中，占位層，凸立于基底，且位于相鄰溝道結(jié)構(gòu)之間，第一功函數(shù)層，填充于相鄰溝道結(jié)構(gòu)與占位層的相對(duì)側(cè)壁之間，第一功函數(shù)層還覆蓋第二器件區(qū)的溝道結(jié)構(gòu)與占位層頂部，第二功函數(shù)層，覆蓋第一器件區(qū)中溝道結(jié)構(gòu)、占位層和第一功函數(shù)層頂部，第二功函數(shù)層還覆蓋第二器件區(qū)的第一功函數(shù)層頂部；本發(fā)明實(shí)施例需要在第一器件區(qū)形成第一功函數(shù)層，在第二器件區(qū)形成第一功函數(shù)層和第二功函數(shù)層，則需要先形成填充于相鄰溝道結(jié)構(gòu)與占位層的相對(duì)側(cè)壁之間、且覆蓋溝道結(jié)構(gòu)與占位層頂部的第一功函數(shù)層，再形成覆蓋第一功函數(shù)層的掩膜材料層，之后去除第一器件區(qū)的掩膜材料層，保留位于第二器件區(qū)的掩膜材料層作為掩膜層，最后以掩膜層為掩膜，去除第一器件區(qū)中位于溝道結(jié)構(gòu)與占位層頂部的第一功函數(shù)層，因此，本發(fā)明實(shí)施例通過(guò)在在相鄰溝道結(jié)構(gòu)之間形成凸立于基底的占位層，使得第一功函數(shù)層能夠填充相鄰溝道結(jié)構(gòu)與占位層的相對(duì)側(cè)壁之間，相應(yīng)使得第一功函數(shù)層的頂面平坦度較好，則在形成覆蓋第一功函數(shù)層的掩膜材料層的過(guò)程中，減小掩膜材料層凹陷至第一器件區(qū)的相鄰溝道結(jié)構(gòu)之間的概率，相應(yīng)減小因掩膜材料層凹陷而導(dǎo)致掩膜材料層覆蓋的第一功函數(shù)層難以去除，殘留于第一器件區(qū)的溝道結(jié)構(gòu)側(cè)壁，導(dǎo)致在第一器件區(qū)的溝道結(jié)構(gòu)側(cè)壁覆蓋第二功函數(shù)層時(shí)，第二功函數(shù)層覆蓋殘留的第一功函數(shù)層，引起第一器件區(qū)功函數(shù)層膜層不穩(wěn)定的概率，從而減小第一器件區(qū)中因功函數(shù)層膜層不穩(wěn)定而導(dǎo)致器件閾值電壓不穩(wěn)定的概率，提高半導(dǎo)體結(jié)構(gòu)的工作穩(wěn)定性，同時(shí)，本發(fā)明實(shí)施例第一器件區(qū)和第二器件區(qū)的溝道結(jié)構(gòu)側(cè)壁均僅有第一功函數(shù)層覆蓋，則可以根據(jù)溝道結(jié)構(gòu)頂部的功函數(shù)層分別控制第一器件區(qū)和第二器件區(qū)的溝道結(jié)構(gòu)的閾值電壓，實(shí)現(xiàn)第一器件和第二器件的不同功能。

20、本發(fā)明實(shí)施例提供的形成方法中，在相鄰溝道結(jié)構(gòu)之間形成凸立于基底的占位層，形成填充于相鄰溝道結(jié)構(gòu)與占位層的相對(duì)側(cè)壁之間、且覆蓋溝道結(jié)構(gòu)與占位層頂部的第一功函數(shù)層，形成覆蓋第一功函數(shù)層的掩膜材料層，去除第一器件區(qū)的掩膜材料層，保留位于第二器件區(qū)的掩膜材料層作為掩膜層，以掩膜層為掩膜，去除第一器件區(qū)中位于溝道結(jié)構(gòu)與占位層頂部的第一功函數(shù)層，去除掩膜層，形成覆蓋第一器件區(qū)中溝道結(jié)構(gòu)、占位層和第一功函數(shù)層頂部、以及第二器件區(qū)的第一功函數(shù)層頂部的第二功函數(shù)層；本發(fā)明實(shí)施例通過(guò)在在相鄰溝道結(jié)構(gòu)之間形成凸立于基底的占位層，使得第一功函數(shù)層能夠填充相鄰溝道結(jié)構(gòu)與占位層的相對(duì)側(cè)壁之間，相應(yīng)使得第一功函數(shù)層的頂面平坦度較好，則在形成覆蓋第一功函數(shù)層的掩膜材料層的過(guò)程中，減小掩膜材料層凹陷至第一器件區(qū)的相鄰溝道結(jié)構(gòu)之間的概率，相應(yīng)減小因掩膜材料層凹陷而導(dǎo)致掩膜材料層覆蓋的第一功函數(shù)層難以去除，殘留于第一器件區(qū)的溝道結(jié)構(gòu)側(cè)壁，導(dǎo)致在第一器件區(qū)的溝道結(jié)構(gòu)側(cè)壁覆蓋第二功函數(shù)層時(shí)，第二功函數(shù)層覆蓋殘留的第一功函數(shù)層，引起第一器件區(qū)功函數(shù)層膜層不穩(wěn)定的概率，從而減小第一器件區(qū)中因功函數(shù)層膜層不穩(wěn)定而導(dǎo)致器件閾值電壓不穩(wěn)定的概率，提高半導(dǎo)體結(jié)構(gòu)的工作穩(wěn)定性，同時(shí)，本發(fā)明實(shí)施例第一器件區(qū)和第二器件區(qū)的溝道結(jié)構(gòu)側(cè)壁均僅有第一功函數(shù)層覆蓋，則可以根據(jù)溝道結(jié)構(gòu)頂部的功函數(shù)層分別控制第一器件區(qū)和第二器件區(qū)的溝道結(jié)構(gòu)的閾值電壓，實(shí)現(xiàn)第一器件和第二器件的不同功能。