本公開實(shí)施例涉及封裝領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法、封裝結(jié)構(gòu)。

背景技術(shù)：

1、隨著芯片集成度的不斷提升，電容的性能也需要提升，采用深溝槽電容器(deeptrench?capacitor，簡(jiǎn)稱dtc)替代傳統(tǒng)貼片電容成為大勢(shì)所趨，由于深溝槽電容器在高的偏置電壓下仍具有高穩(wěn)定性及低漏電流，因此，其廣泛應(yīng)用于天線匹配、射頻濾波和ic(integrated?circuit，集成電路)去耦及相關(guān)工業(yè)領(lǐng)域。

2、然而，設(shè)置深溝槽電容器沒有充分利用基板表面面積，導(dǎo)致最后得到的半導(dǎo)體封裝結(jié)構(gòu)的集成密度較低以及電容量較低，電容性能仍有待提高。

技術(shù)實(shí)現(xiàn)思路

1、本公開實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)及其制備方法、封裝結(jié)構(gòu)，至少有利于提高半導(dǎo)體封裝結(jié)構(gòu)的集成密度以及電容面積。

2、根據(jù)本公開一些實(shí)施例，本公開實(shí)施例一方面提供一種半導(dǎo)體結(jié)構(gòu)，包括：基底，所述基底具有相對(duì)的第一表面以及第二表面，所述基底包括陣列區(qū)，且所述陣列區(qū)內(nèi)形成有自所述第一表面向所述第二表面延伸的多個(gè)溝槽；第一電極板，位于所述基底的第一表面上且延伸至所述多個(gè)溝槽中；第一介質(zhì)層，隨形覆蓋所述第一電極板的表面；第二電極板，隨形覆蓋所述第一介質(zhì)層表面，且所述第二電極板填充滿所述多個(gè)溝槽，所述第二電極板具有水平的表面；第二介質(zhì)層，覆蓋所述第二電極板的表面；第三電極板，覆蓋所述第二介質(zhì)層的表面。

3、在一些實(shí)施例中，所述基底還包括分別與所述陣列區(qū)相鄰的第一邊緣區(qū)和第二邊緣區(qū)，其中，所述第一電極板連續(xù)地位于所述第一邊緣區(qū)、所述陣列區(qū)，以及所述第二邊緣區(qū)；所述第一介質(zhì)層連續(xù)地位于所述第一邊緣區(qū)、所述陣列區(qū)，以及所述第二邊緣區(qū)；所述第二電極板連續(xù)地位于所述第一邊緣區(qū)和所述陣列區(qū)；所述第二介質(zhì)層連續(xù)地位于所述第一邊緣區(qū)、所述陣列區(qū)，以及所述第二邊緣區(qū)，其中，所述第二介質(zhì)層覆蓋所述第二電極板和所述第一介質(zhì)層的表面，以包裹所述第二電極板；所述第三電極板連續(xù)地位于所述陣列區(qū)和所述第二邊緣區(qū)。

4、在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括：隔離結(jié)構(gòu)，連續(xù)地位于所述第一邊緣區(qū)、所述陣列區(qū)，以及所述第二邊緣區(qū)，所述隔離結(jié)構(gòu)覆蓋所述第二介質(zhì)層和所述第三電極板的表面；多個(gè)第一接觸插塞，位于所述第一邊緣區(qū)，所述多個(gè)第一接觸插塞貫穿所述隔離結(jié)構(gòu)，接觸所述第二電極板；多個(gè)第二接觸插塞，位于所述第二邊緣區(qū)，所述多個(gè)第二接觸插塞貫穿所述隔離結(jié)構(gòu)、所述第三電極板、所述第二介質(zhì)層，以及所述第一介質(zhì)層，接觸所述第一電極板。

5、在一些實(shí)施例中，所述第三電極板遠(yuǎn)離所述基底的表面齊平，所述第三電極板包括位于所述第二邊緣區(qū)的第一部以及位于所述陣列區(qū)的第二部，所述第一部的厚度大于或等于所述第二部的厚度。

6、在一些實(shí)施例中，位于所述第二邊緣區(qū)的第二介質(zhì)層的厚度小于或等于所述陣列區(qū)的第二介質(zhì)層的厚度。

7、在一些實(shí)施例中，所述第二介質(zhì)層包括層疊的第一膜層以及第二膜層，所述第一膜層位于所述陣列區(qū)，所述第二膜層位于所述第一邊緣區(qū)、第二邊緣區(qū)和陣列區(qū)。

8、在一些實(shí)施例中，所述溝槽的深寬比大于或等于30。

9、根據(jù)本公開一些實(shí)施例，本公開實(shí)施例另一方面還提供一種半導(dǎo)體結(jié)構(gòu)的制備方法，包括：提供基底，所述基底具有相對(duì)的第一表面以及第二表面，所述基底包括陣列區(qū)，且所述陣列區(qū)內(nèi)形成有自所述第一表面向所述第二表面延伸的多個(gè)溝槽；形成第一電極板，位于所述基底的第一表面上且延伸至所述多個(gè)溝槽中；形成第一介質(zhì)層，隨形覆蓋所述第一電極板的表面；形成第二電極板，隨形覆蓋所述第一介質(zhì)層表面，且所述第二電極板填充滿所述多個(gè)溝槽，所述第二電極板具有水平的表面；形成第二介質(zhì)層，覆蓋所述第二電極板的表面；形成第三電極板，覆蓋所述第二介質(zhì)層的表面。

10、在一些實(shí)施例中，所述基底還包括分別與所述陣列區(qū)相鄰的第一邊緣區(qū)和第二邊緣區(qū)，所述第一電極板連續(xù)地位于所述第一邊緣區(qū)、所述陣列區(qū)，以及所述第二邊緣區(qū)；所述第一介質(zhì)層連續(xù)地位于所述第一邊緣區(qū)、所述陣列區(qū)，以及所述第二邊緣區(qū)；其中，形成第二電極板的工藝步驟包括：在所述第一介質(zhì)層的表面形成第一導(dǎo)電膜，所述第一導(dǎo)電膜位于所述第一邊緣區(qū)、所述陣列區(qū)以及第二邊緣區(qū)；圖形化所述第二邊緣區(qū)的第一導(dǎo)電膜形成第一凹槽，所述第一凹槽的底面露出所述第一介質(zhì)層的表面，剩余的第一導(dǎo)電膜作為第二電極板；其中，形成第三電極板的工藝步驟包括：在所述第二電極板的表面形成層疊的第二介質(zhì)層以及第二導(dǎo)電膜；圖形化部分所述第一邊緣區(qū)的第二導(dǎo)電膜形成第二凹槽，所述第二凹槽的底面暴露出所述第二介質(zhì)層的表面，剩余的第二導(dǎo)電膜作為第三電極板；其中，形成所述第二介質(zhì)層的工藝步驟包括：在所述第一導(dǎo)電膜的表面形成第一膜層；圖形化所述第二邊緣區(qū)的第一導(dǎo)電膜以及第一膜層；在所述第一膜層的表面形成第二膜層，所述第二膜層覆蓋所述第一膜層表面以及第一介質(zhì)層表面，所述第一膜層以及第二膜層作為第二介質(zhì)層。

11、在一些實(shí)施例中，還包括：形成隔離結(jié)構(gòu)，連續(xù)地位于所述第一邊緣區(qū)、所述陣列區(qū)，以及所述第二邊緣區(qū)，所述隔離結(jié)構(gòu)覆蓋所述第二介質(zhì)層和所述第三電極板的表面；形成多個(gè)第一接觸插塞，位于所述第一邊緣區(qū)，所述多個(gè)第一接觸插塞貫穿所述隔離結(jié)構(gòu)，接觸所述第二電極板；形成多個(gè)第二接觸插塞，位于所述第二邊緣區(qū)，所述多個(gè)第二接觸插塞貫穿所述隔離結(jié)構(gòu)、所述第三電極板、所述第二介質(zhì)層，以及所述第一介質(zhì)層，接觸所述第一電極板。

12、在一些實(shí)施例中，在同一工藝步驟中，形成所述多個(gè)第一接觸插塞以及所述多個(gè)第二接觸插塞。

13、根據(jù)本公開一些實(shí)施例，本公開實(shí)施例又一方面還提供一種封裝結(jié)構(gòu)，包括：電路板；封裝基板，位于所述電路板的表面，所述封裝基板的第一表面與所述電路板電連接；如上述實(shí)施例任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，位于所述封裝基板的第二表面，所述半導(dǎo)體結(jié)構(gòu)與所述封裝基板的第二表面電連接。

14、本公開實(shí)施例提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：

15、本公開實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)中，半導(dǎo)體結(jié)構(gòu)包括第一電極板、第二電極板、第三電極板、第一介質(zhì)層以及第二介質(zhì)層，第一電極板、第一介質(zhì)層以及第二電極板構(gòu)成第一電容結(jié)構(gòu)，第二電極板、第二介質(zhì)層以及第三電極板構(gòu)成第二電容結(jié)構(gòu)，即第二電容結(jié)構(gòu)與第一電容結(jié)構(gòu)共用第二極板，第一電容結(jié)構(gòu)為深溝道電容結(jié)構(gòu)，第二電容結(jié)構(gòu)為平面電容結(jié)構(gòu)，本公開實(shí)施例有效利用了深溝道電容結(jié)構(gòu)頂面的區(qū)域，形成了平面電容結(jié)構(gòu)，有效增大電容面積，實(shí)現(xiàn)了多面電容的構(gòu)造，提升深溝道電容值，避免了單一的深溝道電容難以滿足更大的電容要求的情況。

16、此外，設(shè)置第二介質(zhì)層覆蓋第二電極板的側(cè)面，第二接觸插塞貫穿第三電極板并與第一電極板電接觸，第一接觸插塞與第二電極板電接觸，如此，可以不需要刻蝕第二電容結(jié)構(gòu)的各膜層以及隔離結(jié)構(gòu)，就可以在一步工藝實(shí)現(xiàn)第二接觸插塞與第一電極板電接觸，從而減少掩膜板的數(shù)量，節(jié)省半導(dǎo)體結(jié)構(gòu)的制備方法的制備成本。

17、本公開實(shí)施例通過對(duì)第一電容結(jié)構(gòu)、第二電容結(jié)構(gòu)、第一接觸插塞以及第二接觸插塞的位置以及連接關(guān)系合理設(shè)置，從而在有限的面積內(nèi)實(shí)現(xiàn)并聯(lián)連接的兩個(gè)電容結(jié)構(gòu)，從而增加半導(dǎo)體封裝結(jié)構(gòu)的電容量，并實(shí)現(xiàn)兩個(gè)電容結(jié)構(gòu)的分別控制以及第二電容結(jié)構(gòu)與第一電容結(jié)構(gòu)共用第二電極板，從而增加半導(dǎo)體結(jié)構(gòu)的集成密度。