本實(shí)用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及顯示裝置。

背景技術(shù)：

薄膜晶體管顯示面板的核心組成之一為陣列基板，通過薄膜晶體管驅(qū)動(dòng)液晶或者有機(jī)發(fā)光二極管像素，生成顯示圖像。陣列基板上具有許多排列成多組的薄膜晶體管、像素電極、互相垂直交錯(cuò)的柵線(或稱為柵線掃描線)和數(shù)據(jù)線(或稱為數(shù)據(jù)信號(hào)線)、以及保存像素電壓的存儲(chǔ)電容。

為獲得優(yōu)良的顯示畫面，像素區(qū)(即設(shè)置像素電極的區(qū)域)需要通過平坦化的表面，以實(shí)現(xiàn)液晶層或有機(jī)發(fā)光二極管層間的均勻電場(chǎng)。一般在源漏金屬層(即與薄膜晶體管的源極、漏極同層設(shè)置的作為存儲(chǔ)電容上電極的漏極盤)之上形成起保護(hù)作用的鈍化層和平坦化的有機(jī)材料層，像素電極通過貫穿鈍化層和有機(jī)平坦化層的過孔與源漏金屬層相接觸以形成電性連接。

然而，有機(jī)平坦化層的厚度一般設(shè)計(jì)地較厚，1μm以上，其厚度范圍通常為1～5μm。在鈍化層和有機(jī)平坦化層上需要通過套刻工藝(overlay，即在同一位置多次形成過孔)形成貫穿二者的過孔，由于過孔較深(在1μm以上)，容易在源漏金屬層表面產(chǎn)生光刻膠殘留，導(dǎo)致像素電極與源漏金屬層接觸不良，使得該陣列基板應(yīng)用到顯示產(chǎn)品后在顯示屏上產(chǎn)生亮點(diǎn)或暗點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

鑒于此，為解決現(xiàn)有技術(shù)的問題，本實(shí)用新型的實(shí)施例提供一種陣列基板及顯示裝置，可解決由于過孔較深而導(dǎo)致的像素電極與漏極盤接觸不良的問題，有利于實(shí)現(xiàn)高品質(zhì)的畫面顯示。

為達(dá)到上述目的，本實(shí)用新型的實(shí)施例采用如下技術(shù)方案：

一方面、本實(shí)用新型實(shí)施例提供了一種陣列基板，劃分有多個(gè)像素單元；所述陣列基板包括設(shè)置在所述像素單元內(nèi)的具有第一過孔的漏極盤和像素電極，以及設(shè)置在所述漏極盤上方的具有第二過孔的絕緣層；所述第二過孔露出所述第一過孔的至少部分區(qū)域以及位于所述第一過孔四周的所述漏極盤的部分區(qū)域；所述像素電極通過所述第二過孔與露出的所述漏極盤的部分區(qū)域相接觸。

可選的，所述多個(gè)像素單元由柵絕緣層隔離開的交叉設(shè)置的多根柵線與多根數(shù)據(jù)線限定出；所述陣列基板還包括，設(shè)置在襯底基板上位于相鄰兩根柵線之間的存儲(chǔ)電容下電極線；所述漏極盤設(shè)置在所述柵絕緣層之上，且所述漏極盤與所述存儲(chǔ)電容下電極線有重疊；設(shè)置在所述漏極盤與所述柵絕緣層之間的有源層保留圖案；所述有源層保留圖案至少有部分區(qū)域與所述第二過孔重疊。

優(yōu)選的，所述存儲(chǔ)電容下電極線為公共電極線。

優(yōu)選的，所述有源層保留圖案小于所述漏極盤的圖案。

優(yōu)選的，所述有源層保留圖案具有露出所述柵絕緣層的開口；所述開口與所述第一過孔的至少部分區(qū)域重疊。

優(yōu)選的，每個(gè)像素單元內(nèi)還設(shè)置有，薄膜晶體管；用于連接所述薄膜晶體管的漏極與所述漏極盤的漏極連接線。

優(yōu)選的，每個(gè)漏極盤上的所述第一過孔的數(shù)量為兩個(gè)，且分別設(shè)置在所述漏極連接線的兩側(cè)。

可選的，所述絕緣層包括依次遠(yuǎn)離所述襯底基板的鈍化層與平坦化層。

可選的，所述第二過孔露出所述第一過孔的部分區(qū)域。

優(yōu)選的，所述開口的長(zhǎng)度和寬度范圍為1～20μm。

可選的，所述第一過孔和/或所述第二過孔的形狀為矩形、圓形、橢圓形中的任一種。

可選的，所述第一過孔的長(zhǎng)度和寬度范圍為1～20μm；和/或，所述第二過孔的長(zhǎng)度和寬度范圍為1～20μm。

優(yōu)選的，所述有源層保留圖案的厚度范圍為0.01～1μm。

優(yōu)選的，所述有源層保留圖案的長(zhǎng)度和寬度范圍為1～20μm。

另一方面、本實(shí)用新型實(shí)施例還提供了一種顯示裝置，包括上述所述的陣列基板。

基于此，通過本實(shí)用新型實(shí)施例提供的上述具有臺(tái)階的過孔設(shè)計(jì)的陣列基板，使得像素電極與漏極盤相接觸的區(qū)域形成了一個(gè)臺(tái)階狀的突起，此區(qū)域被絕緣層覆蓋的厚度小于沒有突起的區(qū)域的絕緣層的厚度，在第二過孔的套刻工藝過程中，絕緣層的厚度越薄，越不容易產(chǎn)生光刻膠殘留，使得像素電極可以與漏極盤形成良好的接觸,有利于提高工藝良率。

附圖說明

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實(shí)用新型實(shí)施例提供的一種陣列基板在漏極盤與像素電極連接處的剖視結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型實(shí)施例提供的一種陣列基板的局部俯視結(jié)構(gòu)示意圖；

圖3為圖2中A-A'方向的剖面結(jié)構(gòu)示意圖；

圖4為本實(shí)用新型實(shí)施例1提供的一種陣列基板的存儲(chǔ)電容剖面結(jié)構(gòu)示意圖；

圖5為本實(shí)用新型實(shí)施例2提供的一種陣列基板的存儲(chǔ)電容剖面結(jié)構(gòu)示意圖；

圖6為本實(shí)用新型實(shí)施例3提供的一種陣列基板的存儲(chǔ)電容剖面結(jié)構(gòu)示意圖；

圖7為本實(shí)用新型實(shí)施例4提供的一種陣列基板制備流程示意圖一；

圖8為本實(shí)用新型實(shí)施例4提供的一種陣列基板制備流程示意圖二；

圖9為本實(shí)用新型實(shí)施例4提供的一種陣列基板制備流程示意圖三；

圖10為本實(shí)用新型實(shí)施例4提供的一種陣列基板制備流程示意圖四；

圖11為本實(shí)用新型實(shí)施例4提供的一種陣列基板制備流程示意圖五；

圖12為本實(shí)用新型實(shí)施例4提供的一種陣列基板制備流程示意圖六；

圖13為本實(shí)用新型實(shí)施例4提供的一種陣列基板制備流程示意圖七。

附圖標(biāo)記：

10-襯底基板；11-柵絕緣層；12-有源層保留圖案；120-有源層薄膜；20-柵線；21-存儲(chǔ)電容下電極線(公共電極線)；300-源漏金屬薄膜；30-數(shù)據(jù)線；31-漏極盤；32-漏極連接線；40-絕緣層；41-鈍化層；42-平坦化層；50-像素電極。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

需要指出的是，除非另有定義，本實(shí)用新型實(shí)施例中所使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本實(shí)用新型所屬領(lǐng)域的普通技術(shù)人員共同理解的相同含義。還應(yīng)當(dāng)理解，諸如在通常字典里定義的那些術(shù)語應(yīng)當(dāng)被解釋為具有與它們?cè)谙嚓P(guān)技術(shù)的上下文中的含義相一致的含義，而不應(yīng)用理想化或極度形式化的意義來解釋，除非這里明確地這樣定義。

例如，本實(shí)用新型專利申請(qǐng)說明書以及權(quán)利要求書中所使用的術(shù)語“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，僅是用來區(qū)分不同的組成部分?！鞍ā被蛘摺鞍钡阮愃频脑~語意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件?！吧?上方”、“下/下方”等指示的方位或位置關(guān)系的術(shù)語為基于附圖所示的方位或位置關(guān)系，僅是為了便于說明本實(shí)用新型的技術(shù)方案的簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本實(shí)用新型的限制。

并且，由于本實(shí)用新型實(shí)施例所涉及的陣列基板中諸如TFT等結(jié)構(gòu)的實(shí)際尺寸非常微小，為了清楚起見，本實(shí)用新型實(shí)施例附圖中的各結(jié)構(gòu)尺寸均被放大，不代表實(shí)際尺寸與比例。

如圖1所示，本實(shí)用新型實(shí)施例提供了一種陣列基板，劃分有多個(gè)像素單元；該陣列基板包括設(shè)置在每個(gè)像素單元內(nèi)的具有第一過孔(圖中標(biāo)記為V₁)的漏極盤31和像素電極50，以及設(shè)置在漏極盤31上方的具有第二過孔(圖中標(biāo)記為V₂)的絕緣層40；第二過孔V₂露出第一過孔V₁的至少部分區(qū)域以及位于第一過孔V₁四周的漏極盤31的部分區(qū)域(圖中標(biāo)記為31a)；像素電極50通過第二過孔V₂與露出的漏極盤31的部分區(qū)域31a相接觸。

需要說明的是，上述的漏極盤31通常是與每個(gè)像素單元內(nèi)的薄膜晶體管的源極、漏極以及與源極相連的數(shù)據(jù)線30同層設(shè)置的結(jié)構(gòu)，可作為每個(gè)像素單元中的存儲(chǔ)電容的一個(gè)電極，以獲得更大的電容面積。

這里，本實(shí)用新型實(shí)施例中所指的“同層設(shè)置”是針對(duì)至少兩種圖案而言的，是指將至少兩種圖案設(shè)置在同一層襯底上的結(jié)構(gòu)。具體的，是通過同一構(gòu)圖工藝在采用同種材料制成的薄膜上形成上述的至少兩種圖案。

即，漏極盤31與前述的薄膜晶體管的源極、漏極以及數(shù)據(jù)線30均設(shè)置在同一襯底(例如柵絕緣層之上)，且采用同種材料具有相同或大致相近的厚度，其厚度范圍可在0.05～1μm。

漏極盤31上的第一過孔V₁的形狀可以是封閉式，也可以是開放式的，本實(shí)用新型實(shí)施例對(duì)此不作限定，該過孔只需露出下方的襯底(如柵絕緣層)即可。

參考圖1所示，第二過孔V₂露出第一過孔V₁的至少部分區(qū)域以及位于第一過孔V₁四周的漏極盤31的部分區(qū)域31a，即第二過孔V₂露出的第一過孔V₁的邊界處形成了臺(tái)階狀，從而使得后續(xù)形成的像素電極50通過第二過孔V₂與露出的漏極盤31的部分區(qū)域31a直接接觸。像素電極50可以采用ITO(全稱為Indium Tin Oxide，即氧化銦錫)，IZO(全稱為Indium Zinc Oxide，即氧化銦鋅)，ITZO(全稱為Zinc Indium Tin Oxide，即鋅銦錫氧化物)或其他透明金屬氧化物導(dǎo)電材料制備，其厚度范圍可在0.01～μm。

由于漏極盤31上設(shè)置有第一過孔V₁，相對(duì)于漏極盤31下方的例如柵絕緣層這樣的襯底而言，漏極盤31更遠(yuǎn)離柵絕緣層，而第一過孔V₁由于貫穿了漏極盤31，故第一過孔V₁是暴露出柵絕緣層的。這樣一來，在通過相應(yīng)的構(gòu)圖工藝在絕緣層40上形成第二過孔V₂時(shí)，由于光刻膠通常是采用例如旋涂法涂布的，光刻膠在對(duì)應(yīng)于第一過孔V₁四周的漏極盤31的部分區(qū)域31a的上方厚度會(huì)小于對(duì)應(yīng)于第一過孔V₁的上方厚度，使得光刻膠如果發(fā)生殘留時(shí)，不易殘留在厚度較小的區(qū)域(該區(qū)域即位于第一過孔V₁四周的漏極盤31的部分區(qū)域31a的上方)；而更容易殘留在厚度較大的區(qū)域(該區(qū)域即位于第一過孔V₁的上方)，由于這一區(qū)域是第一過孔V₁的區(qū)域沒有漏極盤31的金屬部分，故即使發(fā)生光刻膠也不會(huì)對(duì)像素電極50與漏極盤31的接觸造成影響，從而保證二者具有良好的電性連接。

這里，典型的構(gòu)圖工藝是指應(yīng)用一次掩模板，通過光刻膠曝光、顯影、刻蝕光刻膠露出的薄膜以形成特定圖案、并去除光刻膠的工藝。

基于此，通過本實(shí)用新型實(shí)施例提供的上述具有臺(tái)階的過孔設(shè)計(jì)的陣列基板，使得像素電極50與漏極盤31相接觸的區(qū)域(即31a)形成了一個(gè)臺(tái)階狀的突起，此區(qū)域被絕緣層40覆蓋的厚度小于沒有突起的區(qū)域的絕緣層40的厚度，在第二過孔V₂的套刻工藝過程中，絕緣層40的厚度越薄，越不容易產(chǎn)生光刻膠殘留，使得像素電極可以與漏極盤31形成良好的接觸,有利于提高工藝良率。

并且，本實(shí)用新型實(shí)施例提供的上述陣列基板中的過孔結(jié)構(gòu)不需要增加額外的工藝步驟，使用與現(xiàn)有的薄膜晶體管陣列基板的傳統(tǒng)工藝相同的方法就可以制備，有利于工業(yè)化制備。

在上述基礎(chǔ)上進(jìn)一步的，如圖2和圖3所示，多個(gè)像素單元由柵絕緣層11(由于柵絕緣層通常為透明材質(zhì)，故在圖2所示的平面圖中未示意出)隔離開的交叉設(shè)置的多根柵線20與多根數(shù)據(jù)線30限定出；上述陣列基板還包括，設(shè)置在襯底基板10上位于相鄰兩根柵線20之間的存儲(chǔ)電容下電極線21；漏極盤31設(shè)置在柵絕緣層之上，且漏極盤31與存儲(chǔ)電容下電極線21有重疊；設(shè)置在漏極盤31與柵絕緣層之間的有源層保留圖案12；有源層保留圖案12至少有部分區(qū)域與第二過孔V₂重疊。

需要說明的是，襯底基板10具體可以是玻璃基板、或柔性塑料基板、或不銹鋼薄片基板，其厚度范圍可為0.01～1mm。

柵絕緣層11的材料具體可以是氮化硅、或氧化硅、或氮氧化硅、或氮化硅和氧化硅、或氧化鋁、或其它具有一定介電常數(shù)的有機(jī)/無機(jī)絕緣介質(zhì)，可以是單層結(jié)構(gòu)，也可以是多層結(jié)構(gòu)，例如氧化硅/氮化硅，其厚度范圍可為0.01～1μm。

每個(gè)像素單元中均設(shè)置有一個(gè)或多個(gè)薄膜晶體管，薄膜晶體管的柵極通常是從柵線20上延伸出的分支，其上形成有有源層。

設(shè)置在漏極盤31與柵絕緣層之間的有源層保留圖案12是與每個(gè)像素單元內(nèi)的薄膜晶體管的有源層同層設(shè)置的結(jié)構(gòu)。即有源層保留圖案12與薄膜晶體管的有源層均設(shè)置在柵絕緣層11之上，具體分別是位于存儲(chǔ)電容下電極線21上方和柵極的上方，且采用同種材料具有相同或大致相近的厚度，可以采用非晶硅，或低溫多晶硅，或氧化物半導(dǎo)體制備，其厚度范圍可為0.01～1μm。

由于第二過孔V₂與第一過孔V₁的邊界處形成的臺(tái)階設(shè)計(jì)，使得像素電極50與漏極盤31相接觸的區(qū)域(即31a)由于下方有源層保留圖案12的存在而使得臺(tái)階狀的突起相對(duì)于柵絕緣層11的襯底更為突出，此區(qū)域被絕緣層40覆蓋的厚度小于沒有突起的區(qū)域的絕緣層40的厚度，在第二過孔V₂的套刻工藝過程中，絕緣層40的厚度越薄，越不容易產(chǎn)生光刻膠殘留，使得像素電極可以與漏極盤31形成良好的接觸,有利于提高工藝良率。

由于在現(xiàn)有技術(shù)中，每個(gè)像素單元中的存儲(chǔ)電容的結(jié)構(gòu)設(shè)計(jì)一般可以分為存儲(chǔ)電容在公共電極線上和存儲(chǔ)電容在柵線上，由于存儲(chǔ)電容在公共電極線上的結(jié)構(gòu)可以提供更大的面積和電容，有利于降低由于薄膜晶體管的漏電流而導(dǎo)致的像素電壓偏差，故目前通常均是采用存儲(chǔ)電容在公共電極線上的設(shè)計(jì)，即公共電極線作為存儲(chǔ)電容的下電極。存儲(chǔ)電容的另一個(gè)電極可以由漏極盤和/或像素電極構(gòu)成，其絕緣介質(zhì)一般采用柵絕緣層，以達(dá)到通過降低絕緣介質(zhì)的厚度而增大存儲(chǔ)電容值的目的。由于像素電極作為存儲(chǔ)電容的另一個(gè)電極時(shí)需要通過鈍化層過孔接觸，過孔的存在限制了電容面積。因此，目前存儲(chǔ)電容的另一個(gè)電極一般選擇漏極盤，以獲得更大的電容面積。

因此在本實(shí)用新型實(shí)施例提供的上述陣列基板中，存儲(chǔ)電容下電極線21具體為公共電極線。并且，設(shè)置在相鄰兩根柵線20之間的公共電極線可以為一根也可以為多根，具體可取決于陣列基板的電路設(shè)計(jì)，本實(shí)用新型實(shí)施例對(duì)此不作限定。

并且，公共電極線通常是與柵線20通過同一構(gòu)圖工藝形成的，即采用同種材料具有相同或大致相近的厚度，其厚度范圍可為0.05～1μm。

公共電極線可以采用Cu，Al，Mo，Ti，Cr，W，Nd，Nb等金屬材料制備，也可以采用這些材料的合金制備。柵線、公共電極線或數(shù)據(jù)線可以是單層結(jié)構(gòu)，也可以采用多層結(jié)構(gòu)，如Mo\Al\Mo，Ti\Al\Ti，Ti\Cu\Ti，Mo\Cu\Ti等等。

需要說明的是，上述的公共電極線可以是本領(lǐng)域技術(shù)人員通常所理解的常用公共電極線，即施加了顯示裝置驅(qū)動(dòng)所用的公共電壓的金屬走線；還可以是普通的電極線，即施加不同于公共電壓的常穩(wěn)直流電壓。

參考圖3所示，上述有源層保留圖案12上具有露出柵絕緣層11的開口(圖中標(biāo)記為a)，該開口a可以與第一過孔V₁的至少部分區(qū)域重疊，也可以完全重疊。其中，有源層保留圖案12被開口a間隔開來的距離范圍可在1～20μm。

進(jìn)一步的，參考圖2所示，在上述陣列基板中，有源層保留圖案12小于漏極盤31的圖案，從而提供一種存儲(chǔ)電容的新設(shè)計(jì)結(jié)構(gòu)，同時(shí)具有較大的電容面積以保存像素電壓，并具有導(dǎo)通像素電極與漏極電性連接的功能，又能避免因?yàn)檫^孔套刻工藝問題而造成的像素電極與漏極盤接觸不良的問題，有利于實(shí)現(xiàn)高品質(zhì)的畫面顯示，具體如下所述。

參考圖3所示，在一個(gè)像素單元內(nèi)的某一部分(例如為像素單元的中間區(qū)域內(nèi))形成存儲(chǔ)電容，存儲(chǔ)電容的第一電極(即更靠近襯底基板10的下電極)由公共電極線的一部分構(gòu)成，存儲(chǔ)電容的第二電極(即更遠(yuǎn)離襯底基板10的上電極)的第一部分由漏極盤31構(gòu)成、第二部分由直接相接觸的漏極盤31與像素電極50的部分構(gòu)成、第三部分由像素電極50構(gòu)成。

具體的，每個(gè)像素單元中的存儲(chǔ)電容由三部分構(gòu)成，圖中分別標(biāo)記為C₁、C₂和C₃。其中，漏極盤31構(gòu)成的存儲(chǔ)電容C₁的電極和公共電極線構(gòu)成的存儲(chǔ)電容C₁的電極之間的絕緣介質(zhì)包含柵絕緣層11，但不包含有源層保留圖案12；漏極盤31與像素電極50直接相接觸的部分構(gòu)成存儲(chǔ)電容C₂的電極和公共電極線構(gòu)成的存儲(chǔ)電容C₂的電極之間的絕緣介質(zhì)包含柵絕緣層11和有源層保留圖案12；像素電極50構(gòu)成存儲(chǔ)電容C₃的電極和公共電極線構(gòu)成的存儲(chǔ)電容C₃的電極之間的絕緣介質(zhì)包含柵絕緣層11，但不包含有源層保留圖案12。

為了保證存儲(chǔ)電容具有較大的電容面積，在存儲(chǔ)電容區(qū)域，漏極盤31的寬度與公共電極線的寬度大致相等。并且，存儲(chǔ)電容區(qū)域的有源層保留圖案12可以形成開放式或封閉式的包圍形狀。

進(jìn)一步的，參考圖2所示，每個(gè)像素單元內(nèi)還設(shè)置有，薄膜晶體管(圖中未示意出)以及用于連接薄膜晶體管的漏極與漏極盤31的漏極連接線32。

在上述基礎(chǔ)上進(jìn)一步的，參考圖2所示，每個(gè)漏極盤31上的第一過孔V₁的數(shù)量?jī)?yōu)選為兩個(gè)，且分別設(shè)置在漏極連接線32的兩側(cè)，以保證像素電極50可與漏極盤31充分接觸以保證電性連接的穩(wěn)定性，并降低過孔構(gòu)圖的難度。

在上述基礎(chǔ)上，參考圖1或圖3所示，絕緣層40具體可包括依次遠(yuǎn)離襯底基板10的鈍化層41與平坦化層42。鈍化層41為形成在數(shù)據(jù)線30、薄膜晶體管和漏極盤31之上的起保護(hù)作用的絕緣層，鈍化層41的厚度范圍可為0.01～1μm，一般包含氮化硅薄膜，其厚度遠(yuǎn)小于有機(jī)平坦化層42。平坦化層42厚度范圍可為0.1～10μm，一般包含有機(jī)材料例如亞克力、聚酰亞胺、樹脂等。

下面提供4個(gè)具體實(shí)施例，用于詳細(xì)描述上述的陣列基板。

實(shí)施例1

圖4為本實(shí)用新型實(shí)施例1提供的一種存儲(chǔ)電容的平面示意圖，如圖所示，漏極盤31的寬度范圍在1～20μm，基本全部覆蓋柵絕緣層11(圖中未示意出)，至少一部分覆蓋有源層保留圖案12，有源層保留圖案12的長(zhǎng)度和寬度范圍在1～20μm。并且有源層保留圖案12內(nèi)部形成封閉式開口a(圖中未示意出)暴露出柵絕緣層11，在此位置附近形成封閉式的漏極盤31上的第一過孔V₁并暴露出柵絕緣層11，封閉式的第一過孔V₁的長(zhǎng)度和寬度范圍在1～20μm。封閉式的第一過孔V₁的大小和形狀基本接近有源層保留圖案12內(nèi)部的封閉式開口a，即有源層保留圖案12基本全部被漏極盤31覆蓋，在有源層保留圖案12內(nèi)暴露出柵絕緣層11的位置處基本沒有源漏金屬薄膜。在存儲(chǔ)電容的漏極盤31上的第一過孔V₁位置附近形成絕緣層40上的第二過孔V₂，至少暴露出漏極盤31上的第一過孔V₁的一部分(或全部)，以及鄰近第一過孔V₁的漏極盤31的一部分，所暴露出的漏極盤31的源漏金屬部分與像素電極50直接相接觸形成電性連接，絕緣層40上的第二過孔V₂的長(zhǎng)度和寬度范圍可在1～20μm。

本實(shí)施例1中的第一過孔V₁和/或第二過孔V₂形狀可以是封閉式的正方形、或矩形、或圓形、或橢圓形、或其它的封閉形狀。

實(shí)施例2

圖5為本實(shí)用新型實(shí)施例2提供的一種存儲(chǔ)電容的平面示意圖，如圖所示，漏極盤31的寬度范圍在1～20μm，基本全部覆蓋柵絕緣層11(圖中未示意出)，至少一部分覆蓋有源層保留圖案12，有源層保留圖案12的長(zhǎng)度和寬度范圍在1～20μm。并且有源層保留圖案12內(nèi)部形成封閉式開口a(圖中未示意出)暴露出柵絕緣層11，在此位置附近形成開放式的漏極盤31上的第一過孔V₁暴露出柵絕緣層11，開放式的第一過孔V₁的長(zhǎng)度和寬度范圍在1～20μm。開放式的第一過孔V₁的大小和形狀基本接近有源層保留圖案12內(nèi)部的封閉式開口a，即有源層保留圖案12的至少一部分被漏極盤31覆蓋，有源層保留圖案12內(nèi)暴露出柵絕緣層11的位置處基本沒有源漏金屬薄膜。在存儲(chǔ)電容的漏極盤31上的第一過孔V₁位置附近形成絕緣層40上的第二過孔V₂，至少暴露出漏極盤31上的第一過孔V₁的一部分(或全部)，以及鄰近第一過孔V₁的漏極盤31的一部分，所暴露出的漏極盤31的源漏金屬部分與像素電極50直接相接觸形成電性連接，絕緣層40上的第二過孔V₂的長(zhǎng)度和寬度范圍可在1～20μm。

本實(shí)施例2中的第一過孔V₁和/或第二過孔V₂形狀可以是開放式的正方形、或矩形、或圓形、或橢圓形、或其它的開放形狀。

其中，每個(gè)漏極盤31上的開放式的第一過孔V₁的開口方向相反。

實(shí)施例3

圖6為本實(shí)用新型實(shí)施例3提供的一種存儲(chǔ)電容的平面示意圖，如圖所示，漏極盤31的寬度范圍在1～20μm，基本全部覆蓋柵絕緣層11(圖中未示意出)，至少一部分覆蓋有源層保留圖案12，有源層保留圖案12的長(zhǎng)度和寬度范圍在1～20μm。并且有源層保留圖案12內(nèi)部形成封閉式開口a(圖中未示意出)暴露出柵絕緣層11，在此位置附近形成開放式的漏極盤31上的第一過孔V₁暴露出柵絕緣層11，開放式的第一過孔V₁的長(zhǎng)度和寬度范圍在1～20μm。開放式的第一過孔V₁的大小和形狀基本接近有源層保留圖案12內(nèi)部的封閉式開口a，即有源層保留圖案12的至少一部分被漏極盤31覆蓋，有源層保留圖案12內(nèi)暴露出柵絕緣層11的位置處基本沒有源漏金屬薄膜。在存儲(chǔ)電容的漏極盤31上的第一過孔V₁位置附近形成絕緣層40上的第二過孔V₂，至少暴露出漏極盤31上的第一過孔V₁的一部分(或全部)，以及鄰近第一過孔V₁的漏極盤31的一部分，所暴露出的漏極盤31的源漏金屬部分與像素電極50直接相接觸形成電性連接，絕緣層40上的第二過孔V₂的長(zhǎng)度和寬度范圍可在1～20μm。

本實(shí)施例3中的第一過孔V₁和/或第二過孔V₂形狀可以是開放式的正方形、或矩形、或圓形、或橢圓形、或其它的開放形狀。其中，每個(gè)漏極盤31上的開放式的第一過孔V₁的開口方向相同。

在上述基礎(chǔ)上，本實(shí)用新型實(shí)施例進(jìn)一步提供一種可獲得具有上述實(shí)施例1至實(shí)施例3結(jié)構(gòu)的陣列基板的具體制備工藝流程。

實(shí)施例4

圖7至圖13為本實(shí)用新型實(shí)施例4提供的一種陣列基板的制備工藝流程示意圖。

步驟S01、如圖7所示，在襯底基板10上通過濺射、或者磁控濺射、或者反應(yīng)濺射形成一層金屬薄膜，例如Mo、或Cr等，或者形成多層金屬薄膜，例如Mo/Al/Mo，Ti/Al/Ti，Ta/Cu/Ta，TaN/Cu/TaN，MoNb/Cu等，其中金屬薄膜的厚度范圍可在0.01～1μm。通過光刻工藝和化學(xué)腐蝕或者等離子體腐蝕的方法，形成公共電極線21，同時(shí)還形成柵線20和柵極。

步驟S02、如圖8所示，在形成公共電極線21和柵線20以及柵極的襯底基板10上依次沉積柵絕緣層11和包含半導(dǎo)體薄膜的有源層薄膜120。

上述各層具體可以采用等離子體增強(qiáng)化學(xué)氣相沉積(Plasma Enhanced Chemical Vapor Deposition，簡(jiǎn)稱為PECVD)、或者低壓化學(xué)氣相沉積(Low-pressure Chemical Vapor Deposition，簡(jiǎn)稱為L(zhǎng)PCVD)、或者金屬有機(jī)物化學(xué)氣相沉積(Metal-Organic Chemical Vapor Deposition，簡(jiǎn)稱為MOCVD)、或者其它化學(xué)氣相沉積方法、或者濺射方法分別沉積絕緣薄膜和半導(dǎo)體薄膜，形成柵絕緣層11和有源層薄膜120。

其中，柵絕緣層11的材料可以是氮化硅、或者氧化硅、或者氮化硅和氧化硅、或者氧化鋁、或者氧化釩、或者上述絕緣薄膜的組合、或者其它具有一定介電常數(shù)和低漏電的絕緣介質(zhì)，其厚度范圍在0.01～1μm。有源層薄膜120的材料可以是非晶硅薄膜、或者低溫多晶硅薄膜、或者氧化鎵銦鋅、或者氧化鋅、或者其它氧化物半導(dǎo)體薄膜、或者III-V族半導(dǎo)體薄膜、或者II-VI族半導(dǎo)體薄膜、或者有機(jī)半導(dǎo)體薄膜，其厚度范圍在0.01～1μm。

步驟S03、如圖9所示，通過光刻工藝和等離子體腐蝕工藝在柵絕緣層11上形成位于柵極上方的對(duì)應(yīng)于薄膜晶體管的有源層(圖中未示意出)以及位于存儲(chǔ)電容區(qū)的有源層保留圖案12，其中有源層保留圖案12上形成封閉式或者開放式的開口a，以暴露出柵絕緣層11，有源層保留圖案12的尺寸范圍在2～20μm，其開口a的尺寸范圍在2～20μm。

步驟S04、如圖10所示，在柵絕緣層11和有源層保留圖案12上通過濺射、或者磁控濺射、或者反應(yīng)濺射形成源漏金屬薄膜300，該薄膜可以為一層金屬薄膜，例如Mo、或Cr等，或者形成多層金屬薄膜，例如Mo/Al/Mo，Ti/Al/Ti，Ta/Cu/Ta，TaN/Cu/TaN，MoNb/Cu等，其中金屬薄膜的厚度范圍在0.01～1μm。此金屬薄膜作為待形成的數(shù)據(jù)線、薄膜晶體管的源極、漏極、漏極連接線以及作為存儲(chǔ)電容上電極的漏極盤的材料。

步驟S05、如圖11所示，通過光刻工藝和化學(xué)腐蝕或者等離子體腐蝕的方法，形成具有第一過孔V₁的漏極盤31，同時(shí)形成數(shù)據(jù)線和薄膜晶體管的源極、漏極以及漏極連接線。

其中，漏極盤31至少覆蓋存儲(chǔ)電容區(qū)域的有源層保留圖案12的一部分，并且基本不覆蓋有源層保留圖案12上的開口所暴露出的柵絕緣層11。漏極盤31可以通過同層設(shè)置的漏極連接線與薄膜晶體管的漏極相連；或者直接與薄膜晶體管的漏極相連，即漏極連接線與漏極盤31為一體結(jié)構(gòu)。

步驟S06、如圖12所示，在形成漏極盤31、數(shù)據(jù)線以及薄膜晶體管的源極、漏極的襯底基板10上依次沉積鈍化層41和包含有機(jī)材料的平坦化層42，可以使用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、或者低壓化學(xué)氣相沉積(LPCVD)、金屬有機(jī)物化學(xué)氣相沉積(MOCVD)、或者其它化學(xué)氣相沉積方法、或者濺射方法沉積鈍化層41，鈍化層41一般為厚度范圍在0.01～1μm的氮化硅。平坦化層42可以采用厚度范圍為0.1～10μm的亞克力、聚酰亞胺等有機(jī)材料，采用與光刻膠涂覆類似的旋轉(zhuǎn)涂覆方式沉積在鈍化層41之上。

步驟S07、如圖13所示，形成貫穿鈍化層41與平坦化層42的第二過孔V₂。具體成孔方式可以采用但不限于以下方式，

方式一、通過一次光刻工藝形成平坦化層42上的過孔，在利用平坦化層42作為掩膜版通過化學(xué)腐蝕或者等離子體腐蝕形成鈍化層41上的過孔，兩個(gè)絕緣層上的過孔位置重疊，即形成了露出下方漏極盤31以及柵絕緣層11的第二過孔V₂。

方式二、在第一次光刻工藝形成平坦化層42上的過孔之后，在襯底基板10表面涂覆一層光刻膠，通過第二次光刻工藝以及等離子體腐蝕或化學(xué)腐蝕的方法形成鈍化層41上的過孔。

方式三、在第一次光刻工藝以及等離子體腐蝕或化學(xué)腐蝕的方法形成鈍化層41上的過孔之后，在襯底基板10表面涂覆一層有機(jī)材料薄膜形成平坦化層42，通過第二次光刻工藝形成平坦化層42上的過孔。

需要指出的是，采用上述步驟S01至步驟S07均可獲得具有上述實(shí)施例1至實(shí)施例3結(jié)構(gòu)的陣列基板，僅在涉及有源層保留圖案12上的開口a、漏極盤31上的第一過孔V₁以及貫穿鈍化層41與平坦化層42的第二過孔V₂的光刻工藝中的光刻膠圖形的處理中作靈活調(diào)整，以獲得封閉式或者開放式的開口和/或過孔形狀。具體工藝可沿用現(xiàn)有技術(shù)，本實(shí)用新型實(shí)施例對(duì)此不再贅述。

基于此，采用上述制備方法獲得的陣列基板中，有源層保留圖案12的開口暴露出的柵絕緣層11要低于有源保留圖案12和漏極盤31的高度，高度差大致范圍在0.02～2μm，使得有源層保留圖案12的開口暴露出的柵絕緣層11之上涂覆的光刻膠比覆蓋有源層保留圖案12的漏極盤31之上涂覆的光刻膠大致要厚約0.02～2μm。光刻工藝過程中容易在第一過孔V₁的位置處產(chǎn)生光刻膠殘留，而第一過孔V₁處漏極盤31的金屬部分是斷開的，即使有光刻膠的殘留也不會(huì)影響其與像素電極50的電性連接，而在第二過孔V₂的位置光刻膠的厚度較薄，基本不產(chǎn)生光刻膠殘留，此位置處的漏極盤31與像素電極50是直接相接觸以形成電性連接的，可保證二者具有良好的電性連接，且具有較低的接觸電阻。

在上述基礎(chǔ)上，本實(shí)用新型實(shí)施例還提供了一種顯示裝置，包括上述的陣列基板。

上述顯示裝置具體可以是液晶顯示器、液晶電視、OLED(全稱為Organic Light-Emitting Display，有機(jī)電致發(fā)光顯示)顯示器、OLED電視、平板電腦、手機(jī)、數(shù)碼相框、導(dǎo)航儀等具有任何顯示功能的產(chǎn)品或者部件。

需要說明的是，盡管在本實(shí)用新型所有實(shí)施例中，以薄膜晶體管的源極與數(shù)據(jù)線相連而使薄膜晶體管的漏極通過漏極盤與像素電極電性連接為例進(jìn)行了說明，然而本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，由于薄膜晶體管的源極與漏極在結(jié)構(gòu)和組成上的可互換性，也可以將薄膜晶體管的漏極與數(shù)據(jù)線相連而使薄膜晶體管的源極通過漏極盤與像素電極電性連接，這屬于本實(shí)用新型的上述實(shí)施例的等同變換。

以上所述，僅為本實(shí)用新型的具體實(shí)施方式，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。