本發(fā)明屬于納電子學技術領域，具體涉及一種基于二維材料/半導體異質結的隧穿場效應晶體管及其制備方法。

背景技術：

隨著傳統(tǒng)mosfet特征尺寸的減小，集成度的提高，器件的工作電壓和閾值電壓逐漸降低。隨之而來的短溝道效應更加明顯，漏致勢壘降低和源-漏帶帶隧穿會引起器件的泄漏電流和功耗增大。另外，由于mosfet熱發(fā)射的電流機制，其亞閾值斜率受熱電勢的限制，存在理論極限60mv/dec，且無法隨著器件尺寸的減小而降低，因此導致器件的泄漏電流進一步增大，功耗問題加劇。目前，功耗問題已經是小尺寸邏輯器件設計重點關心的方面，因而超陡亞閾值斜率器件等相關研究引起了廣泛關注。

作為一種超陡亞閾值斜率器件，隧穿場效應晶體管(tfet)打破傳統(tǒng)mosfet熱發(fā)射的電流機制，利用帶帶隧穿機制，可以突破亞閾值斜率60mv/dec的極限。同時tfet的p-i-n結構使其具有低泄漏電流和工藝兼容性好等優(yōu)點。但傳統(tǒng)si基tfet的隧穿勢壘較高，導致隧穿幾率較低，限制了tfet的廣泛應用。采用異質結能帶設計能夠獲得低的隧穿勢壘高度，有利于隧穿幾率的提高，從而改善tfet開態(tài)電流。二維半導體材料由于具有豐富的能帶結構，可以通過材料選擇實現具有較小隧穿勢壘高度的異質結，同時由于其原子級厚度可以實現理想柵控，引起了人們的廣泛研究。然而實驗上二維材料難以實現高摻雜以形成p-i-n結構，目前研究的物理化學摻雜存在穩(wěn)定性等問題，在實驗制備中仍面臨較大挑戰(zhàn)。相比二維材料，傳統(tǒng)三維半導體材料高摻雜的工藝已經比較成熟，所以結合兩者優(yōu)勢，利用高摻雜的三維半導體材料和二維材料形成異質結，分別做為tfet的源區(qū)材料和溝道材料，在實現穩(wěn)定的源區(qū)高摻雜的同時保持二維材料的理想柵控能力，能夠大幅度提高tfet的開態(tài)電流。同時通過材料選擇，能夠在異質結中實現直接隧穿，即源區(qū)的價帶頂和溝道區(qū)的導帶底位于k空間的同一點，電子隧穿無需聲子參與，能夠實現高的隧穿幾率，從而提高隧穿電流。那么如何有效實現二維材料/半導體異質結tfet就成為一個亟待解決的問題。

技術實現要素：

本發(fā)明的目的在于提出一種基于二維材料/半導體異質結的隧穿場效應晶體管及其制備方法。通過能帶設計使得關態(tài)時該器件形成交錯式能帶結構，即二維材料和半導體材料之間不存在隧穿窗口，能夠獲得極低的關態(tài)電流。施加柵壓能夠調控二維材料/半導體異質結處的能帶對準方式，使得器件在開態(tài)時形成錯層式能帶結構，有效隧穿勢壘高度為負值；同時，載流子從源區(qū)隧穿到溝道區(qū)(電子從源區(qū)的價帶頂隧穿到溝道區(qū)的導帶底，空穴從源區(qū)的導帶底隧穿到溝道區(qū)的價帶頂)，位于k空間的同一點，無需聲子參與，能夠實現直接隧穿，可以獲得大的開態(tài)電流。該器件采用高摻雜的三維半導體材料作為源區(qū)材料，其與金屬源電極等勢，同時由于二維材料的厚度超薄，柵壓可調控二維材料以及二維材料/半導體異質結界面處的能帶，所以可以獲得理想的柵控能力。最后該器件制備工藝簡單，與傳統(tǒng)的半導體工藝兼容性大。

本發(fā)明的技術方案如下：

一種二維材料/半導體異質結的隧穿場效應晶體管(如圖1所示)，包括一個半導體襯底(1)、一個高摻雜半導體區(qū)(2)、一個絕緣層(3)、一個二維材料層(4)、一個柵介質層(5)、一個控制柵電極(6)、一個金屬源電極(7)、一個金屬漏電極(8)；其中為長方體狀，高摻雜半導體區(qū)(2)和絕緣體層(3)位于半導體襯底(1)上方，二維材料層(4)位于絕緣體層(3)上方，二維材料層(4)與高摻雜半導體區(qū)(2)的上表面平齊。金屬源電極(7)位于部分高摻雜半導體區(qū)(2)上，金屬源電極(7)與二維材料層(4)的間距大于100nm，金屬漏電極(8)位于部分二維材料層(4)上方，柵介質層(5)覆蓋金屬源電極(7)、高摻雜半導體區(qū)(2)、二維材料層(4)和金屬漏電極(8)，位于部分高摻雜半導體區(qū)(2)、二維材料層(4)和金屬漏電極(8)上方的柵介質層(5)的上方覆蓋控制柵電極(6)。高摻雜半導體區(qū)(2)的摻雜濃度在1×10²⁰cm^-3至1×10²¹cm^-3之間，絕緣層(3)的厚度在10nm至30nm之間，二維材料層(4)的厚度在1nm至10nm之間。

上述二維材料/半導體異質結的隧穿場效應晶體管可以是n型器件或p型器件。對于n型器件來說，高摻雜半導體區(qū)為p型重摻雜，實現直接隧穿的異質結材料選擇要求為：半導體襯底(1)的價帶頂和二維材料層(4)的導帶底位于k空間同一位置；對于p型器件來說，高摻雜半導體區(qū)為n型重摻雜，實現直接隧穿的異質結材料選擇要求為：半導體襯底(1)的導帶底和二維材料層(4)的價帶頂位于k空間同一位置。

上述二維材料/半導體異質結隧穿場效應晶體管的制備方法，包括以下步驟：

(1)采用離子注入對整個半導體襯底進行高摻雜；

(2)光刻暴露出高摻雜半導體區(qū)以外的區(qū)域，通過刻蝕半導體襯底形成臺階，臺階高度為10nm至40nm之間；

(3)通過低壓力化學氣相淀積(lpcvd)、等離子增強化學氣相淀積(pecvd)或者原子層淀積(ald)的方法全片淀積絕緣層，厚度為9nm至30nm；

(4)光刻暴露出高摻雜半導體區(qū)上方的絕緣層，通過濕法腐蝕或者干法刻蝕的方法去除該處的絕緣層，露出下層的高摻雜半導體區(qū)；

(5)光刻暴露出金屬源電極區(qū)，全片帶膠蒸發(fā)金屬后剝離形成金屬源電極，合金退火形成歐姆接觸；

(6)通過化學氣相淀積(cvd)或者原子層淀積(ald)的方法得到位于高摻雜半導體區(qū)和絕緣層上方的二維材料層，厚度為1nm至10nm之間；

(7)光刻暴露出高摻雜半導體區(qū)以及金屬源電極上方的二維材料，采用濕法腐蝕或者干法刻蝕的方法去除該處的二維材料，暴露出高摻雜半導體區(qū)和金屬源電極；

(8)光刻暴露出金屬漏電極區(qū)，全片蒸發(fā)金屬后剝離形成金屬漏電極；

(9)全片生長厚度均勻的柵介質層；

(10)光刻暴露出控制柵電極區(qū)，全片蒸發(fā)金屬后剝離形成控制柵電極。

上述的制備方法中，所述步驟(1)中的半導體襯底材料選自si、ge、sige、gaas或其他iii-v和iv-iv族的二元或三元化合物半導體。

上述的制備方法中，所述步驟(3)中的絕緣層材料選自sio2、高k絕緣介質等傳統(tǒng)絕緣體或者bn等其他二維材料絕緣體。

上述的制備方法中，所述步驟(5)中的金屬源電極選自與半導體有較好粘附性，且能夠形成歐姆接觸的金屬(如ti/al等)。

上述的制備方法中，所述步驟(6)中的二維材料層，對于n型器件來說，選自能夠與半導體襯底形成直接隧穿的二維材料，即半導體襯底的價帶頂和二維材料層的導帶底位于k空間同一點(如inse等)；對于p型器件來說，選自能夠與半導體襯底形成直接隧穿的二維材料，即半導體襯底的導帶底和二維材料層的價帶頂位于k空間同一點。

上述的制備方法中，所述步驟(8)中的金屬漏電極選自與二維材料有較好粘附性，且能夠形成歐姆接觸的金屬(如ti/au等)。

上述的制備方法中，所述步驟(9)中的生長柵介質層的方法為原子層淀積，以減小對二維材料造成的損傷。

上述的制備方法中，所述步驟(10)中的頂柵電極選自金屬(ni，au，pt等)或者混合金屬(pd/au，ti/au，ti/ni等)。

本發(fā)明的技術效果如下：

一、關態(tài)時，該器件形成交錯式能帶結構，可以獲得超低的關態(tài)電流，如圖2(a)。

對于二維材料/半導體異質結，關態(tài)時能帶為交錯式，即二維材料的導帶位于重摻雜半導體源區(qū)的價帶上方，不存在隧穿窗口，半導體價帶中的電子無法隧穿進入二維材料的導帶中形成隧穿電流，可以實現超低的關態(tài)電流。同時關態(tài)時本器件的漏區(qū)為本征的二維材料，相比較傳統(tǒng)的隧穿場效應晶體管漏區(qū)較高的摻雜(摻雜濃度為1×10¹⁸cm^-3至1×10¹⁹cm^-3)，可以有效抑制雙極導通電流，進一步降低關態(tài)電流，有利于降低器件的靜態(tài)功耗。

二、開態(tài)時，該器件形成錯層式能帶結構，開態(tài)電流大，如圖2(b)。

通過在控制柵上施加電壓，可以調控二維材料的電勢，使得二維材料的導帶底低于高摻雜半導體源區(qū)的價帶頂，隧穿窗口逐漸打開，源區(qū)價帶的電子隧穿進入二維材料的導帶之中，實現突破60mv/dec的亞閾值斜率，隨著柵壓的增大，隧穿電流也逐漸增大。當器件處于開態(tài)時，該器件具有以下幾方面優(yōu)勢，可以獲得較大的開態(tài)電流：

1)溝道區(qū)為二維材料，厚度較薄，且態(tài)密度較低，對柵壓的屏蔽能力相比傳統(tǒng)三維半導體材料較弱，所以柵壓可以控制整個溝道區(qū)的電勢，在二維材料整個厚度方向都存在隧穿窗口，相比傳統(tǒng)的隧穿場效應晶體管隧穿窗口主要集中于溝道表面，可以獲得更大的隧穿電流。同時由于源區(qū)為高摻雜的半導體，載流子態(tài)密度高，能夠提供更多的載流子進行隧穿，有利于獲得大的隧穿電流。

2)由于二維材料/半導體異質結界面存在范德瓦爾斯空隙，柵壓可以調節(jié)范德瓦爾斯空隙上的壓降來調節(jié)能帶對準方式。在開態(tài)時，能帶對準方式為錯層式，有效隧穿勢壘高度為負值，同時載流子(電子或空穴)從源區(qū)隧穿到溝道區(qū)，且位于k空間的同一點，無需聲子參與，能夠實現直接隧穿，可獲得較大的開態(tài)電流。

3)同時控制柵上施加電壓可以對漏區(qū)二維材料進行電學摻雜，可以有效降低漏區(qū)電阻，進一步提升開態(tài)電流。

三、重摻雜半導體材料做源區(qū)，二維材料做溝道可以獲得理想的柵控能力，獲得陡直的亞閾值斜率。

對于n型器件，傳統(tǒng)二維材料/二維材料異質結中源區(qū)難以實現p型高摻雜，在這種情況下施加柵壓時不僅可以調控溝道區(qū)二維材料的電勢，同時由于源區(qū)為非高摻雜導致源區(qū)電勢不固定，柵壓也能夠調節(jié)源區(qū)二維材料的電勢，使得范德瓦爾斯空隙上的壓降減小，不利于有效打開隧穿窗口，導致柵控能力變差。而本發(fā)明中器件采用高摻雜的三維半導體作為源區(qū)，其與金屬源電極等勢，采用較薄的二維材料作為溝道材料，柵壓僅調控二維材料以及二維材料/半導體異質結界面處的能帶，可以獲得理想的柵控能力，進一步降低器件的亞閾值斜率。對于p型器件，同樣可實現理想的柵控能力和陡直的亞閾值斜率。

四、該器件制備工藝簡單，與傳統(tǒng)的半導體工藝兼容性大。

該器件利用傳統(tǒng)半導體材料作為襯底，高摻雜的半導體作為源區(qū)，淀積得到的二維材料作為溝道區(qū)和漏區(qū)，制備工藝簡單，工藝方法與現有的傳統(tǒng)半導體工藝具有很好的兼容性。與現有的tfet相比，該器件可以同時獲得較低的關態(tài)電流，較高的開態(tài)電流和陡直的亞閾值斜率，在低功耗領域有很大的應用前景。

附圖說明

圖1是本發(fā)明的基于二維材料/半導體異質結的隧穿場效應晶體管的剖面示意圖。

下面以n型器件為例，說明上述二維材料/半導體異質結的隧穿場效應晶體管的制備方法，p型器件的制備方法類似。

圖2(a)是本發(fā)明器件處于關態(tài)時的能帶示意圖，圖2(b)是本發(fā)明器件處于開態(tài)時的能帶示意圖。

圖3是通過全片離子注入對半導體襯底進行摻雜，刻蝕半導體襯底形成臺階，得到高摻雜半導體作為器件源區(qū)后的器件剖面圖；

圖4是通過全片淀積絕緣層，濕法腐蝕或者干法刻蝕得到位于半導體襯底上方的絕緣層，露出下層的高摻雜半導體區(qū)后的器件剖面圖；

圖5是通過光刻并剝離金屬，合金退火形成金屬源電極后的器件剖面圖；

圖6是通過淀積生長得到位于高摻雜半導體和絕緣體襯底上二維材料后的器件剖面圖；

圖7是通過濕法腐蝕或者干法刻蝕工藝，暴露出高摻雜半導體和金屬源電極后的器件剖面圖；

圖8是光刻并剝離金屬得到金屬漏電極后的器件剖面圖；

圖9是均勻生長柵介質層后的器件剖面圖；

圖10是光刻并剝離金屬得到控制柵電極后的二維材料/半導體異質結隧穿場效應晶體管的器件剖面圖；

圖中：

1——半導體襯底2——高摻雜半導體區(qū)

3——絕緣層4——二維材料層

5——柵介質層6——控制柵電極

7——金屬源電極8——金屬漏電極

具體實施方式

下面通過實例對本發(fā)明做進一步說明。需要注意的是，公布實施例的目的在于幫助進一步理解本發(fā)明，但是本領域的技術人員可以理解：在不脫離本發(fā)明及所附權利要求的精神和范圍內，各種替換和修改都是可能的。因此，本發(fā)明不應局限于實施例所公開的內容，本發(fā)明要求保護的范圍以權利要求書界定的范圍為準。

本發(fā)明制備方法的一具體實例包括圖3至圖10所示的工藝步驟：

1)以晶向為(100)的體硅硅片為半導體襯底(1)，采用離子注入bf2⁺的方法對半導體襯底進行p型摻雜，摻雜能量為40kev，光刻暴露出高摻雜半導體區(qū)(2)以外的區(qū)域，通過反應離子刻蝕(rie)或者感應耦合等離子體(icp)刻蝕半導體si襯底形成臺階，臺階高度為35nm，此高摻雜半導體區(qū)(2)作為器件的源區(qū)，如圖3所示。

2)通過低壓力化學氣相淀積(lpcvd)的方法全片淀積絕緣層sio2(3)，厚度為30nm，光刻露出高摻雜半導體區(qū)(2)上方的絕緣層，通過hf濕法腐蝕去除此處的絕緣層，露出下層的高摻雜半導體區(qū)(2)，如圖4所示；

3)光刻露出金屬源電極區(qū)，在帶膠樣品上電子束蒸發(fā)ti/al(10nm/50nm)，用丙酮剝離后在430℃合金退火30min形成金屬源電極(7)，如圖5所示。

4)通過化學氣相淀積(cvd)得到位于高摻雜半導體區(qū)(2)、金屬源電極(7)和絕緣層(3)上方的二維材料inse(4)，厚度為5nm。inse的導帶底和si襯底的價帶頂都位于k空間的γ點，可實現直接隧穿，如圖6所示。

5)光刻暴露出高摻雜半導體區(qū)(2)以及金屬源電極(7)上方的二維材料inse(4)，通過ar離子干法刻蝕暴露出高摻雜半導體區(qū)(2)和金屬源電極(7)，二維材料inse(4)表面和高摻雜半導體區(qū)(2)平齊，如圖7所示。

6)光刻出金屬漏電極區(qū)，在帶膠樣品上電子束蒸發(fā)ti/au(10nm/50nm)，用丙酮剝離后形成金屬漏電極(8)，如圖8所示。

7)在150℃下利用原子層淀積(ald)全片生長10nmal2o3，形成柵介質層(5)，如圖9所示。

8)光刻出控制柵電極圖形，在帶膠樣品上電子束蒸發(fā)ti/au(10nm/50nm)，用丙酮剝離和乙醇清洗后形成控制柵電極(6)，此時即可制得所述的基于二維材料/半導體異質結的隧穿場效應晶體管，如圖10所示。

雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。