本發(fā)明屬于功率半導體技術(shù)領(lǐng)域，具體涉及一種碳化硅vdmos器件及其制作方法。

背景技術(shù)：

自從人類進入21世紀以來，能源問題日益突出。在節(jié)能減排呼聲愈發(fā)高漲的今天，小到家用電器、電動汽車，大到工業(yè)生產(chǎn)、機車牽引中的電能變換問題顯得尤為重要，電力電子領(lǐng)域的科研人員對電力管理系統(tǒng)的優(yōu)化和改善便顯得十分關(guān)鍵。

功率器件是現(xiàn)代電力系統(tǒng)的核心。由于傳統(tǒng)的硅基功率器件的性能已經(jīng)十分接近硅材料極限，其性能很難有大幅度的提升。故而，一些寬禁帶半導體材料例如碳化硅(sic)和氮化鎵(gan)具有比硅材料更加吸引人的優(yōu)異性能，從而使得碳化硅、氮化鎵材料的研究成為功率器件新的熱點。

碳化硅vdmos器件是采用寬禁帶半導體材料碳化硅制造的新一代半導體器件。由于碳化硅材料與硅材料相比具有較大的禁帶寬度、高熱導率、高電子飽和漂移速度以及高臨界擊穿電場，使得碳化硅材料在高溫高壓、強輻射以及大功率的功率應用領(lǐng)域具有十分廣闊的應用前景。

由于碳化硅vdmos器件具有上述優(yōu)異的特性，故在逆變電路、斬波電路等電路中得到了廣泛的應用。碳化硅vdmos器件在傳統(tǒng)逆變電路、斬波電路等電路應用中一般需要與一個反并聯(lián)二極管共同發(fā)揮作用，通常有以下兩種方式：其一為：直接使用器件pbase、n-區(qū)與n+襯底形成的寄生pin二極管。然而，此方式下得到的寄生碳化硅二極管的導通壓降大(碳化硅pn結(jié)導通壓降約為3v)，并且反向恢復特性差(正向?qū)〞r漂移區(qū)電導調(diào)制注入大量過剩載流子)，導致了高功率損耗，這與當下強調(diào)綠色環(huán)保的應用理念相悖；同時，因其工作速度低而導致工作效率低下，這對碳化硅vdmos器件在逆變電路、斬波電路等應用中極為不利；其二為：將器件與外部一個快恢復二極管(frd)反并聯(lián)使用。然而，此方式會引起系統(tǒng)成本的上升、體積的增大以及因金屬連線增加而導致的可靠性降低，最終使得碳化硅vdmos器件在傳統(tǒng)逆變電路、斬波電路等電路應用中的推廣受到了一定的阻礙。

綜上所述，如何實現(xiàn)碳化硅vdmos器件在逆變電路、斬波電路等電路中廣泛應用，并解決現(xiàn)有應用所存在的功率損耗高、工作效率低，系統(tǒng)成本高等問題，成為了本領(lǐng)域技術(shù)人員亟需解決的問題。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有技術(shù)所存在的問題，本發(fā)明在碳化硅vdmos器件的jfet區(qū)表面直接沉積多晶硅層，使得多晶硅層與碳化硅的jfet區(qū)表面形成si/sic異質(zhì)結(jié)，本發(fā)明通過在器件內(nèi)部集成二極管的技術(shù)手段提供了一種能夠廣泛應用于逆變電路、斬波電路等電路的碳化硅vdmos器件。

為實現(xiàn)上述目的，一方面，本發(fā)明公開了碳化硅vdmos器件的技術(shù)方案，具體技術(shù)方案如下：

技術(shù)方案1：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：在第一pbase區(qū)7上表面、第一n+源區(qū)6部分上表面及n^-外延層8部分上表面還具有與之相接觸的第一柵極結(jié)構(gòu)；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；在第二pbase區(qū)71上表面、第二n+源區(qū)61部分上表面及n^-外延層8部分上表面還具有與之相接觸的第二柵極結(jié)構(gòu)；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；在第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間的jfet區(qū)上表面還具有與n^-外延層8形成si/sic異質(zhì)結(jié)的p⁺多晶硅層12；所述p⁺多晶硅層12上表面具有金屬電極13，所述p⁺多晶硅層12及金屬電極13分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬結(jié)構(gòu)之間以及p⁺多晶硅層12與兩個多晶硅柵2、21通過介質(zhì)相互隔離。

技術(shù)方案2：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：在第一pbase區(qū)7上表面、第一n+源區(qū)6部分上表面及n^-外延層8部分上表面還具有與之相接觸的第一柵極結(jié)構(gòu)；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；在第二pbase區(qū)71上表面、第二n+源區(qū)61部分上表面及n^-外延層8部分上表面還具有與之相接觸的第二柵極結(jié)構(gòu)；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；在第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間的jfet區(qū)上表面還具有與n^-外延層8形成si/sic異質(zhì)結(jié)的p⁺多晶硅層12；p⁺多晶硅層12內(nèi)部設(shè)有相互獨立的第一介質(zhì)層14和第二介質(zhì)層15，并且兩個介質(zhì)層14、15均與n^-外延層8相接觸；所述p⁺多晶硅層12上表面具有金屬電極13，所述p⁺多晶硅層12及金屬電極13分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬結(jié)構(gòu)之間以及p⁺多晶硅層12與兩個多晶硅柵2、21通過介質(zhì)相互隔離。

本發(fā)明在技術(shù)方案1的基礎(chǔ)上增加了技術(shù)特征，即在p⁺多晶硅層12內(nèi)部還設(shè)有相互獨立且均與n^-外延層8相接觸的第一介質(zhì)層14和第二介質(zhì)層15；二極管應用時，第一介質(zhì)層14和第二介質(zhì)層15在p⁺多晶硅層12下方所形成的電子積累層，能夠進一步減小器件的漂移區(qū)電阻，進而減小器件的正向?qū)▔航怠?/p>

技術(shù)方案3：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)的第一p型碳化硅區(qū)16，在n^-外延層8內(nèi)且位于第二pbase區(qū)71下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)的第二p型碳化硅區(qū)161；在第一pbase區(qū)7上表面、第一n+源區(qū)6部分上表面及n^-外延層8部分上表面還具有與之相接觸的第一柵極結(jié)構(gòu)；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；在第二pbase區(qū)71上表面、第二n+源區(qū)61部分上表面及n^-外延層8部分上表面還具有與之相接觸的第二柵極結(jié)構(gòu)；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；在第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間的jfet區(qū)上表面還具有與n^-外延層8形成si/sic異質(zhì)結(jié)的p⁺多晶硅層12；所述p⁺多晶硅層12上表面具有金屬電極13，所述p⁺多晶硅層12及金屬電極13分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬結(jié)構(gòu)之間以及p⁺多晶硅層12與兩個多晶硅柵2、21通過介質(zhì)相互隔離。

本發(fā)明在技術(shù)方案1的基礎(chǔ)上增加了技術(shù)特征，即在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)的第一p型碳化硅區(qū)16，在n^-外延層8內(nèi)且位于第二pbase區(qū)71下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第二p型碳化硅區(qū)161；超結(jié)或半超結(jié)結(jié)構(gòu)的形成，能夠進一步減小二極管應用和mos應用時器件的漂移區(qū)電阻，進而減小器件的正向?qū)▔航怠?/p>

技術(shù)方案4：

一種碳化硅vdmos器件，其元胞結(jié)構(gòu)包括：自下而上依次設(shè)置的金屬漏電極10、n⁺襯底9及n^-外延層8；所述n^-外延層8上層一端具有第一pbase區(qū)7，所述n^-外延層8上層另一端具有第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨立的第一n⁺源區(qū)6和第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨立的第二n⁺源區(qū)61和第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6的上表面具有第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61的上表面具有第二金屬源電極31；其特征在于：在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)的第一p型碳化硅區(qū)16，在n^-外延層8內(nèi)且位于第二pbase區(qū)71下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)的第二p型碳化硅區(qū)161；在第一pbase區(qū)7上表面、第一n+源區(qū)6部分上表面及n^-外延層8部分上表面還具有與之相接觸的第一柵極結(jié)構(gòu)；所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層4、位于第一柵介質(zhì)層4上表面的第一多晶硅柵2和位于第一多晶硅柵2上表面的第一柵電極1；在第二pbase區(qū)71上表面、第二n+源區(qū)61部分上表面及n^-外延層8部分上表面還具有與之相接觸的第二柵極結(jié)構(gòu)；所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層41、位于第二柵介質(zhì)層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的第二柵電極11；在第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間的jfet區(qū)上表面還具有與n^-外延層8形成si/sic異質(zhì)結(jié)的p⁺多晶硅層12；p⁺多晶硅層12內(nèi)部設(shè)有相互獨立的第一介質(zhì)層14和第二介質(zhì)層15，并且兩個介質(zhì)層14、15均與n^-外延層8相接觸；所述p⁺多晶硅層12上表面具有金屬電極13，所述p⁺多晶硅層12及金屬電極13分別與第一金屬源電極3和第二金屬源電極31連接；所述各金屬結(jié)構(gòu)之間以及p⁺多晶硅層12與兩個多晶硅柵2、21通過介質(zhì)相互隔離。

本發(fā)明在技術(shù)方案1的基礎(chǔ)上增加了技術(shù)特征，即在p⁺多晶硅層12內(nèi)部還設(shè)有相互獨立且均與n^-外延層8相接觸的第一介質(zhì)層14和第二介質(zhì)層15以及在n^-外延層8內(nèi)且分別位于兩個pbase區(qū)7、71下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)p型碳化硅區(qū)16、161；本技術(shù)方案通過上述技術(shù)手段，達到進一步減小器件的漂移區(qū)電阻，進而減小器件的正向?qū)▔航档哪康摹?/p>

另一方面，本發(fā)明公開了上述技術(shù)方案制作方法的技術(shù)方案，具體技術(shù)方案如下：

技術(shù)方案5：

一種碳化硅vdmos器件的制作方法，其特征在于，包括以下步驟：

第一步：采用外延工藝，在碳化硅n⁺襯底9上表面制得n^-外延層8；

第二步：采用光刻和離子注入工藝，在n^-外延層8上層一端注入p型半導體雜質(zhì)形成第一pbase區(qū)7，在n^-外延層8上層另一端注入p型半導體雜質(zhì)形成第二pbase區(qū)71；

第三步：采用光刻和離子注入工藝，在第一pbase區(qū)7上層注入p型半導體雜質(zhì)形成第一p⁺接觸區(qū)5，在第二pbase區(qū)71上層注入p型半導體雜質(zhì)形成第二p⁺接觸區(qū)51；

第四步：采用光刻和離子注入工藝，在第一pbase區(qū)7上層注入n型半導體雜質(zhì)形成第一n⁺源區(qū)6，在第二pbase區(qū)71上層注入n型半導體雜質(zhì)形成第二n+源區(qū)61；所述第一p+接觸區(qū)5和第一n+源區(qū)6相互獨立，所述第二p+接觸區(qū)51和第二n+源區(qū)61相互獨立；然后通過高溫退火激活注入的雜質(zhì)；

第五步：采用沉積和刻蝕工藝，在器件上表面生長柵介質(zhì)層，刻蝕去除jfet區(qū)中間位置上方的部分柵介質(zhì)層形成窗口，而后在器件上表面沉積p⁺多晶硅層，刻蝕去除多余多晶硅層及多余柵介質(zhì)層，制得第一柵介質(zhì)層4、第二柵介質(zhì)層41、第一多晶硅柵2、第二多晶硅柵21及p⁺多晶硅層12，其中：第一柵介質(zhì)層4在第一pbase區(qū)7上表面，并且左右兩側(cè)分別與第一n⁺源區(qū)6部分上表面及n^-外延層8部分上表面相接觸，第一多晶硅柵2在第一柵介質(zhì)層4上表面，第二柵介質(zhì)層41在第二pbase區(qū)71上表面，并且左右兩側(cè)分別與第一n⁺源區(qū)6部分上表面及n^-外延層8部分上表面相接觸，第二多晶硅柵21在第二柵介質(zhì)層41上表面，p⁺多晶硅層12位于第一柵介質(zhì)層4與第二柵介質(zhì)層41之間；

第六步：采用金屬淀積和刻蝕工藝，在第一n⁺源區(qū)6和第一p⁺接觸區(qū)5上表面生成第一金屬源電極3；在第二n⁺源區(qū)61和第二p⁺接觸區(qū)51上表面生成第二金屬源電極31；在第一多晶硅柵2上表面生成第一柵電極1；在第二多晶硅柵21上表面生成第二柵電極11；將器件背面減薄淀積金屬形成漏電極10；在p⁺多晶硅區(qū)12上表面形成金屬電極13；金屬電極13分別與第一金屬電極3和第二金屬源電極31相連；即制得碳化硅vdmos器件。

進一步地，本發(fā)明進行第六步工藝之前還包括：通過介質(zhì)沉積和刻蝕工藝使得各金屬結(jié)構(gòu)之間以及p+多晶硅區(qū)12與兩個多晶硅柵2、21之間采用介質(zhì)隔離。

進一步地，制作如技術(shù)方案2所述碳化硅vdmos器件的工藝與本發(fā)明技術(shù)方案5公開的工藝基本相同，主要區(qū)別在于：在第五步工藝中通過版圖尺寸的改變，在刻蝕掉不需要的多晶硅層及其下的柵介質(zhì)層時，使得保留的p⁺多晶硅區(qū)12的尺寸大于刻蝕柵介質(zhì)層所形成窗口的尺寸，即在所述p⁺多晶硅層12下方兩側(cè)分別還具有與n^-外延層8相接觸的第一介質(zhì)層14和第二介質(zhì)層15。本發(fā)明中第一介質(zhì)層和第二介質(zhì)層的材料不局限于柵介質(zhì)層材料，根據(jù)本領(lǐng)域技術(shù)人員常識，可以采用現(xiàn)有沉積和刻蝕工藝制作其他材料的介質(zhì)層。

進一步地，制作如技術(shù)方案3所述碳化硅vdmos器件的工藝與本發(fā)明技術(shù)方案5公開的工藝基本相同，主要區(qū)別在于：通過多步光刻和離子注入工藝，在n-外延層8內(nèi)形成超結(jié)或者半超結(jié)結(jié)構(gòu)，超結(jié)或者半超結(jié)結(jié)構(gòu)的制作工藝已經(jīng)是現(xiàn)有技術(shù)，在此不再贅述。

另外，本發(fā)明所提出的技術(shù)方案不僅適用于碳化硅vdmos器件，同時適用于碳化硅rc-igbt器件，所述rc-igbt器件將所述碳化硅vdmos器件的n⁺襯底9替換為并行排列的p型集電區(qū)(17)和n型集電區(qū)(18)；進一步的，在n^-外延層(8)與p型集電區(qū)(17)和n型集電區(qū)(18)之間還可具有一層n型場截止(fs)層(19)。

根據(jù)本領(lǐng)域技術(shù)人員普通知識可知：本發(fā)明提供的碳化硅功率vdmos器件結(jié)構(gòu)中，各結(jié)構(gòu)中受主離子和施主離子可以互換，從本發(fā)明技術(shù)手段來講，襯底及外延層可以為n型半導體材料，相應本發(fā)明增設(shè)的多晶硅層摻雜類型為p型；襯底及外延層可以為p型半導體材料，相應本發(fā)明增設(shè)的多晶硅層摻雜類型為n型。此外，根據(jù)異質(zhì)結(jié)物理的知識可知，通過調(diào)整外延層和多晶硅層的摻雜濃度，襯底及外延層為n型半導體材料時，多晶硅層摻雜類型也可以為n型，襯底及外延層為p型半導體材料時，多晶硅層摻雜類型也可以為p型。

本發(fā)明中使用的柵介質(zhì)層和介質(zhì)層材料可以是二氧化硅(sio2)，也可以是任何合適的材料，例如：氮化硅(si3n4)、二氧化鉿(hfo2)、三氧化二鋁(al2o3)等高k介質(zhì)材料。

本發(fā)明的工作原理闡述如下：

功率vdmos器件在逆變電路、斬波電路等應用中通常需要與二極管反并聯(lián)使用，一般有以下兩種方法能夠?qū)崿F(xiàn)：

1).直接使用其寄生pin二極管，即pbase區(qū)、n^-漂移區(qū)與n⁺襯底所形成的pin二極管。根據(jù)本領(lǐng)域普通知識可知：碳化硅pin二極管的pn結(jié)導通壓降約為3v左右，較高的導通壓降導致了高的功率損耗以及慢的工作速度，這對于vdmos器件在逆變電路、斬波電路等應用十分不利，另外，直接利用寄生碳化硅二極管易導致反向恢復特性差的問題；

2).采用與一個快恢復二極管(frd)反并聯(lián)的方式。該方式能夠在一定程度上改善二極管的特性，但存在生產(chǎn)成本高、系統(tǒng)體積大以及可靠性低等不足。

而本發(fā)明結(jié)構(gòu)在碳化硅vdmos器件的jfet區(qū)表面淀積一層多晶硅，通過p型(n型)多晶硅中p型(n型)si與碳化硅jfet區(qū)表面內(nèi)n型(p型)sic形成異質(zhì)結(jié)在器件內(nèi)部集成二極管。一方面，由于p型多晶硅與n型碳化硅或者n型多晶硅與p型碳化硅所形成異質(zhì)結(jié)的結(jié)壓降約為1v，與寄生碳化硅pn結(jié)的結(jié)壓降約為3v相比，p型多晶硅與n型碳化硅所形成的異質(zhì)結(jié)能夠在較低的壓降下導通，因此，通過本發(fā)明技術(shù)手段在器件內(nèi)部集成二極管使得器件在實際應用中具有導通壓降低的優(yōu)點。另一方面，p型多晶硅與n型碳化硅形成異質(zhì)結(jié)，在二極管正向?qū)〞r，由于異質(zhì)結(jié)的作用僅為電子導電，無空穴的注入，二極管應用時的導電模式為多子導電(本發(fā)明形成異質(zhì)結(jié)在正向?qū)〞r可認為無少子的注入)，使得反向恢復時間短，反向恢復電荷少的優(yōu)點，因此，具有好的反向恢復特性；在反向耐壓時，由于上述異質(zhì)結(jié)具有約為1.5ev的電子勢壘高度，并且第一pbase區(qū)7和第二pbase區(qū)71提供了電場屏蔽作用，使得本發(fā)明公開的器件結(jié)構(gòu)具有與傳統(tǒng)vdmos器件相同的電壓阻斷能力以及低的反向漏電。同時，vdmos器件在工作模式時，由于器件jfet區(qū)表面與源極相連的p型多晶硅結(jié)構(gòu)的引入減小了vdmos器件jfet區(qū)表面的柵極寬度，減小了柵極電容和柵極電荷，在不影響vdmos器件其它特性的基礎(chǔ)上，提高了vdmos器件的開關(guān)速度，并減小了對驅(qū)動電路的要求。

本發(fā)明的有益效果是：

本發(fā)明提供在碳化硅vdmos器件的jfet區(qū)表面淀積多晶硅使得多晶硅與外延層形成異質(zhì)結(jié)，這一技術(shù)手段能夠?qū)τ谔嵘骷阅芫哂酗@著效果：

(1)本發(fā)明提出的一種碳化硅vdmos器件，相比直接使用vdmos寄生碳化硅二極管，通過在器件內(nèi)集成二極管的技術(shù)手段降低了正向?qū)▔航?，故使其在逆變電路、斬波電路等電能變換應用中更易實現(xiàn)正向?qū)?，且具有較低功率損耗以及較高的工作效率。

(2)本發(fā)明提出器件結(jié)構(gòu)的導電模式在二極管應用時，從碳化硅寄生二極管的雙極導電(電導調(diào)制)轉(zhuǎn)變?yōu)槎嘧訉щ?，因而使得器件在逆變電路、斬波電路等電能變換應用中具有反向恢復時間短，反向恢復電荷少的特點以及較快的開關(guān)速度。

(3)本發(fā)明提出的一種碳化硅vdmos器件，相比在碳化硅vdmos器件外部反并聯(lián)一個快恢復二極管(frd)的應用方式，直接在器件內(nèi)部集成一個二極管使用，降低了器件使用數(shù)目，減少了器件之間的連線，具有生產(chǎn)成本低、器件可靠性高以及系統(tǒng)體積小的優(yōu)勢。

(4)本發(fā)明提出的一種碳化硅vdmos器件，在反向耐壓時由于該異質(zhì)結(jié)1.5ev左右的電子勢壘高度，并且第一pbase區(qū)7和第二pbase區(qū)71提供的電場屏蔽作用，使得該結(jié)構(gòu)具有與傳統(tǒng)vdmos器件相同的電壓阻斷能力以及低的反向漏電。

(5)本發(fā)明提出的一種碳化硅vdmos器件，通過減小了jfet區(qū)表面的柵極寬度和柵極電荷，在不影響vdmos器件其它特性的基礎(chǔ)上，進一步提高了vdmos器件的開關(guān)速度，并且減小了對驅(qū)動電路的要求。

附圖說明

圖1是傳統(tǒng)碳化硅vdmos器件元胞結(jié)構(gòu)示意圖；

圖2是本發(fā)明提供的一種碳化硅vdmos器件基本元胞結(jié)構(gòu)示意圖；

圖3是本發(fā)明提供的一種碳化硅vdmos器件基本元胞結(jié)構(gòu)的第一衍生結(jié)構(gòu)示意圖；

圖4是本發(fā)明提供的一種碳化硅vdmos器件基本元胞結(jié)構(gòu)的第二衍生結(jié)構(gòu)示意圖；

圖5是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅n+襯底上形成n-碳化硅外延層后形成的結(jié)構(gòu)示意圖；

圖6是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅n-外延層上通過光刻和離子注入形成pbase區(qū)后的結(jié)構(gòu)示意圖；

圖7是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅pbase區(qū)中通過光刻和離子注入形成碳化硅p⁺基區(qū)后的結(jié)構(gòu)示意圖；

圖8是本發(fā)明提供的一種碳化硅vdmos器件制作方法在碳化硅pbase區(qū)中通過光刻和離子注入形成碳化硅n⁺源區(qū)后的結(jié)構(gòu)示意圖；

圖9是本發(fā)明提供的一種碳化硅vdmos器件制作方法在器件表面形成柵介質(zhì)層后，刻蝕掉jfet上方中部的部分柵介質(zhì)層形成p+多晶硅接觸區(qū)窗口后的結(jié)構(gòu)示意圖；

圖10是本發(fā)明提供的一種碳化硅vdmos器件制作方法在器件表面淀積p+多晶硅層后的結(jié)構(gòu)示意圖；

圖11是本發(fā)明提供的一種碳化硅vdmos器件制作方法在器件表面刻蝕掉不需要的多晶硅層及其下的柵介質(zhì)層后形成的結(jié)構(gòu)示意圖；

圖12是本發(fā)明提供的一種碳化硅vdmos器件制作方法在形成金屬接觸后的結(jié)構(gòu)示意圖；

圖中：1為第一柵電極，11為第二柵電極，2為第一多晶硅柵，21為第二多晶硅柵，3為第一源電極，31為第二源電極，4為第一柵介質(zhì)層，41為第二柵介質(zhì)層，5為第一p⁺接觸區(qū)，51為第二p⁺接觸區(qū)，6為第一n⁺源區(qū)，61為第二n⁺源區(qū)，7為第一pbase區(qū)，71為第二pbase區(qū)，8為n^-外延層，9為n⁺襯底，10為漏電極，12為p⁺多晶硅層，13為金屬電極，14為第一介質(zhì)層，15為第二介質(zhì)層，16為第一p型碳化硅區(qū)，161為第二p型碳化硅區(qū)。

具體實施方式

以下結(jié)合說明書附圖，以一種1700v的碳化硅vdmos器件為例，詳細描述本發(fā)明的技術(shù)方案，同時對本發(fā)明的原理和特性做進一步的說明。本實施例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。

實施例1：

本發(fā)明提供的一種碳化硅vdmos器件，其基本結(jié)構(gòu)的元胞結(jié)構(gòu)如圖2所示。包括自下而上依次設(shè)置的厚度約為0.5～6μm的金屬漏電極10、摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3，厚度為50～200μm的n⁺襯底9及厚度為15～18μm、摻雜濃度約為1×10¹⁵cm^-3～5×10¹⁶cm^-3的n^-外延層8；所述n-外延層8上方具有摻雜濃度為1×10¹⁷～7×10¹⁷cm^-3、注入深度約為0.5～1μm的第一pbase區(qū)7，其上層另一端具有相同參數(shù)的第二pbase區(qū)71；所述第一pbase區(qū)7中具有相互獨立的摻雜濃度為1×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第一n⁺源區(qū)6和摻雜濃度約為3×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第一p⁺接觸區(qū)5；所述第二pbase區(qū)71中具有相互獨立的摻雜濃度約為1×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第二n+源區(qū)61和摻雜濃度約為3×10¹⁹～1×10²⁰cm^-3、注入深度約為0.3～0.5μm的第二p⁺接觸區(qū)51；所述第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6上表面具有厚度約為1～6μm的第一金屬源電極3；所述第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61上表面具有厚度約為1～6μm的第二金屬源電極31；其特征在于：所述第一pbase區(qū)7上表面以及第一n⁺源區(qū)6和n^-外延層8的部分上表面還具有第一柵極結(jié)構(gòu)，所屬第一柵極結(jié)構(gòu)在所述第一pbase區(qū)7左右兩邊分別與第一n⁺源區(qū)6和n^-外延層8表面相接觸，所述第一柵極結(jié)構(gòu)由第一柵氧化層4、位于第一柵氧化層4上方的第一多晶硅柵2和位于第一多晶硅柵2上表面的柵電極1構(gòu)成；所述第二pbase區(qū)71上表面以及n-外延層8和第二n⁺源區(qū)61的部分上表面還具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)在所述第二pbase區(qū)71左右兩邊分別與n-外延層8和第二n⁺源區(qū)61表面相接觸，所述第二柵極結(jié)構(gòu)由第二柵氧化層41、位于第二柵氧化層41上表面的第二多晶硅柵21和位于第二多晶硅柵21上表面的柵電極11構(gòu)成；柵氧化層4、41的厚度為0.02～0.2μm，多晶硅柵2、21的厚度為0.3～1μm、摻雜濃度為1×10¹⁷～5×10¹⁹cm^-3，柵電極1、11的厚度為0.5～6μm，所述柵極結(jié)構(gòu)與n⁺源區(qū)6、61接觸的長度為0.1～0.5μm，所述柵極結(jié)構(gòu)與n^-外延層8接觸的長度為0.1～3μm；所述第一和第二柵極結(jié)構(gòu)之間的器件jfet區(qū)表面還具有p⁺多晶硅層12，所述p⁺多晶硅層12與jfet區(qū)表面的n^-外延層8直接接觸，并形成si/sic異質(zhì)結(jié)，所述p⁺多晶硅層12的厚度為0.3～1μm、寬度為0.5～3μm，摻雜濃度為1×10¹⁷～5×10¹⁹cm^-3，與所述第一和第二柵極結(jié)構(gòu)的距離為0.1～1μm；所述p⁺多晶硅層12上表面具有金屬電極13，所述p⁺多晶硅層12及其上金屬電極13分別與金屬源電極3、31通過金屬引線相連，所述金屬電極13的厚度為0.5～6μm；所述各金屬接觸之間、p⁺多晶硅層與多晶硅柵之間通過bpsg或其它合適的介質(zhì)相互隔離。

實施例2：

除p⁺多晶硅層12下方兩側(cè)還具有與n^-外延層8直接接觸的第一介質(zhì)層14和第二介質(zhì)層15，本實施例其余結(jié)構(gòu)均與實施例1相同。

在二極管應用時，第一介質(zhì)層14和第二介質(zhì)層15在p⁺多晶硅層12下方所形成的電子積累層，能夠進一步減小器件的漂移區(qū)電阻，進而減小器件的正向?qū)▔航怠?/p>

實施例3：

除在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第一p型碳化硅區(qū)16，在n^-外延層8內(nèi)且位于第一pbase區(qū)7下方還具有形成超結(jié)或者半超結(jié)結(jié)構(gòu)第二p型碳化硅區(qū)161，本實施例其余結(jié)構(gòu)均與實施例1相同。

超結(jié)或半超結(jié)結(jié)構(gòu)的形成，能夠進一步減小二極管應用和mos應用時器件的漂移區(qū)電阻，進而減小器件的正向?qū)▔航怠?/p>

與圖1所示傳統(tǒng)碳化硅vdmos器件元胞結(jié)構(gòu)相比，本發(fā)明通過在碳化硅vdmos器件的jfet區(qū)表面淀積一層多晶硅層，進而形成si/sic異質(zhì)結(jié)，通過上述技術(shù)手段能夠優(yōu)化vdmos器件在逆變電路、斬波電路等電能變換領(lǐng)域中的應用，具體如下文所述：

(一)、相對于直接使用vdmos寄生碳化硅二極管，由于該si/sic異質(zhì)結(jié)相比于碳化硅vdmos器件的寄生碳化硅二極管具有較低的導通壓降(si/sic異質(zhì)結(jié)導通壓降約為1.2v，碳化硅pn結(jié)導通壓降約為3v)，使得si/sic異質(zhì)結(jié)先于寄生二極管導通。這一點造就了本發(fā)明碳化硅vdmos器件在逆變電路、斬波電路等應用中，具有較低的功率損耗、較快的工作速度以及較高的工作效率；同時，本發(fā)明器件的導電模式在二極管應用時由碳化硅寄生二極管的雙極導電(電導調(diào)制)轉(zhuǎn)變?yōu)槎嘧訉щ?本發(fā)明形成si/sic異質(zhì)結(jié)正向?qū)〞r可認為無少子的注入)，故本發(fā)明碳化硅vdmos器件在逆變電路、斬波電路等應用中具有反向恢復時間短，反向恢復電荷少的特點，具有好的反向恢復特性和快的開關(guān)速度。

(二)、相對于碳化硅vdmos器件外部反并聯(lián)一個快恢復二極管(frd)的應用方式，本發(fā)明碳化硅vdmos器件直接在器件內(nèi)部集成一個二極管使用；通過上述技術(shù)手段降低了器件使用數(shù)目，減少了器件之間的連線，具有生產(chǎn)成本低、器件可靠性高以及系統(tǒng)體積小的優(yōu)勢。

(三)、相對于碳化硅vdmos器件本身的作用，本發(fā)明的一種碳化硅vdmos器件，通過降低柵寬，減少了柵電容，而柵電容的減小有利于器件工作速度的提升。

實施例4：

本實施提供一種制作1700v碳化硅vdmos器件的方法，其特征在于，包括以下步驟：

第一步：采用外延工藝，在摻雜濃度為1×10¹⁸cm^-3～1×10¹⁹cm^-3、厚度為300μm～500μm的碳化硅n⁺襯底9上表面制作摻雜濃度為1×10¹⁵cm^-3～5×10¹⁶cm^-3、厚度為15μm～18μm的n^-外延層8，元胞寬度在10μm～20μm范圍內(nèi)，如圖5所示；

第二步：光刻后，在200～600℃下采用離子注入工藝分別在n^-外延層8上層左右兩端注入p型半導體雜質(zhì)al離子或b離子，形成摻雜濃度為1×10¹⁷cm^-3～7×10¹⁷cm^-3、注入深度均約為0.5μm～1μm的兩個pbase區(qū)7、71、兩個pbase區(qū)7、71之間的jfet區(qū)寬度約為3μm～10μm，如圖6所示；

第三步：光刻后，在200～600℃下采用離子注入工藝在兩個pbase區(qū)7、71上層分別注入p型半導體雜質(zhì)al離子或者b離子，形成摻雜濃度為1×10¹⁹cm^-3～1×10²⁰cm^-3、注入深度約為0.3μm～0.5μm的兩個p⁺接觸區(qū)5、51，如圖7所示；

第四步：光刻完成后，在200～600℃下采用離子注入工藝分別在兩個pbase區(qū)7、71上層注入n型半導體雜質(zhì)p離子或者n離子，形成摻雜濃度為3×10¹⁹cm^-3～1×10²⁰cm^-3、注入深度約為0.3μm～0.5μm的兩個n⁺源區(qū)6、61；所述第一p⁺接觸區(qū)5和第一n⁺源區(qū)6相互獨立，所述第二p⁺接觸區(qū)51和第二n⁺源區(qū)61相互獨立；離子注入完成后，在1300～1700℃高溫下進行高溫退火，如圖8所示；

第五步：采用氧化或淀積工藝，在器件表面生長厚度約為0.02μm～0.2μm的柵介質(zhì)材料層，然后采用刻蝕工藝去除掉jfet中間位置上方處0.5～3μm寬的柵介質(zhì)材料層，在器件上表面形成兩個相互獨立的柵介質(zhì)材料區(qū)，刻蝕部位形成后續(xù)工藝淀積p⁺多晶硅層12的窗口如圖9所示；在器件表面淀積一層摻雜濃度為1×10¹⁷cm^-3～5×10¹⁹cm^-3，0.3μm～1μm厚的p型多晶硅層，如圖10所示；然后通過刻蝕工藝刻蝕掉不需要的多晶硅層及其下的柵介質(zhì)材料層，獲得兩個多晶硅柵2、21、柵介質(zhì)層4、41以及p⁺多晶硅層12；形成的p⁺多晶硅層12的寬度為0.5μm～3μm，p⁺多晶硅層12與多晶硅柵2、21的距離均為0.1μm～1μm，多晶硅柵2、21與相應n⁺源區(qū)6、61接觸的長度均為0.1μm～0.5μm，多晶硅柵2、21與n^-外延層8接觸的長度為0.1μm～3μm，如圖11所示；

第六步：采用金屬淀積和刻蝕工藝，在第一p⁺接觸區(qū)5和部分第一n⁺源區(qū)6上表面生成第一金屬源電極3；在第二p⁺接觸區(qū)51和部分第二n⁺源區(qū)61上表面生成第二金屬源電極31；在p⁺多晶硅層12上表面形成金屬電極13，金屬電極13通過金屬引線分別與兩個金屬源電極3、31相連；在兩個多晶硅柵2、21上相應生成柵電極1、11；對器件背面進行減薄后通過淀積形成漏電極10，器件中所有金屬電極3、31、1、11、13、10的厚度約為0.5μm～6μm，如圖12所示；最終制備獲得左右對稱的碳化硅vdmos器件。

實施例5：

本實施例除了在第五步中通過改變版圖尺寸，在刻蝕掉多余多晶硅層及其下的柵介質(zhì)材料層時，使得保留的p⁺多晶硅區(qū)12的尺寸大于刻蝕柵介質(zhì)材料層形成窗口的尺寸，從而在p⁺多晶硅層12下方兩側(cè)制得與n^-外延層8直接接觸的第一介質(zhì)層14和第二介質(zhì)層15與實施例4不同以外，其余操作均與實施例4相同。

需要申明的是：本領(lǐng)域工技術(shù)人員能夠根據(jù)本領(lǐng)域基本知識，所述碳化硅材料還可以用氮化鎵，金剛石等寬禁帶材料代替；本發(fā)明不僅能夠采用p型多晶硅材料實現(xiàn)n溝道器件制作，也采用n型多晶硅材料實現(xiàn)p溝道器件的制作；本發(fā)明柵介質(zhì)層材料不局限于二氧化硅，還包括：氮化硅(si3n4)、二氧化鉿(hfo2)、三氧化二鋁(al2o3)等高k介質(zhì)材料。同時，制造工藝的具體實施方式也可以根據(jù)實際需要進行調(diào)整。

以上結(jié)合附圖對本發(fā)明的實施例進行了闡述，但是本發(fā)明并不局限于上述的具體實施方式，上述具體實施方式僅僅是示意性的，而不是限制性的，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的啟示下，在不脫離本發(fā)明宗旨和權(quán)利要求所保護的范圍情況下，還可做出很多形式，這些均屬于本發(fā)明的保護之內(nèi)。