本發(fā)明涉及集成電路制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)：

隨著超大規(guī)模集成電路(ultralargescaleintegration，ulsi)的飛速發(fā)展，集成電路制造工藝變得越來越復(fù)雜和精細，對半導(dǎo)體襯底上形成的半導(dǎo)體器件的電學(xué)穩(wěn)定性要求也越來越高。而在半導(dǎo)體器件的制造過程中，膜層表面的起伏不平對后續(xù)形成的半導(dǎo)體器件的穩(wěn)定性和器件的集成度具有較大的影響。因此，在半導(dǎo)體襯底上形成膜層后，需要對起伏不平的膜層表面進行平坦化處理。

例如，一種基于浮柵技術(shù)的閃存的制造工藝包括以下步驟：

請參考圖1a，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100包括存儲區(qū)i和外圍區(qū)ii，所述半導(dǎo)體襯底100中形成有頂部高于半導(dǎo)體襯底100表面的隔離結(jié)構(gòu)101，位于所述存儲區(qū)i和外圍區(qū)ii交界區(qū)域的隔離結(jié)構(gòu)101將所述存儲區(qū)i和外圍區(qū)ii隔離開來，位于所述存儲區(qū)i的隔離結(jié)構(gòu)密度較大(即隔離結(jié)構(gòu)排布的比較密集)，可以實現(xiàn)各個存儲單元的隔離，位于所述外圍區(qū)ii的隔離結(jié)構(gòu)密度較小(即隔離結(jié)構(gòu)排布的比較稀疏)，可以實現(xiàn)外圍電路元件間的隔離；在所述半導(dǎo)體襯底100表面上通過熱氧化工藝形成浮柵氧化層102(厚度相對較薄)，然后通過化學(xué)氣相沉積工藝沉積浮柵多晶硅層103。

請參考圖1b，采用化學(xué)機械研磨(cmp)工藝對浮柵多晶硅層103進行減薄和頂部平坦化后，形成浮柵。

發(fā)明人研究發(fā)現(xiàn)，上述化學(xué)氣相沉積工藝中，由于隔離結(jié)構(gòu)101在存儲區(qū)i和外圍區(qū)ii的密度不同，而且又高出浮柵氧化層102表面，造成沉積的浮柵多晶硅層103在存儲區(qū)i和外圍區(qū)ii交界區(qū)域具有起伏不平的膜層表面(如圖1a中103a所示)，而化學(xué)機械研磨工藝對存儲區(qū)i和外圍區(qū)ii的研磨速率又存在一定差異，因此最終造成存儲區(qū)i和外圍區(qū)ii的剩余浮柵多晶硅層103的厚度不同，二者之間存在臺階差103b。當(dāng)化學(xué)機械研磨后的存儲區(qū)i的剩余浮柵多晶硅層103的厚度滿足要求時，外圍區(qū)ii的剩余浮柵多晶硅層103的厚度會過薄，外圍區(qū)ii中過薄的浮柵多晶硅層103在去除時容易導(dǎo)致下方的半導(dǎo)體襯底的有源區(qū)損傷，繼而會導(dǎo)致器件無法正常開啟，甚至導(dǎo)致器件失效。

因此，需要一種新的半導(dǎo)體器件的制造方法，能夠改善平坦化處理后不同區(qū)域膜層的表面均勻性，進而提高器件的良率。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于一種半導(dǎo)體器件的制造方法，能夠改善平坦化處理后不同區(qū)域膜層的表面均勻性，進而提高器件的良率。

為了實現(xiàn)上述目的，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括以下步驟：

提供一具有第一區(qū)和第二區(qū)的半導(dǎo)體襯底，在所述半導(dǎo)體襯底表面上沉積待研磨層；

至少在所述第一區(qū)和第二區(qū)的交界區(qū)域的待研磨層表面上覆蓋緩沖層；

對所述第一區(qū)的待研磨層進行減薄；以及

對所述待研磨層進行化學(xué)機械研磨，直至所述第一區(qū)的待研磨層的厚度達到要求。

可選的，所述半導(dǎo)體襯底中形成有頂部表面高于所述半導(dǎo)體襯底表面的多個隔離結(jié)構(gòu)，所述多個隔離結(jié)構(gòu)包括位于所述第一區(qū)中用于隔離核心元件的第一區(qū)隔離結(jié)構(gòu)、位于所述第一區(qū)和第二區(qū)交界區(qū)域的分區(qū)隔離結(jié)構(gòu)以及位于第二區(qū)中用于隔離外圍電路元件的第二區(qū)隔離結(jié)構(gòu)。

可選的，在所述第一區(qū)的待研磨層的厚度達到要求時，所述緩沖層被完全去除，所述待研磨層的頂部表面與所述隔離結(jié)構(gòu)的頂部表面齊平。

可選的，所述待研磨層為柵極層。

可選的，所述待研磨層的材料包括多晶硅、非晶硅、純金屬、合金、金屬氮化物和金屬硅化物中的至少一種。

可選的，在所述半導(dǎo)體襯底表面上沉積待研磨層之前，先在所述半導(dǎo)體襯底表面上形成柵介質(zhì)層。

可選的，所述柵介質(zhì)層的材料包括氧化硅或者介電常數(shù)大于4.0的高k介質(zhì)。

可選的，所述的半導(dǎo)體器件為閃存，所述第一區(qū)為存儲區(qū)，所述第二區(qū)為外圍區(qū)，所述待研磨層用于形成浮柵。

可選的，所述緩沖層的材料包括氧化硅、氮化硅、氮氧化硅、金屬氮化物、金屬硅化物以及低k介質(zhì)中的至少一種。

可選的，至少在所述第一區(qū)和第二區(qū)的交界區(qū)域的待研磨層表面上覆蓋緩沖層的步驟包括：

在整個所述待研磨層表面上沉積緩沖層；

進行第一次化學(xué)機械研磨，以至少保留所述第一區(qū)和第二區(qū)的交界區(qū)域的待研磨層表面上的緩沖層。

可選的，所述第一次化學(xué)機械研磨后，所述第二區(qū)的有源區(qū)上方的待研磨層表面上的緩沖層均被保留。

可選的，采用刻蝕工藝對所述第一區(qū)的待研磨層進行減薄。

可選的，對所述第一區(qū)的待研磨層進行減薄時，還同時對所述交界區(qū)域以外的區(qū)域上方的待研磨層進行減薄。。

與現(xiàn)有技術(shù)相比，本發(fā)明的半導(dǎo)體器件的制造方法，從工藝整合的角度考量，優(yōu)化工藝順序和流程，在待研磨層表面上淀積緩沖層之后，先至少在第二區(qū)和第一區(qū)交界區(qū)域形成用于保護的緩沖層，然后對所述第一區(qū)的待研磨層進行減薄，交界區(qū)域的待研磨層由于緩沖層的阻擋而得以完全保留，之后進行化學(xué)機械研磨后，可以使得第一區(qū)和第二區(qū)的待研磨層的表面高度一致，避免在第一區(qū)和第二區(qū)交界區(qū)域形成臺階差，從而改善了化學(xué)機械研磨后第一區(qū)和第二區(qū)的待研磨層的均勻性，提高了器件的良率。

附圖說明

圖1a和圖1b是一種閃存制造工藝中的器件剖面結(jié)構(gòu)示意圖；

圖2是本發(fā)明具體實施例的半導(dǎo)體器件的制造方法流程圖；

圖3a至3e是本發(fā)明具體實施例的半導(dǎo)體器件的制造方法中的器件剖面結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的目的、特征更明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式作進一步的說明，然而，本發(fā)明可以用不同的形式實現(xiàn)，不應(yīng)只是局限在所述的實施例。

請參考圖2，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括以下步驟：

s1，提供一具有第一區(qū)和第二區(qū)的半導(dǎo)體襯底，在所述半導(dǎo)體襯底表面上沉積待研磨層；

s2，至少在所述第一區(qū)和第二區(qū)的交界區(qū)域的待研磨層表面上覆蓋緩沖層；

s3，對所述第一區(qū)的待研磨層進行減??；

s4，進行化學(xué)機械研磨，以去除所述緩沖層，并使所述第一區(qū)的待研磨層的厚度達到要求。

請參考圖3a，在步驟s1中，提供一半導(dǎo)體襯底300，所述半導(dǎo)體襯底300是后續(xù)工藝的工作平臺。所述半導(dǎo)體襯底300的選擇不受限制，能夠選取適于工藝需求或易于集成的襯底，可以為硅襯底、鍺硅(sige)襯底、碳硅(sic)襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或iii-v族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等。所述半導(dǎo)體襯底300包括第一區(qū)(corearea)i和第二區(qū)(periarea)ii，第一區(qū)i用于形成至少一個核心元件(coredevice)，以實現(xiàn)集成電路主要的功能，例如存儲等；第二區(qū)ii用于形成外圍電路元件，例如io元件(iodevice，為核心元件提供相應(yīng)的輸入信號并將核心元件的信號輸出)、電阻器和電容器等，。所述半導(dǎo)體襯底300內(nèi)形成有多個隔離結(jié)構(gòu)301，包括位于所述第一區(qū)中用于隔離核心元件的第一區(qū)隔離結(jié)構(gòu)、位于所述第一區(qū)和第二區(qū)交界區(qū)域的分區(qū)隔離結(jié)構(gòu)以及位于第二區(qū)中用于隔離外圍電路元件的第二區(qū)隔離結(jié)構(gòu)。此處所指第一區(qū)i和第二區(qū)ii交界區(qū)域是指第二區(qū)ii靠近第一區(qū)i的區(qū)域。這些隔離結(jié)構(gòu)301可以采用淺溝槽隔離工藝同步形成，其內(nèi)填充的絕緣材料可以為氧化硅。這些隔離結(jié)構(gòu)301的頂部表面可以高于半導(dǎo)體襯底300的表面，第一區(qū)隔離結(jié)構(gòu)的密度較大，第二區(qū)隔離結(jié)構(gòu)密度較小。所述半導(dǎo)體襯底300中還可以形成有有源區(qū)(aa)、阱(well)等結(jié)構(gòu)。

繼續(xù)參考圖3a，可以通過沉積工藝諸如普通的化學(xué)氣相沉積(cvd)、等離子體輔助cvd、金屬有機物化學(xué)氣相沉積(mocvd)、原子層沉積(ald)、蒸鍍、反應(yīng)濺射、化學(xué)溶液沉積以及其它類似沉積工藝，在半導(dǎo)體襯底300表面上形成待研磨層303，所述待研磨層303覆蓋第一區(qū)i和第二區(qū)ii。所述待研磨層303的材料包括多晶硅、非晶硅、純金屬、合金、金屬氮化物和金屬硅化物中的至少一種。所述待研磨層303可以是用于形成柵極的柵極層，當(dāng)所述第一區(qū)i用于形成浮柵型閃存器件的存儲單元時，所述待研磨層303作為用于形成該閃存器件的浮柵的沉積層，優(yōu)選為多晶硅。其中，浮柵型閃存的結(jié)構(gòu)通常包括半導(dǎo)體襯底、依次形成在所述半導(dǎo)體襯底表面上的浮柵氧化層(即柵介質(zhì)層302)、浮柵(由待研磨層303形成)、柵間絕緣層(通常為ono層)和控制柵(即字線)以及位于控制柵兩側(cè)的半導(dǎo)體襯底中的源極和漏極，在浮柵型閃存中，浮柵用于在閃存工作時存儲信息，需要通過化學(xué)機械研磨來形成。

當(dāng)所述待研磨層303為各種柵極層時，在沉積待研磨層303之前，先通過諸如氧化或氧氮化的熱生長工藝、原位蒸氣生成(issg)工藝或者諸如普通的cvd、等離子體輔助沉積、mocvd、ald、蒸鍍、反應(yīng)濺射、化學(xué)溶液沉積等沉積工藝，在所述半導(dǎo)體襯底300的表面上形成一層相應(yīng)的柵介質(zhì)層302。柵介質(zhì)層302包括二氧化硅(sio2)、氮化sio2、氮化硅(si3n4)、氮氧化硅(sion)、高k介質(zhì)或者它們的多層。高k介質(zhì)的電介質(zhì)常數(shù)k大于約4.0，優(yōu)選地大于7.0，包括但不限于：氧化鉿(hfo2)、氧化鋯(zro2)、氧化鋁(al2o3)、氧化鈦(tio2)、氧化鑭(la2o)3、氧化鍶鈦(srtio3)、氧化鑭鋁(laalo3)、氧化鈰(ceo2)、氧化釔(y2o3)、鉿硅氧化物、鋯硅氧化物、氧化鉭、鋇鍶鈦氧化物、鈦鋇氧化物、鉛鈧鉭氧化物和鈮酸鉛鋅及其混合物。柵介質(zhì)層302的物理厚度可以多樣化，但是一般來說，柵介質(zhì)層302的厚度為大約0.5nm到大約10nm，相對沉積的待研磨層303的厚度較薄。由于隔離結(jié)構(gòu)301在第一區(qū)i和第二區(qū)ii的密度不同，而且又高出柵介質(zhì)層302表面，造成沉積的待研磨層303在第一儲區(qū)i和第二區(qū)ii交界區(qū)域具有起伏不平的膜層表面303a。

請參考圖3b和3c，在步驟s2中，首先可以通過諸如氧化或氧氮化的熱生長工藝、原位蒸氣生成(issg)工藝或者諸如普通的cvd、等離子體輔助沉積、mocvd、ald、蒸鍍、反應(yīng)濺射、化學(xué)溶液沉積等沉積工藝，在待研磨層303表面上形成一層緩沖層304，所述緩沖層304的材料包括氧化硅、氮化硅、氮氧化硅、金屬氮化物、金屬硅化物以及k小于2.9的低k介質(zhì)中的至少一種。緩沖層304的厚度相對待研磨層303的厚度較薄，在第一區(qū)i和第二區(qū)ii交界區(qū)域的不平整的待研磨層303表面上，也具有不平整表面304a；之后，進行第一次化學(xué)機械研磨，使得第一區(qū)i和第二區(qū)ii的待研磨層具有平坦的表面(二者高度相同或接近相同)，此時第一區(qū)i和第二區(qū)ii交界區(qū)域的緩沖層304b被保留下來。當(dāng)然，如果緩沖層304的厚度較大，第一區(qū)i和第二區(qū)ii交界區(qū)域保留下來的緩沖層304b的表面也有可能是平坦的。在本發(fā)明的其他實施例中，也可以通過刻蝕緩沖層304的方式，使得第一區(qū)i和第二區(qū)ii交界區(qū)域的緩沖層304b，甚至整個第二區(qū)上的緩沖層，被保留下來。所述緩沖層304b的作用是在后續(xù)形成刻蝕待研磨層303的過程中，至少保護交界區(qū)域的待研磨層303不受影響，在第一區(qū)i的待研磨層303經(jīng)后續(xù)化學(xué)機械研磨至要求厚度的過程中，減小所述第一區(qū)i表面和所述第二區(qū)ii表面的高度差。

請參考圖3d，在步驟s3中，通過干法刻蝕、濕法刻蝕或者干法刻蝕結(jié)合濕法刻蝕的方式，對第一區(qū)i的待研磨層303進行減薄，使得整個第二區(qū)ii的待研磨層303高于第一區(qū)i的待研磨層303，也可以通過干法刻蝕、濕法刻蝕或者干法刻蝕結(jié)合濕法刻蝕的方式，對除緩沖層304b覆蓋區(qū)域以外的待研磨層303進行減薄。在待研磨層303減薄過程中，所述緩沖層304b保護第一區(qū)i和第二區(qū)ii交界區(qū)域的待研磨層303不受影響，由此使得第一區(qū)i和第二區(qū)ii交界區(qū)域的待研磨層303高于其他區(qū)域，以利于后續(xù)化學(xué)機械研磨表面的均勻性。當(dāng)待研磨層303為多晶硅、緩沖層304b為氧化硅時，可以選擇多晶硅對氧化硅具有高刻蝕選擇比的刻蝕工藝，在緩沖層304b的阻擋下刻蝕多晶硅，從而降低第一區(qū)i的多晶硅高度，從而在后續(xù)化學(xué)機械研磨(即第二次化學(xué)機械研磨)后，減小第一區(qū)i和第二區(qū)ii剩余多晶硅厚度差異，最終達到一致性。

請參考圖3e，在步驟s4中，通過化學(xué)機械研磨工藝(即第二次化學(xué)機械研磨)，對待研磨層303進行平坦化，直至所述第一區(qū)i的待研磨層303的厚度達到要求，在此過程中，所述緩沖層304b的材質(zhì)與待研磨層303的材質(zhì)不同，且第一區(qū)i和第二區(qū)ii交界區(qū)域的整體高度高于其他區(qū)域，從而可以基于化學(xué)機械研磨本身在不同區(qū)域的研磨速率差異，減小所述第一區(qū)i表面和所述第二區(qū)ii表面的高度差，最終在所述第一區(qū)i的待研磨層303的厚度達到要求時，所述第一區(qū)i表面和所述第二區(qū)ii表面的待研磨層303表面平坦、均勻，此時緩沖層304b已被完全去除。

綜上所述，本發(fā)明的半導(dǎo)體器件的制造方法，從工藝整合的角度考量，優(yōu)化工藝順序和流程，在待研磨層表面上淀積緩沖層之后，先至少在第二區(qū)和第一區(qū)交界區(qū)域形成用于保護的緩沖層，然后對所述第一區(qū)的待研磨層進行減薄，交界區(qū)域的待研磨層由于緩沖層的阻擋而得以完全保留，之后進行化學(xué)機械研磨后，可以使得第一區(qū)和第二區(qū)的待研磨層的表面高度一致，避免在第一區(qū)和第二區(qū)交界區(qū)域形成臺階差，從而改善了化學(xué)機械研磨后第一區(qū)和第二區(qū)的待研磨層的均勻性，提高了器件的良率。

顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。