本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別是涉及一種半導體器件及其制備方法。

背景技術(shù)：

隨著半導體技術(shù)的不斷進步，半導體器件的工藝節(jié)點正不斷減小。然而，由于受到現(xiàn)有的光刻工藝精度的限制，以現(xiàn)有的光刻工藝形成的掩膜圖形難以滿足半導體器件持續(xù)減小特征尺寸(criticaldimension，簡稱cd)的需求，特別當特征尺寸減小到30nm以下時，現(xiàn)有的光刻工藝無法制備精細的圖案，遏制了半導體技術(shù)的發(fā)展。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于，提供一種半導體器件的制備方法，可以精確地制備小特征尺寸的圖案。

為解決上述技術(shù)問題，本發(fā)明提供一種半導體器件的制備方法，包括：

提供一襯底，所述襯底具有多個第一區(qū)域以及多個第二區(qū)域，所述第一區(qū)域和第二區(qū)域間隔排列；

在所述襯底上形成多個第一圖案，所述第一圖案位于所述第一區(qū)域上；

在所述襯底上形成一第一調(diào)整層，所述第一調(diào)整層順從地覆蓋所述第一圖案的頂壁、側(cè)壁以及所述襯底的第二區(qū)域，所述第一調(diào)整層具有一覆蓋所述第二區(qū)域并與所述第一圖案產(chǎn)生一高度差的缺口；

在所述第一調(diào)整層上形成一第二調(diào)整層，所述第二調(diào)整層填補所述缺口；

去除所述第一圖案上方的第二調(diào)整層，使得所述第二調(diào)整層保留在所述第二區(qū)域上的部分圖案化，殘留的所述第二調(diào)整層與所述第二調(diào)整層下方的所述第一調(diào)整層共同形成為多個第二圖案，所述第一圖案側(cè)壁的所述第一調(diào)整層隔離所述第一圖案與所述第二圖案，并且所述第一圖案與所述第二圖案之間的間距是通過所述第一調(diào)整層的厚度定義；以及

去除在所述第一圖案與所述第二圖案之間的所述第一調(diào)整層。

進一步的，在所述半導體器件的制備方法中，所述第一調(diào)整層的材質(zhì)與所述第一圖案的材質(zhì)不同，并且，所述第一調(diào)整層的材質(zhì)與所述第二調(diào)整層的材質(zhì)不同，所述第一調(diào)整層的刻蝕速率大于所述第一圖案的刻蝕速率，所述第一調(diào)整層的刻蝕速率大于所述第二調(diào)整層的刻蝕速率。

進一步的，在所述半導體器件的制備方法中，去除在所述第一圖案與所述第二圖案之間的所述第一調(diào)整層之后，在所述第一圖案與所述第二圖案之間形成一間隙。

進一步的，在所述半導體器件的制備方法中，所述制備方法還包括：在所述間隙內(nèi)形成填充材料。

進一步的，在所述半導體器件的制備方法中，在去除在所述第一圖案與所述第二圖案之間的所述第一調(diào)整層的過程中，所述第二調(diào)整層的厚度僅小于所述第一圖案的厚度在一個原子層沉積厚度，以維持所述第二圖案的圖案完整。

根據(jù)本發(fā)明的另一面，還提供一種半導體器件，包括：

一襯底，所述襯底具有多個第一區(qū)域以及多個第二區(qū)域，所述第一區(qū)域和第二區(qū)域間隔排列；

多個第一圖案，形成于在所述襯底上，一個所述第一圖案位于一個所述第一區(qū)域上；

一第一調(diào)整層，形成于在所述襯底上，所述第一調(diào)整層圖案化位于所述第二區(qū)域上，所述第一調(diào)整層具有一覆蓋所述第二區(qū)域并與所述第一圖案產(chǎn)生一高度差的缺口；以及

一第二調(diào)整層，形成于在所述第一調(diào)整層上，所述第二調(diào)整層填補所述缺口，所述第二調(diào)整層圖案化位于所述第二區(qū)域上，所述第一調(diào)整層與所述第二調(diào)整層共同形成為多個第二圖案；

其中，所述第一圖案與所述第二圖案之間形成有一間隙，所述間隙的寬度是通過所述第一調(diào)整層的厚度定義。

進一步的，在所述半導體器件中，所述第一調(diào)整層的材質(zhì)與所述第一圖案的材質(zhì)不同，并且，所述第一調(diào)整層的材質(zhì)與所述第二調(diào)整層的材質(zhì)不同，所述第一調(diào)整層的刻蝕速率大于所述第一圖案的刻蝕速率，所述第一調(diào)整層的刻蝕速率大于所述第二調(diào)整層的刻蝕速率。

進一步的，在所述半導體器件中，還包括形成在所述間隙內(nèi)的填充材料。

進一步的，在所述半導體器件中，所述第一圖案與所述第二圖案為相同厚度，所述填充材料為厚度大于寬度的直立線路，對應(yīng)于所述缺口的兩相對側(cè)邊。

進一步的，在所述半導體器件中，所述第二調(diào)整層的厚度僅小于所述第一圖案的厚度在一個原子層沉積厚度，以維持所述第二圖案的圖案完整。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導體器件及其制備方法具有以下優(yōu)點：

在本發(fā)明提供的半導體器件及其制備方法中，在去除所述第一圖案的側(cè)壁上的第一調(diào)整層后，在所述第一圖案和第二圖案之間形成間隙，所述間隙的寬度小于所述第一圖案之間的距離(即所述第二區(qū)域的特征尺寸)，有利于實現(xiàn)小尺寸圖案的制備。

附圖說明

圖1為本發(fā)明一實施例的半導體器件的制備方法的流程圖；

圖2至圖9為本發(fā)明一實施例的半導體器件的制備方法各個步驟的結(jié)構(gòu)示意圖；

圖10為本發(fā)明一實施例中半導體器件的示意圖；以及

圖11為本發(fā)明另一實施例的半導體器件的制備方法各個步驟的結(jié)構(gòu)示意圖。

其中，1為半導體器件；

100為襯底；

10a為第一區(qū)域；

10b為第二區(qū)域；

120為第一圖案層；

121為第一圖案膜層；

121’為第一圖案；

122為第二圖案膜層；

123為光阻圖案；

124為開口；

125為間隙；

126為缺口；

130為第二圖案；

131為第一調(diào)整層；

132為第二調(diào)整層；

140為填充材料。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的在半導體器件中形成圖形的方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應(yīng)當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當認為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

本發(fā)明的核心思想在于，提供一種在半導體器件中形成圖形的方法，如圖1所示，包括：

步驟s11、提供一襯底，所述襯底具有多個第一區(qū)域以及多個第二區(qū)域，所述第一區(qū)域和第二區(qū)域間隔排列；

步驟s12、在所述襯底上形成多個第一圖案，所述第一圖案位于所述第一區(qū)域上；

步驟s13、在所述襯底上形成一第一調(diào)整層，所述第一調(diào)整層順從地覆蓋所述第一圖案的頂壁、側(cè)壁以及所述襯底的第二區(qū)域，所述第一調(diào)整層具有一覆蓋所述第二區(qū)域并與所述第一圖案產(chǎn)生一高度差的缺口；

步驟s14、在所述第一調(diào)整層上形成一第二調(diào)整層，所述第二調(diào)整層填補所述缺口；

步驟s15、去除所述第一圖案上方的第二調(diào)整層，使得所述第二調(diào)整層保留在所述第二區(qū)域上的部分圖案化，殘留的所述第二調(diào)整層與所述第二調(diào)整層下方的所述第一調(diào)整層共同形成為多個第二圖案，所述第一圖案側(cè)壁的所述第一調(diào)整層隔離所述第一圖案與所述第二圖案，并且所述第一圖案與所述第二圖案之間的間距是通過所述第一調(diào)整層的厚度定義；以及

步驟s16、去除在所述第一圖案與所述第二圖案之間的所述第一調(diào)整層。

在去除所述第一圖案的側(cè)壁上的第一調(diào)整層后，在所述第一圖案和第二圖案之間形成間隙，所述間隙的寬度小于所述第一圖案之間的距離(即所述第二區(qū)域的特征尺寸)，有利于實現(xiàn)小尺寸圖案的制備。

進一步的，還提供一種半導體器件，包括：一襯底，所述襯底具有多個第一區(qū)域以及多個第二區(qū)域，所述第一區(qū)域和第二區(qū)域間隔排列；多個第一圖案，形成于在所述襯底上，一個所述第一圖案位于一個所述第一區(qū)域上；一第一調(diào)整層，形成于在所述襯底上，所述第一調(diào)整層圖案化位于所述第二區(qū)域上，所述第一調(diào)整層具有一覆蓋所述第二區(qū)域并與所述第一圖案產(chǎn)生一高度差的缺口；以及一第二調(diào)整層，形成于在所述第一調(diào)整層上，所述第二調(diào)整層填補所述缺口，所述第二調(diào)整層圖案化位于所述第二區(qū)域上，所述第一調(diào)整層與所述第二調(diào)整層共同形成為多個第二圖案；其中，所述第一圖案與所述第二圖案之間形成有一間隙，所述間隙的寬度是通過所述第一調(diào)整層的厚度定義。

下面將結(jié)合示意圖對本發(fā)明的半導體器件的制備方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應(yīng)當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當認為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

以下請參閱圖2-圖9具體說明本發(fā)明一實施例的半導體器件的制備方法。

首先，進行步驟s11，如圖2所示，提供一襯底100，所述襯底100具有多個第一區(qū)域10a以及第二區(qū)域10b，所述第一區(qū)域10a和第二區(qū)域10b間隔排列。在本實施例中，所述襯底100為襯底(substrate)，具體的，所述襯底的材料可以為硅、鍺或絕緣體上硅的半導體襯底，當所述襯底100為其它功能層時，所述襯底100還可以選擇其它材料，例如，所述襯底100還可以是電介質(zhì)層或金屬層等等。

然后，進行步驟s12，在所述襯底100上形成多個第一圖案，每個所述第一圖案分別位于一個所述第一區(qū)域10a上。具體的，在本實施例中，所述步驟s12包括子步驟s121～子步驟s122：

子步驟s121，如圖3所示，在所述襯底100上形成一第一圖案層120。所述第一圖案層120可以包括一層膜層或多層層疊的膜層，在圖3中，所述第一圖案層120包括自下至上層疊的第一圖案膜層121和第二圖案膜層122，其中，所述第一圖案膜層121與第二圖案膜層122的刻蝕選擇比大于等于5，例如，所述第一圖案膜層121的材料為氧化硅，所述第二圖案膜層122的材料為有機聚合物。在其它實施例中，所述第一圖案層120包括間隔堆疊的多個第一圖案膜層121和多個第二圖案膜層122；

子步驟s122，繼續(xù)參考圖3，在所述第一圖案層120上形成一光阻圖案123。以所述光阻圖案123為掩膜，對所述第一圖案層120進行刻蝕，在刻蝕過程中，所述第二圖案膜層122會被消耗掉，如圖4所示，所述第一圖案膜層121被圖形化為多個第一圖案121’，每個所述第一圖案121分別位于一個所述第一區(qū)域10a上，相鄰的所述第一圖案121’之間間隔一個所述第二區(qū)域10b，所述第一圖案121’具有一顯露所述第二區(qū)域10b的開口124。

由于受光刻工藝精確度的影響，相鄰所述光阻圖案123的間距k1(如圖3所示)最小可以做到30nm左右，無法做到再小。對所述第一圖案層120進行刻蝕后，所述光阻圖案123的圖案轉(zhuǎn)移到所述第一圖案層120中，形成第一圖案121，相鄰的所述第一圖案121’的間距也是k1，相鄰的所述第一圖案121’的間距無法進一步降低，制約半導體器件尺寸的持續(xù)減小。

為了減小半導體器件中圖案之間的間距，進行步驟s13，如圖5所示，在所述襯底100上形成一第一調(diào)整層131，所述第一調(diào)整層131順從地覆蓋所述第一圖案121’的頂壁、側(cè)壁以及所述襯底100的第二區(qū)域10b，所述第一調(diào)整層131具有一覆蓋所述第二區(qū)域10b并與所述第一圖案121’產(chǎn)生一高度差的缺口126，其中，所述第一圖案121’高于所述第二區(qū)域10b上的第一調(diào)整層131。較佳的，如圖5所示，所述第一調(diào)整層131的厚度h1小于所述第一圖案121’的厚度h2，所述第一調(diào)整層131無法填充所述開口124，僅僅覆蓋開口124的側(cè)壁與底壁，可以保證在后續(xù)的工藝中形成第二圖案。所述第一調(diào)整層131的厚度h1優(yōu)選為5nm～30nm，例如，8nm、10nm、15nm、20nm或25nm等等，可以通過調(diào)節(jié)所述第一調(diào)整層131的厚度，調(diào)節(jié)所述第二圖案的間距。所述第一調(diào)整層131的材料一般可以為氧化硅、氮化硅或氮氧化硅等等，所述第一調(diào)整層131可以采用原子沉積(atomiclayerdeposition)工藝或等離子蒸氣沉積(chemicalvapordeposition)工藝等沉積工藝制備。所述第一調(diào)整層131的厚度h1可以做到很薄，所述第一調(diào)整層131的厚度h1可以做到一個原子層沉積厚度，即采用沉積工藝制備的最薄的厚度(僅沉積一個原子層時薄膜的厚度)。

之后，進行步驟s14，如圖6所示，在所述第一調(diào)整層131上形成一第二調(diào)整層132，所述第二調(diào)整層132填補所述缺口126。具體的，所述第二調(diào)整層132覆蓋整個所述第一調(diào)整層131。所述第二調(diào)整層132的材料一般可以為氧化硅、氮化硅或氮氧化硅等等。

隨后，進行步驟s15，如圖7所示，去除所述第一圖案121’上方的第二調(diào)整層132，使得所述第二調(diào)整層132保留在所述第二區(qū)域10b上的部分圖案化，殘留的所述第二調(diào)整層132與所述第二調(diào)整層132下方的所述第一調(diào)整層131共同形成為多個第二圖案130，所述第一圖案121’側(cè)壁的所述第一調(diào)整層131隔離所述第一圖案121’與所述第二圖案130，并且所述第一圖案121’與所述第二圖案130之間的間距是通過所述第一調(diào)整層131的厚度定義?？梢圆捎闷教够?如化學機械研磨)工藝或刻蝕(例如回刻)工藝去除所述第一圖案121’上方的第二調(diào)整層132。

之后，進行步驟s16，如圖8所示，去除在所述第一圖案121’與所述第二圖案132之間的所述第一調(diào)整層131。由于所述第一圖案121’的頂部和側(cè)壁上的第一調(diào)整層131被暴露出來，所以，在所述步驟s15中，所述第一圖案121’的頂部和側(cè)壁上的第一調(diào)整層131都會被去除掉，只剩下位于所述第二調(diào)整層132下方的第一調(diào)整層131?？梢圆捎每涛g的工藝去除所述第一圖案121’的側(cè)壁上的第一調(diào)整層131。較佳的，所述第一調(diào)整層131的材質(zhì)與所述第一圖案121’的材質(zhì)不同，并且，所述第一調(diào)整層131的材質(zhì)與所述第二調(diào)整層132的材質(zhì)不同，所述第一調(diào)整層131的刻蝕速率大于所述第一圖案121’的刻蝕速率，所述第一調(diào)整層131的刻蝕速率大于所述第二調(diào)整層132的刻蝕速率，以避免對所述第一圖案121’和第二調(diào)整層132的過度。

具體的，所述第一調(diào)整層131和所述第二調(diào)整層132的刻蝕選擇比大于等于4，例如，當所述第一調(diào)整層131的材料為氧化硅時，所述第二調(diào)整層132的材料為氮化硅。在刻蝕過程中，對所述第一調(diào)整層131的刻蝕速率大于對所述第二調(diào)整層132的刻蝕速率，所述第一圖案121’的頂部和側(cè)壁上的第一調(diào)整層131都會被去除掉，剩下所述第二調(diào)整層132。位于所述第二調(diào)整層132下方的第一調(diào)整層131被所述第二調(diào)整層132遮擋，位于所述第二調(diào)整層132下方的第一調(diào)整層131被留下。較佳的，采用干法刻蝕工藝去除所述第一圖案121’的側(cè)壁上的第一調(diào)整層131，干法刻蝕工藝具有各向異性，可以避免位于所述第二調(diào)整層132下方的第一調(diào)整層131被過渡刻蝕。在此過程中，所述第二調(diào)整層132可能會被部分或全部去除。較佳的，所述第二調(diào)整層132的厚度h3僅小于所述第一圖案121’的厚度h2在一個原子層沉積厚度(當所述第一調(diào)整層131的厚度h1為一個原子層沉積厚度，所述第二調(diào)整層132的厚度h3與第一調(diào)整層131的厚度h1之和為所述第一圖案121’的厚度h2)，以維持所述第二圖案130的圖案完整。

所述第一圖案121’和第二圖案130的間距k2可以通過所述第一調(diào)整層131的厚度h1定義，一般的，所述第一調(diào)整層131的厚度h1越厚，相鄰的所述第一圖案121’和第二圖案130的間距k2越大。所述第一圖案121’和第二圖案130的間距k2小于相鄰的所述第一圖案121的間距k1，所述第一圖案121’和第二圖案130的間距k2可以小于光刻工藝的最小線寬。

接著，如圖8所示，去除在所述第一圖案121’與所述第二圖案130之間的所述第一調(diào)整層131之后，在所述第一圖案與所述第二圖案之間形成一間隙125。如圖9所示，在本實施例中，還可以在所述間隙125內(nèi)形成填充材料140，所述填充材料140的寬度為k2，可以小于光刻工藝的最小線寬，所述填充材料140的寬度最小可以達到一個原子層沉積厚度。所述填充材料140的材料可以為金屬，例如金屬銅或金屬鋁等，用于形成金屬線例如互連金屬線，實現(xiàn)納米金屬線。

較佳的，所述第一圖案121’與所述第二圖案130為相同厚度，即所述第一圖案121’與所述第二圖案130的上表面齊平，所述填充材料140為厚度大于寬度的直立線路，對應(yīng)于所述缺口126的兩相對側(cè)邊。具體的，對應(yīng)于一個所述缺口126的兩平行側(cè)邊的兩個所述填充材料140(即位于同一所述第二區(qū)域10b內(nèi)的兩個所述填充材料140)，所述填充材料140更具體為并行向的直立線路，為穿過同一有源區(qū)并呈現(xiàn)微線寬且厚度增加的兩平行字線，根據(jù)本發(fā)明的上述描述，并行線路以及兩平行字線為本領(lǐng)域的普通技術(shù)人員可以理解的，在此不再贅述。

如圖10所示，為本發(fā)明所提供的一種半導體器件1，在本實施例中，所述半導體器件1采用圖2至圖9為本發(fā)明一實施例的半導體器件的制備方法制備而成，所述半導體器件1包括：襯底100、多個第一圖案121’、第一調(diào)整層131以及第二調(diào)整層132，所述襯底100具有多個第一區(qū)域10a以及多個第二區(qū)域10b，所述第一區(qū)域10a和第二區(qū)域10b間隔排列；多個所述第一圖案121’形成于在所述襯底100上，一個所述第一圖案121’位于一個所述第一區(qū)域10a上；所述第一調(diào)整層131形成于在所述襯底100上，所述第一調(diào)整層131圖案化位于所述第二區(qū)域10b上，所述第一調(diào)整層131具有一覆蓋所述第二區(qū)域10b并與所述第一圖案121’產(chǎn)生一高度差的缺口126；所述第二調(diào)整層132形成于在所述第一調(diào)整層131上，所述第二調(diào)整層132填補所述缺口126，所述第二調(diào)整層132圖案化位于所述第二區(qū)域10b上，所述第一調(diào)整層131與所述第二調(diào)整層132共同形成為多個第二圖案130；其中，所述第一圖案121’與所述第二圖案130之間形成有一間隙125，所述間隙125的寬度是通過所述第一調(diào)整層131的厚度定義，所述第二調(diào)整層132的厚度h3僅小于所述第一圖案121’的厚度h2在一個原子層沉積厚度(當所述第一調(diào)整層131的厚度h1為一個原子層沉積厚度，所述第二調(diào)整層132的厚度h3與第一調(diào)整層131的厚度h1之和為所述第一圖案121’的厚度h2)。

在本實施例中，所述間隙125還形成有填充材料140，所述填充材料140的寬度為k2，可以小于光刻工藝的最小線寬，所述填充材料140的寬度最小可以達到一個原子層沉積厚度。所述填充材料140的材料可以為金屬，例如金屬銅或金屬鋁等，用于形成金屬線例如互連金屬線，實現(xiàn)納米金屬線。

在另一實施例中，在步驟s16中，去除在所述第一圖案121’與所述第二圖案130之間的所述第一調(diào)整層131時，對所述第一調(diào)整層131進行高選擇比刻蝕，即對所述第一調(diào)整層131的刻蝕速率遠大于對所述第一圖案121’和所述第二調(diào)整層132的刻蝕速率，在刻蝕結(jié)束時，如圖11所示，使得所述第一圖案121’會略低于留下的第二調(diào)整層132。在后續(xù)的步驟中，當在所述間隙125內(nèi)形成填充材料140后，可以通過掩膜等工藝進行平坦化，使得在不同所述間隙125內(nèi)的填充材料140彼此隔離。

在本發(fā)明的上述實施例中，所述第一圖案121’和第二圖案130均為電介質(zhì)層，所述填充材料140為金屬，從而在電介質(zhì)層中形成了金屬線，在其它實施例中，所述制備方法還可以用于制備在其它膜層中圖案，其具體實施步驟與思路和本發(fā)明的上述實施例相似，在本發(fā)明實施例的啟示下，這一應(yīng)用的延伸對本領(lǐng)域普通技術(shù)人員而言是易于理解和實現(xiàn)的，在此不再贅述。

綜上，本發(fā)明提供一種半導體器件的制備方法包括：提供一襯底，所述襯底具有多個第一區(qū)域以及多個第二區(qū)域，所述第一區(qū)域和第二區(qū)域間隔排列；在所述襯底上形成多個第一圖案，所述第一圖案位于所述第一區(qū)域上；在所述襯底上形成一第一調(diào)整層，所述第一調(diào)整層順從地覆蓋所述第一圖案的頂壁、側(cè)壁以及所述襯底的第二區(qū)域，所述第一調(diào)整層具有一覆蓋所述第二區(qū)域并與所述第一圖案產(chǎn)生一高度差的缺口；在所述第一調(diào)整層上形成一第二調(diào)整層，所述第二調(diào)整層填補所述缺口；去除所述第一圖案上方的第二調(diào)整層，使得所述第二調(diào)整層保留在所述第二區(qū)域上的部分圖案化，殘留的所述第二調(diào)整層與所述第二調(diào)整層下方的所述第一調(diào)整層共同形成為多個第二圖案，所述第一圖案側(cè)壁的所述第一調(diào)整層隔離所述第一圖案與所述第二圖案，并且所述第一圖案與所述第二圖案之間的間距是通過所述第一調(diào)整層的厚度定義；去除在所述第一圖案與所述第二圖案之間的所述第一調(diào)整層。

在去除所述第一圖案的側(cè)壁上的第一調(diào)整層后，在所述第一圖案和第二圖案之間形成間隙，所述間隙的寬度小于所述第一圖案之間的距離(即所述第二區(qū)域的特征尺寸)，有利于實現(xiàn)小尺寸圖案的制備。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。