本發(fā)明屬于大功率半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種針對寬禁帶材料大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計。

背景技術(shù)：

新型寬禁帶半導(dǎo)體材料如碳化硅和氮化鎵等可大幅提高半導(dǎo)體器件性能，但同時在器件設(shè)計和工藝上也帶來諸多挑戰(zhàn)。寬禁帶材料MOSFET(如碳化硅MOSFET)是一種高性能大功率可控開關(guān)功率半導(dǎo)體器件，具有關(guān)斷狀態(tài)下漏電流小、開通狀態(tài)下導(dǎo)通損耗低、開關(guān)速度快、工作頻率高、最高運(yùn)行溫度高等優(yōu)點(diǎn)。采用寬禁帶材料MOSFET可使變頻器開關(guān)頻率提升，整體損耗降低，并可降低對電容等儲能元件的需求，達(dá)到降低變頻器成本并提高性能的優(yōu)勢。

目前寬禁帶材料大功率MOSFET主要有兩種門級結(jié)構(gòu)：平面門級的平面柵D-MOS結(jié)構(gòu)，對應(yīng)D-MOSFET器件，以及垂直門級的槽柵T-MOS結(jié)構(gòu)，對應(yīng)T-MOSFET。在現(xiàn)有技術(shù)條件下，D-MOS結(jié)構(gòu)的制造工藝相對T-MOS結(jié)構(gòu)的制造工藝更為簡單成熟，制造成本相對更低，并且最終器件良品率更高。

高性能寬禁帶材料MOSFET內(nèi)部在阻斷高電壓狀態(tài)下會產(chǎn)生高強(qiáng)度電場，其中電場最強(qiáng)處在器件內(nèi)部反向偏置的P-N結(jié)界面區(qū)域。MOSFET有N型溝道的N-MOS結(jié)構(gòu)和P型溝道的P-MOS結(jié)構(gòu)。對于N型溝道的N-MOS結(jié)構(gòu)這一界面為反向偏置的N-漂移區(qū)/P-阱結(jié)，對于P型溝道的P-MOS結(jié)構(gòu)這一界面為反向偏置的N-阱/P-漂移區(qū)結(jié)。

常用的大功率半導(dǎo)體為N-MOS結(jié)構(gòu)，受寬禁帶材料中摻雜原子不易擴(kuò)散的限制，現(xiàn)有設(shè)計和制造工藝在形成P-阱區(qū)域時實現(xiàn)P-阱結(jié)構(gòu)轉(zhuǎn)角區(qū)域曲率較大。這一大曲率轉(zhuǎn)角在D-MOSFET阻斷高電壓時會進(jìn)一步提高P-阱轉(zhuǎn)角區(qū)域的電場強(qiáng)度，整個器件內(nèi)部的最大強(qiáng)度電場會在這個區(qū)域產(chǎn)生。器件內(nèi)部過高的電場強(qiáng)度使得器件內(nèi)部發(fā)生雪崩擊穿的可能性更高，對D-MOSFET的可靠性會帶來負(fù)面影響。

傳統(tǒng)解決方案為減小相鄰P-阱的間距，但這一方案會對D-MOSFET的通態(tài)性能帶來負(fù)面影響，使得D-MOSFET導(dǎo)通阻抗提高，增加發(fā)熱并降低可靠性。若需要達(dá)到同樣的導(dǎo)通阻抗，D-MOSFET芯片面積需要增加，則同樣電壓電流等級的芯片成本將提高。同樣的，對于P-MOS也存在這樣的問題。

另一理論上的解決方法是降低P-阱的深度(或稱厚度)，但降低深度并不具備實用性。其原因為P-阱深度受到N+源區(qū)域限制，降低P-阱深度會使得在阻斷高電壓狀態(tài)下N+源區(qū)域的電子更容易擴(kuò)散至耗盡區(qū)，提高穿通擊穿的可能性，對器件的可靠性有致命的負(fù)面影響。

技術(shù)實現(xiàn)要素：

本發(fā)明為了解決在不影響D-MOSFET導(dǎo)通性能的前提下降低同樣阻斷電壓下P-阱或N-阱轉(zhuǎn)角區(qū)域的最大電場強(qiáng)度的問題，提供一種大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計。

為了解決上述問題，本發(fā)明采用如下技術(shù)方案：

一種大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計，所述平面柵D-MOSFET為N-MOS結(jié)構(gòu)或P-MOS結(jié)構(gòu)，所述N-MOS結(jié)構(gòu)的P-阱結(jié)構(gòu)轉(zhuǎn)角區(qū)域為子階梯構(gòu)成的階梯狀結(jié)構(gòu)；所述P-MOS結(jié)構(gòu)的N-阱結(jié)構(gòu)轉(zhuǎn)角區(qū)域為子階梯構(gòu)成的階梯狀結(jié)構(gòu)。

優(yōu)選地，所述階梯狀結(jié)構(gòu)至少包括2個子階梯。

優(yōu)選地，所述每個子階梯的轉(zhuǎn)角曲率相同或不同。

優(yōu)選地，所述子階梯中位于最下方的子階梯弧度曲率最小。

優(yōu)選地，所述子階梯的外輪廓形狀相同或不同。

優(yōu)選地，所述子階梯的外輪廓為弧形、曲線形、折線形或這三類形狀的任意組合。

優(yōu)選地，所述子階梯的數(shù)量k需滿足[0.5μm*(k-1)]<W_min；所述W_min為所述P-阱結(jié)構(gòu)或所述N-阱結(jié)構(gòu)的總深度W_y和總寬度W_x的較小值。

優(yōu)選地，所述子階梯為深度和寬度均為0.5μm的單一子階梯。

優(yōu)選地，所述每個子階梯的深度和/或?qū)挾炔煌?，深度不超過W_y/k，寬度不超過W_x/k。

優(yōu)選地，所述階梯狀結(jié)構(gòu)通過至少兩次掩模和/或保護(hù)層形成的離子注入窗進(jìn)行離子注入形成，所述每次離子注入的注入能量不同，較大的離子注入窗配合較小能量的離子注入。

本發(fā)明的有益效果為：大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計，所述平面柵D-MOSFET為N-MOS結(jié)構(gòu)或P-MOS結(jié)構(gòu)，所述N-MOS結(jié)構(gòu)的P-阱結(jié)構(gòu)的轉(zhuǎn)角區(qū)域為階梯狀結(jié)構(gòu)；所述P-MOS結(jié)構(gòu)的N-阱結(jié)構(gòu)的轉(zhuǎn)角區(qū)域為階梯狀結(jié)構(gòu)。所述階梯狀結(jié)構(gòu)降低了P-阱結(jié)構(gòu)和N-阱結(jié)構(gòu)轉(zhuǎn)角區(qū)域的等效界面曲率，從而降低了該區(qū)域的最大電場強(qiáng)度，降低D-MOSFET內(nèi)部雪崩擊穿的可能性，改善D-MOSFET的可靠性，并提高D-MOSFET的整體可用性。

進(jìn)一步的，本發(fā)明所采用的大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計在降低轉(zhuǎn)角區(qū)域電場強(qiáng)度時無需減小相鄰P-阱的間距，不會提高P-阱臨近區(qū)域的導(dǎo)通阻抗，不會對D-MOSFET的通態(tài)性能帶來不利影響；可進(jìn)一步降低導(dǎo)通狀態(tài)下P-阱區(qū)域的電子路徑長度從而降低導(dǎo)通阻抗，提高同樣電壓等級下D-MOSFET的可用導(dǎo)通電流密度及浪涌電流性能，并提高晶圓利用率。

附圖說明

圖1是本發(fā)明實施例1的現(xiàn)有技術(shù)中的D-MOSFET結(jié)構(gòu)示意圖。

圖2是本發(fā)明實施例1的大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計示意圖。

圖3-1是本發(fā)明實施例1的又一種大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計示意圖。

圖3-2是本發(fā)明實施例1的再一種大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計示意圖。

圖4是本發(fā)明實施例2的大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計的結(jié)構(gòu)示意圖。

圖5是本發(fā)明實施例3的大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計的結(jié)構(gòu)示意圖。

圖6-1是本發(fā)明實施例4的一種大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計的結(jié)構(gòu)示意圖。

圖6-2是本發(fā)明實施例4的又一種大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計的結(jié)構(gòu)示意圖。

其中1-P-阱，2-P-阱轉(zhuǎn)角區(qū)，3-N+源區(qū)，4-源級，5-門級，6-絕緣層，7-N-漂移區(qū)，8-漏級，9-1、9-2、9-3、9-4、9-5均為掩模，10-離子注入時的角度。

具體實施方式

下面結(jié)合附圖通過具體實施例對本發(fā)明進(jìn)行詳細(xì)的介紹，以使更好的理解本發(fā)明，但下述實施例并不限制本發(fā)明范圍。另外，需要說明的是，下述實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)思，附圖中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的形狀、數(shù)量及比例可為一種隨意的改變，且其組件布局形態(tài)也可能更為復(fù)雜。

實施例1

如圖1所示，是現(xiàn)有技術(shù)中的D-MOSFET結(jié)構(gòu)。本實施例中，圖1所示平面柵D-MOSFET為N-MOS結(jié)構(gòu)，其中1-P-阱，2-P-阱轉(zhuǎn)角區(qū)，3-N+源區(qū)，4-源級，5-門級，6-絕緣層，7-N-漂移區(qū)，8-漏級。D-MOSFET器件在阻斷高電壓時，如圖1所示的N-漂移區(qū)/P-阱形成的P-N結(jié)為反向偏置，在N-漂移區(qū)/P-阱界面附近產(chǎn)生很高強(qiáng)度的電場。這一電場在P-N結(jié)界面曲率大的區(qū)域增大，在D-MOSFET中最大強(qiáng)度電場在N-漂移區(qū)/P-阱界面的P-阱轉(zhuǎn)角區(qū)2出現(xiàn)。

目前普遍使用的寬禁帶材料D-MOSFET設(shè)計中P-阱1區(qū)域由單一掩模進(jìn)行離子注入。由于所使用寬禁帶材料摻雜原子擴(kuò)散率受限，最終形成的P-阱轉(zhuǎn)角區(qū)2會出現(xiàn)局部大曲率。在D-MOSFET阻斷電壓時該大曲率轉(zhuǎn)角區(qū)域會形成很高強(qiáng)度的電場，這一電場尤其在高溫條件下更易形成雪崩擊穿，對D-MOSFET的可靠性產(chǎn)生負(fù)面影響。

如圖2所示，是本實施例的大功率平面柵D-MOSFET結(jié)構(gòu)設(shè)計。基本結(jié)構(gòu)是跟圖1相同的N-MOS結(jié)構(gòu)，區(qū)別在于所述P-阱轉(zhuǎn)角區(qū)2為三個弧形組成的階梯結(jié)構(gòu)。本發(fā)明的核心思路為由多階梯結(jié)構(gòu)完成P-阱轉(zhuǎn)角區(qū)2由垂直方向到水平方向的轉(zhuǎn)變，所述的階梯形P-阱1通過多次掩模進(jìn)行離子注入形成。圖2所示的階梯狀P-阱1結(jié)構(gòu)的等效曲率較圖1所述類型P-阱1大幅減小，進(jìn)而大幅降低P-阱轉(zhuǎn)角區(qū)2的最大電場強(qiáng)度，使得器件的可靠性得以提升，特別是在高溫運(yùn)行環(huán)境下。

在本實施例的變通實施例中，平面柵D-MOSFET為P-MOS結(jié)構(gòu)時的N-阱轉(zhuǎn)角區(qū)域也可以采用上述同樣的階梯狀結(jié)構(gòu)取代現(xiàn)有的結(jié)構(gòu)，同樣可以降低同等條件下N-阱結(jié)構(gòu)轉(zhuǎn)角區(qū)域的界面曲率，從而降低了該區(qū)域的最大電場強(qiáng)度，降低D-MOSFET內(nèi)部雪崩擊穿的可能性，改善D-MOSFET的可靠性，并提高D-MOSFET的整體可用性。

本發(fā)明通過使用階梯形結(jié)構(gòu)降低P-阱或N-阱其轉(zhuǎn)角區(qū)域的電場強(qiáng)度，從而改善D-MOSFET的可靠性，并提高D-MOSFET的整體可用性。

上述結(jié)構(gòu)可在降低轉(zhuǎn)角區(qū)域電場強(qiáng)度時無需減小相鄰P-阱1的間距，不會提高P-阱1臨近區(qū)域的導(dǎo)通阻抗，不會對D-MOSFET的通態(tài)性能帶來不利影響。

同時，采用這一結(jié)構(gòu)設(shè)計較傳統(tǒng)方案可進(jìn)一步降低P-阱1區(qū)域?qū)顟B(tài)下的電子路徑長度從而降低導(dǎo)通阻抗，提高同樣電壓等級下D-MOSFET的可用導(dǎo)通電流密度及浪涌電流性能，并提高晶圓利用率。

如圖3-1所示，形成P-阱的離子注入由三批次注入實現(xiàn)。每一批次的離子注入配合掩模和/或保護(hù)層調(diào)整形成的離子注入窗完成。掩模和/或保護(hù)層的調(diào)整通過正光刻膠和反光刻膠均可形成。通過不同曝光和清洗方式可通過腐蝕光刻膠逐次增大離子注入窗，或通過累加光刻膠逐次減小離子注入窗。

每次掩模的調(diào)整后需配合不同的離子能量進(jìn)行離子注入。較大的掩模窗配合較小能量的離子注入以減小離子注入深度，最終形成所需階梯狀P-阱。三個弧形組成的3階梯P-阱結(jié)構(gòu)的轉(zhuǎn)角區(qū)域可按照9-1，9-2，9-3的次序增加掩膜，或使用相反的次序，由9-3，9-2，9-1的順序去除掩膜。圖3-1所示為一種典型3階梯布局，使用3種寬度的離子注入窗進(jìn)行3個批次的離子注入形成。

在本實施例的其他變通實施例中，掩模調(diào)整和批量離子注入的次數(shù)即小型子階梯的數(shù)量k(自然數(shù))無固定值，可按照器件所需P-阱的總深度W_y和總寬度W_x進(jìn)行調(diào)整，k＝1即為現(xiàn)有技術(shù)水平。根據(jù)寬禁帶材料和對應(yīng)工藝特點(diǎn)，一種合理的確定小型子階梯的數(shù)量k(自然數(shù))的方式為：令W_min＝min(W_y,W_x)，小型子階梯的數(shù)量k需滿足(0.5μm*k)≥W_min，且[0.5μm*(k-1)]<W_min；單一小型子階梯深度和寬度均為0.5μm。實際器件制造中受工藝等條件限制，k可只滿足[0.5μm*(k-1)]<W_min；同時單一小型子階梯的形狀也可各自獨(dú)立，深度和/或?qū)挾炔煌疃炔怀^W_y/k，寬度不超過W_x/k。

在本實施例的其他變通實施例中，P轉(zhuǎn)角區(qū)域或N-阱轉(zhuǎn)角區(qū)域的小型子階梯外輪廓包括但不限于弧形、曲線形、折線形或這三類形狀的任意組合等。所述子階梯的深度和寬度分別為所述弧形、曲線形、折線形或這三類形狀的任意組合在與D-MOSFET絕緣層/氧化層平面垂直方向上的投影(深度)和在D-MOSFET絕緣層/氧化層平面方向上的投影(寬度)；如果子階梯為其他不規(guī)則形狀，則根據(jù)具體情況取其階梯邊形在與D-MOSFET絕緣層/氧化層平面垂直方向上的投影為深度，在D-MOSFET絕緣層/氧化層平面方向上的投影為寬度。其他現(xiàn)有技術(shù)中計算深度和寬度的方法也包括在以上所述的范圍內(nèi)。

如圖3-2所示的N-MOS結(jié)構(gòu)中P-阱轉(zhuǎn)角區(qū)域為5階梯型布局，9-1、9-2、9-3、9-4、9-5均為掩模，其制備方法和工藝跟上述3階梯型N-MOS結(jié)構(gòu)類似，所述子階梯為深度和寬度均為0.5μm的單一子階梯。

在本實施例的其他變通實施例中，每個小型子階梯可使用各自獨(dú)立的外輪廓；所述每個子階梯的轉(zhuǎn)角曲率相同或不同；所述子階梯的外輪廓形狀相同或不同。

實施例2

如圖4所示，大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計的一種結(jié)構(gòu)示意圖。此轉(zhuǎn)角區(qū)域是由三個弧形組成的階梯結(jié)構(gòu)，但每批次離子注入時的角度10可調(diào)整，以產(chǎn)生不同轉(zhuǎn)角曲率的小型子階梯。每個子階梯可使用各自獨(dú)立的轉(zhuǎn)角曲率。較小曲率或轉(zhuǎn)角半徑較大的小型子階梯可置于P-阱最深處作為第一轉(zhuǎn)角以進(jìn)一步減小所產(chǎn)生的P-阱/N-漂移區(qū)界面的最大電場強(qiáng)度，如圖所示的最下方子階梯弧度半徑是剩余兩階梯的1.5倍。

在本實施例的變通實施例中，最下方子階梯弧度半徑可以為剩余階梯的任意倍數(shù)。

實施例3

如圖5所示，大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計的結(jié)構(gòu)示意圖。通過調(diào)整每一離子注入批次的基礎(chǔ)能量、離子注入時的角度10以及對應(yīng)掩模離子注入窗寬度的變化幅度可產(chǎn)生不同空間分布的小型子階梯，即每個子階梯可使用各自獨(dú)立的深度和寬度。圖2所示為線性空間分布，通過前述方法可產(chǎn)生非線性分布，如圓弧形分布等。如圖5所示，轉(zhuǎn)角區(qū)域的階梯中有一段圓弧形分布產(chǎn)生的增量區(qū)域，影線區(qū)為形成外凸圓弧分布后的增量槽柵區(qū)域。其中通過采用圓弧形或曲線分布可以減小等效P-阱/N-漂移區(qū)界面曲率，從而降低P-阱/N-漂移區(qū)界面的最大電場強(qiáng)度。

實施例4

如圖6-1所示，N-MOS結(jié)構(gòu)中P-阱轉(zhuǎn)角區(qū)域為2階梯型布局的大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計。在P-阱轉(zhuǎn)角區(qū)域有兩個，相比現(xiàn)有技術(shù)中的一個弧形組成的P-阱區(qū)域的轉(zhuǎn)角，依然可以降低P-阱轉(zhuǎn)角區(qū)域的最大電場強(qiáng)度，提高安全性。

如圖6-2所示，N-MOS結(jié)構(gòu)中P-阱轉(zhuǎn)角區(qū)2為3個不同形狀組成的階梯型布局的大功率平面柵D-MOSFET的結(jié)構(gòu)設(shè)計，3個階梯分別為折線和兩種不同曲線，如圖所示3個小型子階梯附近的圓弧形虛線代表圖2中原有的圓弧形子階梯，以示區(qū)分。

在本實施例的變通實施例中，大功率平面柵D-MOSFET中其他形狀組合而成的階梯結(jié)構(gòu)均屬于本發(fā)明所保護(hù)的范圍；同樣以上所述的階梯結(jié)構(gòu)適用于P-MOS結(jié)構(gòu)的大功率平面柵D-MOSFET。

以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干等同替代或明顯變型，而且性能或用途相同，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。