本發(fā)明涉及半導(dǎo)體集成電路芯片中防止來自切割切斷面的污染的結(jié)構(gòu)，進而涉及搭載有多個這樣的半導(dǎo)體集成電路芯片的半導(dǎo)體集成電路晶片，涉及對例如顯示驅(qū)動器ic應(yīng)用而有效的技術(shù)。

背景技術(shù)：

在硅晶片這樣的晶片上經(jīng)過cmos集成電路制造技術(shù)等的規(guī)定的半導(dǎo)體集成電路制造工藝形成有多個芯片形成區(qū)域，在介于各個芯片形成區(qū)域之間的切割區(qū)域被切斷的芯片形成區(qū)域的單片成為半導(dǎo)體集成電路芯片。

以往在切割為單片之前的半導(dǎo)體集成電路晶片的狀態(tài)下進行半導(dǎo)體集成電路芯片的檢查。為了檢查的效率化，在切割區(qū)域設(shè)置有測試布線，該測試布線在芯片形成區(qū)域間將各個芯片形成區(qū)域的具有同一功能的外部端子彼此共同連接。在切割區(qū)域，測試布線與每個信號或電源的測試焊盤連接，將測試探針的端子推壓到測試焊盤，能夠以晶片為單位進行芯片形成區(qū)域的半導(dǎo)體集成電路的檢查。作為記載了這樣的測試布線以及測試焊盤的文獻的例子，有專利文獻1。

當切割半導(dǎo)體集成電路晶片時，存在應(yīng)力集中在芯片形成區(qū)域的周圍而產(chǎn)生裂隙的擔(dān)憂。若在半導(dǎo)體集成電路芯片的周邊部產(chǎn)生裂隙，那么水分容易從外部浸入。因此，如在專利文獻2中也記載的那樣，在芯片形成區(qū)域的外周設(shè)置保護環(huán)（耐濕環(huán)），能夠防止水分的浸入。

現(xiàn)有技術(shù)文獻

專利文獻

專利文獻1國際公開第2010/110233號小冊子

專利文獻2日本特開2012-89668號公報。

技術(shù)實現(xiàn)要素：

發(fā)明要解決的課題

本發(fā)明人對防止來自因切割產(chǎn)生的切斷面的水分等的進入進行了討論。專利文獻2的觀點是，在保護環(huán)（guardring）的外側(cè)的切割區(qū)域形成應(yīng)力吸收圖案，裂隙難以進入。本發(fā)明人的著眼點是，水分難以從端面等浸入，其中所述端面是指到達在切割區(qū)域形成的測試焊盤的測試布線因切割而被切斷并露出的端面。被切斷的測試布線的切片與在切割后的半導(dǎo)體集成電路芯片上形成的半導(dǎo)體電路導(dǎo)通。即使采用以保護環(huán)包圍半導(dǎo)體電路的周圍的結(jié)構(gòu)，為了使測試布線的切片與半導(dǎo)體電路的內(nèi)部導(dǎo)通而實現(xiàn)晶片狀態(tài)下的檢查，必須切掉保護環(huán)的一部分使切片在此處通過。

但是，若切掉保護環(huán)的一部分，那么該部分的防濕性能惡化，水或離子引起的集成電路的污染成為問題。

本發(fā)明的目的在于提供一種即便使到達半導(dǎo)體電路的內(nèi)部的導(dǎo)電性切片從切割端面等露出也不會使保護環(huán)的防濕性能惡化的半導(dǎo)體集成電路芯片以及適于這樣的半導(dǎo)體集成電路芯片的取得的半導(dǎo)體集成電路晶片。

本發(fā)明的所述以及其他目的和新的特征根據(jù)本說明書的記述以及添附的附圖是明確的。

用于解決課題的方案

若簡單地對在本申請中公開的發(fā)明中的代表性的發(fā)明的概要進行說明，則如下述所示。此外，在本項中記載在括號中的附圖標記等是為了使理解容易化的一例。

[1]<將保護環(huán)內(nèi)的最上層布線從外部的測試用引出布線用保護環(huán)分斷>

半導(dǎo)體集成電路芯片（1）具有：半導(dǎo)體基板（10）；半導(dǎo)體電路（11），形成于所述半導(dǎo)體基板的上方，在上下具有多層布線結(jié)構(gòu)；金屬制的保護環(huán)（14），形成于所述半導(dǎo)體基板的上方，包圍所述半導(dǎo)體電路；多個外部連接端子（17_1～17_n），與所述半導(dǎo)體電路具有的所述多層布線結(jié)構(gòu)的規(guī)定的布線（15）連接并在表面露出。所述多個外部連接端子內(nèi)的規(guī)定的外部連接端子（17_1）在所述保護環(huán)的內(nèi)側(cè)經(jīng)由導(dǎo)電性的通孔（18）與所述規(guī)定的布線導(dǎo)通，在所述保護環(huán)的外側(cè)經(jīng)由導(dǎo)電性的通孔（19）與導(dǎo)電性切片（6）導(dǎo)通。所述導(dǎo)電性切片是測試用引出布線（6）的切片，是通過切割而使得其切斷面露出的布線。

由此，在跨過保護環(huán)的外部連接端子的一方連接有導(dǎo)電性切片，在另一方連接有保護環(huán)內(nèi)的布線，因此不需要在保護環(huán)的中途形成切口。因此，即便使到達半導(dǎo)體電路的內(nèi)部的導(dǎo)電性切片從切割端面等露出，也不會使保護環(huán)的防濕性能惡化。導(dǎo)電性切片被利用于在切割前在晶片狀態(tài)下多個半導(dǎo)體電路的統(tǒng)一檢查。

[2]<由貴金屬布線材料構(gòu)成的外部連接端子、由鋁布線材料構(gòu)成的導(dǎo)電性切片>

在項1中，所述外部連接端子由貴金屬布線材料構(gòu)成，所述導(dǎo)電性切片以及所述保護環(huán)由鋁布線材料構(gòu)成。

由此，即便污染行進到位于保護環(huán)的外側(cè)的導(dǎo)電性切片以及通孔，由貴金屬布線材料構(gòu)成的外部連接端子也不受其影響，防濕性能是完全的。

[3]<切片進入從保護環(huán)的外側(cè)向內(nèi)側(cè)凹陷的凹陷部>

在項2中，所述導(dǎo)電性切片進入從所述保護環(huán)的外側(cè)向內(nèi)側(cè)凹陷的凹陷部并在上下方向與外部連接端子重疊的位置經(jīng)由導(dǎo)電性的通孔連接于外部連接端子。

由此，不需要在俯視圖中將外部連接端子擴大到保護環(huán)的外側(cè)。

[4]<導(dǎo)電性切片是從切割區(qū)域的測試焊盤延伸的布線的一部分>

在項2中，所述導(dǎo)電性切片是從在被切割的切割區(qū)域形成的測試焊盤（4）延伸的布線。

由此，與測試焊盤連接的導(dǎo)電性切片使在切割前在晶片狀態(tài)下進行半導(dǎo)體電路的統(tǒng)一檢查成為可能。

[5]<在相鄰布線層間利用圍繞導(dǎo)電通孔將包圍半導(dǎo)體電路的閉路布線彼此連接的保護環(huán)>

在項2中，所述保護環(huán)由在所述多層布線結(jié)構(gòu)的各布線層以圍繞所述半導(dǎo)體電路的外側(cè)的方式分別在上下方向重疊地配置的形成閉路的閉路布線（12_1～12_6）和將在上下方向相鄰的布線層的所述閉路布線彼此在該上下方向連接的導(dǎo)電性的圍繞通孔構(gòu)成（13_1～13_5）構(gòu)成。

由此，能夠利用各布線層的閉路布線以及圍繞通孔在半導(dǎo)體基板上將保護環(huán)形成為壁狀。

[6]<將保護環(huán)內(nèi)的最上層布線從外部的測試用引出布線用保護環(huán)分斷>

半導(dǎo)體集成電路晶片（9）在半導(dǎo)體晶片（7）上隔開配置有多個芯片形成區(qū)域（1w），所述芯片形成區(qū)域之間為切割區(qū)域（8）。各個所述芯片形成區(qū)域具有：半導(dǎo)體電路（11），形成于所述半導(dǎo)體晶片的上方，在上下具有多層布線結(jié)構(gòu)；金屬制的保護環(huán)（14），形成于所述半導(dǎo)體晶片的上方，包圍所述半導(dǎo)體電路；以及多個外部連接端子（17_1～17_n），與所述半導(dǎo)體電路具有的所述多層布線結(jié)構(gòu)的規(guī)定的布線（15）連接并在表面露出。所述切割區(qū)域具有多個測試焊盤（4）。在各個芯片形成區(qū)域所述多個外部連接端子內(nèi)的具有同一功能的規(guī)定的多個外部連接端子（17_1）在所述保護環(huán)的內(nèi)側(cè)經(jīng)由導(dǎo)電性的通孔（18）與所述規(guī)定的布線導(dǎo)通，在所述保護環(huán)的外側(cè)經(jīng)由導(dǎo)電性的通孔（19）與從所述測試焊盤引出的測試用引出布線（6）連接。

由此，在跨過保護環(huán)的外部連接端子的一方連接有導(dǎo)電性切片，在另一方連接有保護環(huán)內(nèi)的布線，因此不需要在在保護環(huán)的中途形成切口。因此，即便在晶片狀態(tài)下的檢查后利用切割使測試用引出布線的切斷面露出，也不會使保護環(huán)的防濕性能惡化。

[7]<由貴金屬布線材料構(gòu)成的外部連接端子、由鋁布線材料構(gòu)成的導(dǎo)電性切片>

在項6中，所述外部連接端子由貴金屬布線材料構(gòu)成，所述導(dǎo)電性切片以及所述保護環(huán)由鋁布線材料構(gòu)成。

由此，即便污染行進到位于保護環(huán)的外側(cè)的導(dǎo)電性切片以及通孔，由貴金屬布線材料構(gòu)成的外部連接端子也不受其影響，防濕性能是完全的。

[8]<從一個測試焊盤共同地向并列的多個芯片形成區(qū)域供給信號等>

在項7中，具有所述同一功能的規(guī)定的多個外部連接端子在該芯片形成區(qū)域?qū)ǎ╨vdd、lvss）。在所述半導(dǎo)體晶片上夾著所述切割區(qū)域配置有在一個方向排列的3個以上的所述芯片形成區(qū)域，從在所述切割區(qū)域形成的所述測試用焊盤朝向兩側(cè)的芯片形成區(qū)域引出測試用引出布線，引出的所述測試用引出布線連接于在其兩側(cè)的芯片形成區(qū)域的每一個形成的彼此具有同一功能的所述規(guī)定的外部連接端子。

由此，具有所述同一功能的規(guī)定的多個外部連接端子在該芯片形成區(qū)域?qū)ǎ虼四軌蛴兄谠谇懈顓^(qū)域內(nèi)配置的測試布線的條數(shù)和長度的縮小。進而，能夠從一個測試焊盤共同地對夾著切割區(qū)域并列的多個芯片形成區(qū)域的規(guī)定的外部連接端子供給信號或電源，所以，能夠削減在切割前在晶片狀態(tài)下推壓到測試焊盤的測試探針的端子數(shù)，或者相對于1個芯片形成區(qū)域的外部端子數(shù)的增大，能夠抑制測試探針的端子數(shù)的增大。

[9]<分配給電源或者接地的規(guī)定的外部連接端子>

在項8中，所述規(guī)定的外部連接端子是電源端子或者接地端子。

由此，關(guān)于電源或接地的供給，得到項8的作用效果。

[10]<切片進入從保護環(huán)的外側(cè)向內(nèi)側(cè)凹陷的凹陷部>

在項7中，所述測試用引出布線進入從所述保護環(huán)的外側(cè)向內(nèi)側(cè)凹陷的凹陷部并在上下方向與外部連接端子重疊的位置經(jīng)由導(dǎo)電性的通孔連接于外部連接端子。

由此，不需要在俯視圖中將外部連接端子擴大到保護環(huán)的外側(cè)。

[11]<在相鄰布線層間利用圍繞通孔將包圍半導(dǎo)體電路的閉路布線彼此連接的保護環(huán)>

在項7中，所述保護環(huán)由在所述多層布線結(jié)構(gòu)的各布線層以圍繞所述半導(dǎo)體電路的外側(cè)的方式分別在上下方向重疊地配置的形成閉路的閉路布線（12_1～12_6）和將在上下方向相鄰的布線層的所述閉路布線彼此在該上下方向連接的導(dǎo)電性的圍繞通孔（13_1～13_5）構(gòu)成。

由此，能夠利用各布線層的閉路布線以及圍繞通孔在半導(dǎo)體基板上將保護環(huán)形成為壁狀。

發(fā)明的效果

若簡單地對由在本申請中公開的發(fā)明中的代表性的發(fā)明得到的效果進行說明，則如下述那樣。

即，即便使到達半導(dǎo)體電路的內(nèi)部的導(dǎo)電性切片從切割端面露出，也不會使保護環(huán)的防濕性能惡化。

附圖說明

圖1是示出用保護環(huán)完全將保護環(huán)內(nèi)的最上層布線和保護環(huán)外部的測試用引出布線分斷的狀態(tài)的俯視圖。

圖2是圖1的a1-a1剖面圖。

圖3是示出從圖1的狀態(tài)利用切割使測試用引出布線在芯片側(cè)面露出的狀態(tài)的俯視圖。

圖4是圖3的a2-a2剖面圖。

圖5是概略地示出半導(dǎo)體集成電路晶片的一部分的俯視圖。

圖6是例示出保護環(huán)的構(gòu)圖的立體圖。

圖7是圖6的cdef面的剖面圖。

圖8是示出金凸點（bump）形成前的半導(dǎo)體集成電路晶片的一部分的縱剖面圖。

圖9是示出相對于圖8的狀態(tài)在表面進行ubm濺射的狀態(tài)的縱剖面圖。

圖10是相對于圖9的狀態(tài)在表面涂敷光致抗蝕劑的狀態(tài)的縱剖面圖。

圖11是示出針對圖10的狀態(tài)的曝光工序的縱剖面圖。

圖12是示出相對于圖11的狀態(tài)進行顯影的狀態(tài)的縱剖面圖。

圖13是示出相對于圖12的狀態(tài)進行鍍金的狀態(tài)的縱剖面圖。

圖14是示出相對于圖13的狀態(tài)除去光致抗蝕劑的狀態(tài)的縱剖面圖。

圖15是示出相對于圖14的狀態(tài)除去ubm的狀態(tài)的縱剖面圖。

圖16是示出通過保護環(huán)的切口將保護環(huán)外部的測試用引出布線連接于保護環(huán)內(nèi)的最上層布線的比較例的狀態(tài)的俯視圖。

圖17是圖16的b1-b1剖面圖。

圖18是示出從圖16的狀態(tài)利用切割使測試用引出布線在芯片側(cè)面露出的狀態(tài)的俯視圖。

圖19是圖18的b2-b2剖面圖。

具體實施方式

本發(fā)明的半導(dǎo)體集成電路晶片9如在圖5中示出其一部分那樣，在半導(dǎo)體晶片7上以矩陣狀隔開地配置有多個芯片形成區(qū)域1w，芯片形成區(qū)域1w之間為切割區(qū)域8。芯片形成區(qū)域1w是在半導(dǎo)體集成電路晶片9完成后通過切割而成為半導(dǎo)體集成電路芯片1的區(qū)域。半導(dǎo)體晶片7實際上為圓形，例如由單晶硅構(gòu)成。如圖6所示，在半導(dǎo)體集成電路芯片1中也將半導(dǎo)體晶片7的部分稱作半導(dǎo)體基板10。此處，芯片形成區(qū)域1w沒有特別限制，但是，被做成在液晶面板的顯示驅(qū)動中使用的顯示驅(qū)動器ic，具有長條狀，沿著其長邊排列有多個外部連接端子16_1～16_m、17_1～17_n。沿著一個長邊的外部連接端子17_1～17_n為液晶面板的源極驅(qū)動端子、柵極控制信號端子、顯示同步信號端子、電源端子以及接地端子等。沿著另一個長邊的外部連接端子16_1～16_m為主接口用的端子。

各個芯片形成區(qū)域1w如圖6所例示那樣，在半導(dǎo)體晶片7的上方具備半導(dǎo)體電路11，該半導(dǎo)體電路11具有mos晶體管或電容元件等的所希望的電路元件和上下的多層布線結(jié)構(gòu)，同樣地在半導(dǎo)體晶片7的上方形成有包圍半導(dǎo)體電路11的金屬制的保護環(huán)14。

半導(dǎo)體電路11按照所希望那樣利用多層布線將在半導(dǎo)體晶片7的主面形成的電路元件進行連接而具有所需要的電路功能例如顯示驅(qū)動器ic所需要的顯示控制功能。多層布線結(jié)構(gòu)沒有特別限制，但是被做成在電路元件的上方層疊的布線層l1至布線層l5的5層布線層結(jié)構(gòu)，各布線層具有構(gòu)成用于連接電路元件的布線的所希望的布線圖案，布線例如為鋁布線，各層的布線被層間絕緣膜絕緣。關(guān)于與半導(dǎo)體電路11中的電路元件以及l(fā)1至l5的布線層相關(guān)的器件結(jié)構(gòu)、制造方法，應(yīng)用公知的cmos集成電路制造技術(shù)等即可，此處省略其詳細的說明。

保護環(huán)14如圖6所例示那樣由在多層布線結(jié)構(gòu)的各布線層l1～l5以圍繞半導(dǎo)體電路11的外側(cè)的方式分別在上下方向重疊地配置的形成閉路的閉路布線12_1～12_6和將在上下方向相鄰的布線層的所述閉路布線12_1～12_6彼此在該上下方向連接的導(dǎo)電性的圍繞通孔13_1～13_5構(gòu)成。保護環(huán)14形成包圍半導(dǎo)體電路11的壁。閉路布線12_1～12_6例如由與其他的布線相同的鋁布線材料構(gòu)成。圍繞通孔13_1～13_5例如由與其他的通孔相同的鋁布線材料構(gòu)成。保護環(huán)14的縱剖面結(jié)構(gòu)如示出圖6中的cdef面的剖面的圖7那樣。保護環(huán)14的制造方法采用專利文獻2等記載的公知的制造方法即可。

切割區(qū)域8如圖5所例示那樣具有多個測試焊盤4。雖然沒有特別限制，但是測試焊盤4配置在芯片形成區(qū)域1w的短邊的旁邊的切割區(qū)域8。從測試焊盤4起在其左右測試用引出布線6延伸到芯片形成區(qū)域1w。雖然沒有特別限制，但是測試用引出布線6連接于圖5的右側(cè)的芯片形成區(qū)域1w的外部連接端子17_1，并且連接于圖5的左側(cè)的芯片形成區(qū)域1w的外部連接端子17_n。芯片形成區(qū)域1w的外部連接端子17_1、17_n在芯片形成區(qū)域1w的內(nèi)部利用電源布線lvdd或者接地布線lvss導(dǎo)通。因此，如根據(jù)圖5明確的那樣，對配置成左右一列的多個芯片形成區(qū)域能夠從配置于同列的任意一個測試焊盤4供給電源或接地。不需要按每個芯片形成區(qū)域1w從測試焊盤4單獨地供給電源或接地。即，為了統(tǒng)一檢查多個芯片形成區(qū)域1w的半導(dǎo)體電路11，測試焊盤4是有用的。

本實施方式的特征的結(jié)構(gòu)是在不將保護環(huán)14在中途分斷的情況下將測試焊盤4連接于規(guī)定的外部連接端子17_1的結(jié)構(gòu)。如示出其連接部的平面結(jié)構(gòu)的圖1以及示出圖1的a1-a1剖面的圖2那樣，外部連接端子17_1在保護環(huán)14的內(nèi)側(cè)經(jīng)由導(dǎo)電性的通孔18與規(guī)定的最上層布線15導(dǎo)通，在保護環(huán)的外側(cè)經(jīng)由導(dǎo)電性的通孔19連接于從所述測試焊盤4引出的測試用引出布線6。規(guī)定的最上層布線15、測試焊盤4以及測試用引出布線6例如使用鋁布線材料分別形成于最上層的布線層。在俯視圖中通孔19位于保護環(huán)14之外。即，測試用引出布線6進入從保護環(huán)14的外側(cè)向內(nèi)側(cè)凹陷的凹陷部14a，在上下方向與外部連接端子17_1重疊的位置，測試用引出布線6經(jīng)由通孔19連接于外部連接端子17_1。在圖1以及圖2中，切斷線d的左側(cè)通過切割而被切斷。測試用引出布線6在中途被切斷，從半導(dǎo)體集成電路芯片1的側(cè)面露出。在圖3中示出從圖1的狀態(tài)利用切割而使測試用引出布線在芯片側(cè)面露出的狀態(tài)，在圖4中示出其a2-a2剖面。此外，除了測試焊盤4、外部連接端子17之外，覆蓋半導(dǎo)體集成電路晶片的鈍化膜在圖1以及圖3中省略圖示。

外部連接端子17由貴金屬布線材料構(gòu)成，例如作為金凸點而實現(xiàn)。在圖8中例示出金凸點形成前的半導(dǎo)體集成電路晶片的一部分。最上層布線15形成為鋁焊盤。21是l4布線層的鋁布線。20是在鋁布線21的表面背面形成的由tin構(gòu)成的勢壘金屬，防止由鋁的侵蝕引起的惡化。對于圖8的狀態(tài)在表面濺射凸點下金屬（ubm）23（圖9），在其上涂敷光致抗蝕劑30（圖10），使用光掩模31對表面進行曝光（圖11）。曝光后進行顯影，由此，在未曝光部形成有開口32（圖12）。接著，將剩余的光致抗蝕劑30作為掩模在開口32進行鍍金（圖13），然后，將光致抗蝕劑30除去（圖14），將露出的ubm除去（圖15）。由此，能夠由金凸點構(gòu)成外部連接端子17。由金凸點構(gòu)成的外部連接端子17的厚度為10～12μm，其下的最上層布線15或閉路布線12_1～12_6等的布線的厚度為數(shù)千埃。如根據(jù)上述明確的那樣可知通孔18、19也作為金凸點的制造的一環(huán)而形成即可。

如上述那樣構(gòu)成的半導(dǎo)體集成電路晶片7能夠從一個測試焊盤4共同地對并列的多個芯片形成區(qū)域1w供給信號或電源等。即，具有同一功能的規(guī)定的多個外部連接端子17_1、17_n如圖5所例示那樣在該芯片形成區(qū)域1w導(dǎo)通，因此，能夠從一個測試焊盤4共同地對夾著切割區(qū)域8并列的多個芯片形成區(qū)域1w的規(guī)定的外部連接端子17_1、17_n供給信號或電源。因此，能夠削減在切割前在晶片狀態(tài)下推壓到測試焊盤的測試探針的端子數(shù)，或者相對于1個芯片形成區(qū)域1w的外部端子數(shù)的增大，能夠抑制測試探針的端子數(shù)的增大。進而，外部連接端子17_1、17_n如圖5那樣在芯片形成區(qū)域1w導(dǎo)通發(fā)揮將在切割區(qū)域內(nèi)配置的測試布線的條數(shù)和長度縮小的作用。

此外，如上述那樣構(gòu)成的半導(dǎo)體集成電路晶片將保護環(huán)14的內(nèi)側(cè)的最上層布線15從保護環(huán)14的外側(cè)的測試用引出布線6用保護環(huán)分斷。即，在跨過保護環(huán)14的外部連接端子17_1的一方連接有測試用引出布線6，在另一方連接有保護環(huán)14的內(nèi)側(cè)的最上層布線15，因此不需要在保護環(huán)14中在中途形成切口。因此，即便在切割后的半導(dǎo)體集成電路芯片1中使到達半導(dǎo)體電路11的內(nèi)部的測試用引出布線的導(dǎo)電性切片6從切割端面等露出，也不會使保護環(huán)14的防濕性能惡化。如圖3所例示那樣，沿著露出的導(dǎo)電性切片6進入的水分、氯離子被保護環(huán)14阻擋，阻止侵入其內(nèi)部。由于與導(dǎo)電性切片6連接的通孔19、外部連接端子17_1由金凸點形成，所以，其自身難以被腐蝕，即便污染行進到了位于保護環(huán)的外側(cè)的導(dǎo)電性切片6，由貴金屬布線材料構(gòu)成的導(dǎo)電性通孔19以及外部連接端子17_1也不受其影響，防濕性能是完全的。

相對于此，如圖16以及圖17的比較例那樣，在通過保護環(huán)43的切口43a將保護環(huán)43的外側(cè)的測試用引出布線42連接于保護環(huán)43的內(nèi)側(cè)的最上層布線40的情況下，如圖18以及圖19那樣，沿著切割后露出的導(dǎo)電性切片42進入的水分、氯離子通過切口43a侵入到保護環(huán)43的內(nèi)部。由此，即便通孔18、外部連接端子17_1由金凸點形成，如果污染行進到了構(gòu)成其根基的最上層布線40，那么外部連接端子17_1和最上層布線40的導(dǎo)通變得不穩(wěn)定，進而，如果腐蝕擴展，那么在其他部分也產(chǎn)生不良。

如圖1所例示那樣，測試用引出布線（導(dǎo)電性切片）6進入從保護環(huán)14的外側(cè)向內(nèi)側(cè)凹陷的凹陷部14a，因此，即便形成導(dǎo)電性通孔19，也不需要在俯視圖中將外部連接端子17_1擴大到保護環(huán)14的外側(cè)。

以上基于實施方式具體地對本發(fā)明人的發(fā)明進行了說明，但是，本發(fā)明并不限于此，當然能夠在不脫離其宗旨的范圍內(nèi)進行各種變更。

例如，在上述說明中將在與長條狀的芯片形成區(qū)域的短邊對置的位置的切割區(qū)域配置測試焊盤的情況作為一例，但是，本發(fā)明并不限于此，在將在與芯片形成區(qū)域的長邊對置的位置的切割區(qū)域配置的測試焊盤連接于芯片形成區(qū)域內(nèi)的保護環(huán)內(nèi)部的情況下，進而在這二者的情況下當然都能夠應(yīng)用。此外，應(yīng)用本發(fā)明的外部連接端子不限于電源以及接地用，也可以是數(shù)據(jù)、地址、控制信號以及參考電壓等無論哪種信號或電壓用的外部連接端子。

貴金屬布線材料不限于金，也可以是鉑等。關(guān)于鋁布線材料，能夠使用銅布線材料或硅化物等各種布線材料。多個布線結(jié)構(gòu)不限于5層，能夠采用其以外的布線層數(shù)。

此外，導(dǎo)電性通孔18、19不需要是貴金屬。也可以使用鋁布線材料形成。

附圖標記說明

1半導(dǎo)體集成電路芯片

1w芯片形成區(qū)域

4測試焊盤

6測試用引出布線（導(dǎo)電性切片）

7半導(dǎo)體晶片

8切割區(qū)域

9半導(dǎo)體集成電路晶片

11半導(dǎo)體電路

l1～l5布線層

12_1～12_6閉路布線

13_1～13_5圍繞通孔

14保護環(huán)

14a凹陷部

15規(guī)定的最上層布線

16_1～16_m、17_1～17_n外部連接端子

lvdd電源布線

lvss接地布線

18導(dǎo)電性的通孔

19導(dǎo)電性的通孔

20由tin構(gòu)成的勢壘金屬

21l4布線層的鋁布線

23凸點下金屬（ubm）

30光致抗蝕劑

31光掩模

32開口

40最上層布線

42測試用引出布線

43保護環(huán)

43a切口。