本發(fā)明涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種扇出型晶圓級封裝結(jié)構(gòu)及其制備方法。

背景技術(shù)：

更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標(biāo)。在未來，集成電路封裝將通過不斷減小最小特征尺寸來提高各種電子元器件的集成密度。目前，先進的封裝方法包括：晶圓片級芯片規(guī)模封裝(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圓級封裝(Fan-Out Wafer Level Package，F(xiàn)OWLP)，倒裝芯片(Flip Chip)，疊層封裝(Package on Package，POP)等等。

扇出型晶圓級封裝是一種晶圓級加工的嵌入式芯片封裝方法，是目前一種輸入/輸出端口(I/O)較多、集成靈活性較好的先進封裝方法之一。扇出型晶圓級封裝相較于常規(guī)的晶圓級封裝具有其獨特的優(yōu)點：①I/O間距靈活，不依賴于芯片尺寸；②只使用有效裸片(die)，產(chǎn)品良率提高；③具有靈活的3D封裝路徑，即可以在頂部形成任意陣列的圖形；④具有較好的電性能及熱性能；⑤高頻應(yīng)用；⑥容易在重新布線層(RDL)中實現(xiàn)高密度布線。

目前，扇出型晶圓級封裝方法一般為：提供載體，在載體表面形成粘合層；第一介電層在粘合層上光刻、電鍍出重新布線層(Redistribution Layers，RDL)；采用芯片鍵合/倒裝芯片工藝將半導(dǎo)體芯片安裝在重新布線層上；進行整體烘干；進行毛細管底部填充(CUF)；再次進行整體烘干；采用注塑工藝將半導(dǎo)體芯片塑封于塑封材料層中；塑封研磨、開通孔；填充通孔；光刻、電鍍出球下金屬化層；進行植球回流，形成焊球陣列；移除載體。其中，倒裝芯片和重新布線層之間的連接縫隙需要使用大量裝載填充顆粒的毛細管底部填充材料進行毛細管底部填充，底部填充對倒裝芯片器件的可靠性非常重要，它可以避免倒裝芯片器件因芯片和有機基質(zhì)之間的熱膨脹系數(shù)失配(CTE)而發(fā)生故障。

然而，隨著半導(dǎo)體行業(yè)的發(fā)展，上述扇出型晶圓級封裝方法以及得到的扇出型晶圓級封裝結(jié)構(gòu)越來越無法滿足封裝需求。一方面，工藝較繁瑣，成本較高，逐漸無法滿足集成電路的封裝需求。另一方面，隨著半導(dǎo)體器件的集成密度越來越高，倒裝芯片和重新布線層之間的連接縫隙也變得越來越小，毛細管底部填充材料無法順暢而迅速地流入這些狹窄縫隙，導(dǎo)致工藝難度提高；并且，扇出型晶圓級封裝結(jié)構(gòu)中的毛細管底部填充層6’和注塑層6存在接觸界面，如圖1中所示的A部分，該部分很容易在受到應(yīng)力作用時出現(xiàn)界面分層，從而嚴重影響封裝結(jié)構(gòu)的可靠性。

因此，如何解決上述問題，提供一種工藝更簡單、低成更本、可靠性更好、且更適應(yīng)高集成度器件封裝的扇出型晶圓級封裝結(jié)構(gòu)及其制備方法實屬必要。

技術(shù)實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種扇出型晶圓級封裝結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中扇出型晶圓級封裝方法的工藝繁瑣，難度和成本較高，且封裝結(jié)構(gòu)存在界面分層風(fēng)險，影響可靠性的問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種扇出型晶圓級封裝結(jié)構(gòu)，其中，所述扇出型晶圓級封裝結(jié)構(gòu)至少包括：

重新布線層；

鍵合于所述重新布線層上表面的至少一個倒裝芯片及形成于所述重新布線層上表面的至少兩個第一凸塊，所述倒裝芯片和所述第一凸塊均與所述重新布線層實現(xiàn)電性連接，且所述第一凸塊的頂部高于所述倒裝芯片的頂部；

形成于所述重新布線層上表面的填充滿所述倒裝芯片和所述重新布線層之間的連接縫隙并包裹所述倒裝芯片及所述第一凸塊的一部分的塑封層；以及

形成于所述重新布線層下表面的第二凸塊。

優(yōu)選地，所述重新布線層至少包括：

多個第一焊盤；

覆蓋于所述第一焊盤上表面和側(cè)壁的第一介電層；

形成于所述第一介電層內(nèi)的能夠與所述第一焊盤實現(xiàn)電性連接的金屬布線層，其中，所述金屬布線層為單層金屬層或多層金屬層；

形成于所述第一介電層上表面的能夠與所述金屬布線層實現(xiàn)電性連接的多個下金屬化層，最終得到所述重新布線層；

其中，所述倒裝芯片鍵合于所述下金屬化層的上表面，且通過所述下金屬化層實現(xiàn)與所述重新布線層的電性連接。

優(yōu)選地，所述倒裝芯片至少包括：

裸芯片；

形成于所述裸芯片上表面的連接層；以及

形成于所述連接層上的互聯(lián)凸塊，且所述互聯(lián)凸塊通過所述連接層實現(xiàn)與所述裸芯片的電性連接；

其中，所述倒裝芯片通過所述互聯(lián)凸塊鍵合于所述下金屬化層的上表面，從而實現(xiàn)與所述重新布線層的電性連接。

優(yōu)選地，所述連接層至少包括：

形成于所述裸芯片上表面的多個第二焊盤；

覆蓋于所述芯片上表面以及每個第二焊盤兩端的第二介電層；以及

形成于所述第二介電層上表面的絕緣層。

優(yōu)選地，所述互聯(lián)凸塊形成于每個第二焊盤的上表面并覆蓋部分絕緣層，且所述互聯(lián)凸塊通過所述第二焊盤實現(xiàn)與所述裸芯片的電性連接。

優(yōu)選地，所述第一凸塊、所述第二凸塊和所述互聯(lián)凸塊分別為由金屬柱及形成于所述金屬柱上表面的金屬帽組成的金屬組合結(jié)構(gòu)，或者所述第一凸塊、所述第二凸塊和所述互聯(lián)凸塊分別為金屬焊料球。

優(yōu)選地，所述金屬柱采用Cu或Ni金屬材料，所述金屬帽和所述金屬焊料球分別采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料。

優(yōu)選地，所述第一介電層和所述第二介電層均采用低k介電材料。

優(yōu)選地，所述塑封層采用聚酰亞胺、硅膠以及環(huán)氧樹脂中的一種固化材料。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種扇出型晶圓級封裝結(jié)構(gòu)的制備方法，其中，所述扇出型晶圓級封裝結(jié)構(gòu)的制備方法至少包括如下步驟：

提供一載體，于所述載體上形成粘合層；

于所述粘合層的上表面形成重新布線層；

于所述重新布線層的上表面鍵合至少一個倒裝芯片并形成至少兩個第一凸塊，所述倒裝芯片和所述第一凸塊均與所述重新布線層實現(xiàn)電性連接，且所述第一凸塊的頂部高于所述倒裝芯片的頂部；

于所述重新布線層的上表面形成填充滿所述倒裝芯片和所述重新布線層之間的連接縫隙并包裹所述倒裝芯片及所述第一凸塊的一部分的塑封層；

去除所述載體和所述粘合層；

于所述重新布線層的下表面形成第二凸塊。

優(yōu)選地，于所述粘合層的上表面形成重新布線層，具體方法為：

于所述粘合層的上表面形成多個第一焊盤；

于所述粘合層的上表面形成覆蓋所述第一焊盤上表面和側(cè)壁的第一介電層；

于所述第一介電層內(nèi)形成能夠與所述第一焊盤實現(xiàn)電性連接的金屬布線層，其中，所述金屬布線層為單層金屬層或多層金屬層；

于所述第一介電層的上表面形成能夠與所述金屬布線層實現(xiàn)電性連接的多個下金屬化層，最終得到所述重新布線層；

其中，所述倒裝芯片鍵合于所述下金屬化層的上表面，且通過所述下金屬化層實現(xiàn)與所述重新布線層的電性連接。

優(yōu)選地，所述倒裝芯片至少包括：裸芯片；形成于所述裸芯片上表面的連接層；以及形成于所述連接層上的互聯(lián)凸塊，且所述互聯(lián)凸塊通過所述連接層實現(xiàn)與所述裸芯片的電性連接；其中，所述倒裝芯片通過所述互聯(lián)凸塊鍵合于所述下金屬化層的上表面，從而實現(xiàn)與所述重新布線層的電性連接；其中，于所述重新布線層的上表面鍵合所述倒裝芯片，具體方法為：

于所述互聯(lián)凸塊的上表面或者所述下金屬化層的上表面形成助焊劑膠層；

將所述互聯(lián)凸塊的頂部對準(zhǔn)所述下金屬化層所在的位置，然后進行回流焊接，從而使所述倒裝芯片通過所述互聯(lián)凸塊鍵合于所述下金屬化層的上表面。

優(yōu)選地，所述金屬布線層采用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。

優(yōu)選地，在所述重新布線層的上表面形成所述塑封層時，所述塑封層通過模塑底部填充法一體成型，以使所述倒裝芯片和所述重新布線層之間的連接縫隙被填充滿，同時使所述倒裝芯片及所述第一凸塊的一部分被包裹??；其中，所述第一凸塊的另一部分被暴露于所述塑封層外。

優(yōu)選地，所述載體采用硅、玻璃、氧化硅、陶瓷、聚合物以及金屬中的一種材料或兩種以上的復(fù)合材料。

如上所述，本發(fā)明的扇出型晶圓級封裝結(jié)構(gòu)及其制備方法，具有以下有益效果：本發(fā)明的封裝結(jié)構(gòu)中的塑封層填充滿倒裝芯片和重新布線層之間的連接縫隙并包裹倒裝芯片，為倒裝芯片和重新布線層之間提供了無縫隙粘合以及良好的接合結(jié)構(gòu)，避免了界面分層的風(fēng)險，提高了封裝結(jié)構(gòu)的可靠性，更適用于高集成度器件封裝。并且，本發(fā)明采用塑封材料進行底部填充，塑封材料可以順暢而迅速地流入倒裝芯片和重新布線層之間的連接縫隙，降低了工藝難度，使得倒裝芯片和重新布線層之間的連接縫隙可以更小。并且，本發(fā)明的方法更易制備，有利于簡化工藝流程，降低成本，提高封裝效率，提高集成度和成品率。

附圖說明

圖1顯示為本發(fā)明現(xiàn)有技術(shù)的扇出型晶圓級封裝結(jié)構(gòu)中的毛細管底部填充層和注塑層之間存在接觸界面的示意圖。

圖2顯示為本發(fā)明第一實施方式的扇出型晶圓級封裝結(jié)構(gòu)示意圖。

圖3顯示為本發(fā)明第一實施方式的扇出型晶圓級封裝結(jié)構(gòu)中倒裝芯片的結(jié)構(gòu)示意圖。

圖4顯示為本發(fā)明第二實施方式的扇出型晶圓級封裝結(jié)構(gòu)的制備方法的流程示意圖。

圖5～圖11顯示為本發(fā)明第二實施方式的扇出型晶圓級封裝方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。

元件標(biāo)號說明

1 載體

2 粘合層

3 重新布線層

31 第一焊盤

32 第一介電層

33 金屬布線層

34 下金屬化層

4 倒裝芯片

100 裸芯片

200 連接層

201 第二焊盤

202 第二介電層

203 絕緣層

500 互聯(lián)凸塊

501 金屬柱

502 金屬帽

5 第一凸塊

6 塑封層

6’ 毛細管底部填充層

7 第二凸塊

S1～S6 步驟

具體實施方式

以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。

請參閱圖2，本發(fā)明的第一實施方式涉及一種扇出型晶圓級封裝結(jié)構(gòu)。需要說明的是，本實施方式中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

如圖2所示，本實施方式的扇出型晶圓級封裝結(jié)構(gòu)，其至少包括：

重新布線層3；

鍵合于重新布線層3上表面的至少一個倒裝芯片4及形成于重新布線層3上表面的至少兩個第一凸塊5，倒裝芯片4和第一凸塊5均與重新布線層3實現(xiàn)電性連接，且第一凸塊5的頂部高于倒裝芯片4的頂部；

形成于重新布線層3上表面的填充滿倒裝芯片4和重新布線層3之間的連接縫隙并包裹倒裝芯片4及第一凸塊5的一部分的塑封層6；以及

形成于重新布線層3下表面的第二凸塊7。

本實施方式的扇出型晶圓級封裝結(jié)構(gòu)中，塑封層6填充滿倒裝芯片4和重新布線層3之間的連接縫隙并包裹倒裝芯片，一方面能夠保護倒裝芯片4和重新布線層3之間的互聯(lián)部分，另一方面為倒裝芯片和重新布線層之間提供了無縫隙粘合以及良好的接合結(jié)構(gòu)，具有良好的封裝效果，避免了界面分層的風(fēng)險，提高了封裝結(jié)構(gòu)的可靠性，更適用于高集成度器件封裝，在半導(dǎo)體封裝領(lǐng)域具有廣泛的應(yīng)用前景。此外，在形成塑封層6時，采用塑封材料進行底部填充，塑封材料可以順暢而迅速地流入倒裝芯片4和重新布線層3之間的連接縫隙，降低了工藝難度，能夠用于更小的連接縫隙。

在本實施方式中，請繼續(xù)參閱圖2，重新布線層3至少包括：

多個第一焊盤31；

覆蓋于第一焊盤31上表面和側(cè)壁的第一介電層32；

形成于第一介電層32內(nèi)的能夠與第一焊盤31實現(xiàn)電性連接的金屬布線層33，其中，金屬布線層33為單層金屬層或多層金屬層；

形成于第一介電層32上表面的能夠與金屬布線層33實現(xiàn)電性連接的多個下金屬化層34，最終得到重新布線層3；

其中，倒裝芯片4鍵合于下金屬化層34的上表面，且通過下金屬化層34實現(xiàn)與重新布線層3的電性連接。

在本實施方式中，金屬布線層33可以為單層金屬層或多層金屬層。作為示例，金屬布線層33可以采用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。

另外，在本實施方式中，第二凸塊7形成于第一焊盤31的下表面，并通過第一焊盤31實現(xiàn)與重新布線層3的電性連接。

在本實施方式中，如圖3所示，倒裝芯片4至少包括：

裸芯片100；

形成于裸芯片100上表面的連接層200；以及

形成于連接層200上的互聯(lián)凸塊500，且互聯(lián)凸塊500通過連接層200實現(xiàn)與裸芯片100的電性連接；

其中，倒裝芯片4通過互聯(lián)凸塊500鍵合于下金屬化層34的上表面，從而實現(xiàn)與重新布線層3的電性連接。塑封層6填充滿倒裝芯片4和重新布線層3之間的連接縫隙，從而能夠有效保護倒裝芯片4的互聯(lián)凸塊500。

其中，連接層至少包括：

形成于裸芯片100上表面的多個第二焊盤201；

覆蓋于裸芯片100上表面以及每個第二焊盤201兩端的第二介電層202；以及

形成于第二介電層202上表面的絕緣層203。

其中，互聯(lián)凸塊500形成于每個第二焊盤201的上表面并覆蓋部分絕緣層203，且互聯(lián)凸塊500通過第二焊盤201實現(xiàn)與裸芯片100的電性連接。

作為示例，絕緣層203可以采用二氧化硅或者PET等材料。

另外，需要解釋的是，雖然圖3所示的結(jié)構(gòu)示意圖中僅包括兩個第二焊盤201、兩個互聯(lián)凸塊500，但圖3僅為為了具體解釋倒裝芯片4所繪制的簡易示意圖，實際上，本實施方式中的倒裝芯片可以包含多個第二焊盤201、多個互聯(lián)凸塊500，并不以圖3所示的結(jié)構(gòu)示意圖為限制。

另外，在本實施方式的一個優(yōu)選方案中，互聯(lián)凸塊500為由金屬柱501及形成于金屬柱501上表面的金屬帽502組成的金屬組合結(jié)構(gòu)。而第一凸塊5和第二凸塊7也可以采用與互聯(lián)凸塊500相同的金屬組合結(jié)構(gòu)。在第一凸塊5為由金屬柱501及形成于金屬柱501上表面的金屬帽502組成的金屬組合結(jié)構(gòu)時，塑封層6包裹第一凸塊5的金屬柱部分，第一凸塊5的金屬帽部分暴露于塑封層6外。

作為示例，金屬柱501可以采用Cu或Ni金屬材料。其中，金屬柱501優(yōu)選采用Cu柱。

作為示例，金屬帽502可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

而在本實施方式的另一個方案中，互聯(lián)凸塊500也可以為金屬焊料球(solder ball)。而第一凸塊5和第二凸塊7也可以為金屬焊料球。在第一凸塊5為金屬焊料球時，塑封層6包裹第一凸塊5的一部分，第一凸塊5的頂端暴露于塑封層6外，暴露于塑封層6外的第一凸塊5的頂端高度可以根據(jù)需要進行調(diào)整。

作為示例，金屬焊料球可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

相對于第一凸塊5僅為金屬焊料球的方案，第一凸塊5為金屬柱結(jié)合金屬帽的方案更有利于節(jié)約封裝面積。

在本實施方式中，第一介電層32和第二介電層202均采用低k介電材料。作為示例，第一介電層32和第二介電層202可以采用環(huán)氧樹脂、硅膠、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一種材料。

作為示例，塑封層6采用聚酰亞胺、硅膠以及環(huán)氧樹脂中的一種固化材料。

塑封層6不僅起到塑封倒裝芯片4的作用，其結(jié)合第一凸塊5，可以實現(xiàn)堆疊型封裝。

此外，本實施方式的扇出型晶圓級封裝結(jié)構(gòu)不僅具有堆疊型封裝能力，也具有多樣封裝體結(jié)合能力。封裝體可以直接鍵合于暴露在塑封層6外的第一凸塊5的頂端，也可以直接鍵合于第二凸塊，封裝效率得到了提高，封裝過程也更簡單，從而降低成本。其中，封裝體可根據(jù)需要選擇類型和鍵合位置，從而滿足多樣的應(yīng)用需求。

由上可見，本實施方式的封裝結(jié)構(gòu)扇出型晶圓級，通過塑封層填充滿倒裝芯片和重新布線層之間的連接縫隙并包裹倒裝芯片，為倒裝芯片和重新布線層之間提供了無縫隙粘合以及良好的接合結(jié)構(gòu)，避免了界面分層的風(fēng)險，提高了封裝結(jié)構(gòu)的可靠性，具有良好的封裝效果，更適用于高集成度器件封裝，在半導(dǎo)體封裝領(lǐng)域具有廣泛的應(yīng)用前景。并且，采用塑封材料進行底部填充，塑封材料可以順暢而迅速地流入倒裝芯片和重新布線層之間的連接縫隙，降低了工藝難度，使得倒裝芯片和重新布線層之間的連接縫隙可以更小。

請參閱圖4-圖10，本發(fā)明第二實施方式涉及一種扇出型晶圓級封裝結(jié)構(gòu)的制備方法，用于制備本發(fā)明第一實施方式所涉及的扇出型晶圓級封裝結(jié)構(gòu)。

如圖4所示，本實施方式的扇出型晶圓級封裝結(jié)構(gòu)的制備方法至少包括如下步驟：

步驟S1，提供一載體100，于載體上形成粘合層，如圖5所示。

在本實施方式中，載體1為后續(xù)制作粘合層2、重新布線層3、塑封層6等提供剛性的結(jié)構(gòu)或基體。作為示例，載體100可以采用硅、玻璃、氧化硅、陶瓷、聚合物以及金屬中的一種材料或兩種以上的復(fù)合材料，其形狀可以為晶圓形、方形或其它任意所需形狀。

在本實施方式中，粘合層2在后續(xù)工藝中作為重新布線層3與載體1之間的分離層，其最好選用具有光潔表面的粘合材料制成，其必須與重新布線層3具有一定的結(jié)合力，以保證重新布線層3在后續(xù)工藝中不會產(chǎn)生移動等情況，另外，其與載體1亦具有較強的結(jié)合力，一般來說，其與載體1的結(jié)合力需要大于與重新布線層3的結(jié)合力。作為示例，粘合層2的材料選自雙面均具有粘性的膠帶或通過旋涂工藝制作的粘合膠等。膠帶優(yōu)選采用UV膠帶，其在UV光照射后很容易被撕離。在其它實施方式中，粘合層2也可選用物理氣相沉積法或化學(xué)氣相沉積法指的的其他材料層，如環(huán)氧樹脂(Epoxy)、硅橡膠(silicone rubber)、聚酰亞胺(PI)、聚苯并惡唑(PBO)、苯并環(huán)丁烯(BCB)等。在后續(xù)分離載體1時，可采用濕法腐蝕、化學(xué)機械研磨等方法去除粘合層2。

步驟S2，于粘合層2的上表面形成重新布線層3，如圖6所示。

步驟S3，于重新布線層的上表面鍵合至少一個倒裝芯片并形成至少兩個第一凸塊，倒裝芯片和第一凸塊均與重新布線層實現(xiàn)電性連接，且第一凸塊的頂部高于倒裝芯片的頂部，如圖7和圖8所示。

在本實施方式中，步驟S2的具體方法為：

步驟S201，于粘合層2的上表面形成多個第一焊盤31。

步驟S202，于粘合層2的上表面形成覆蓋第一焊盤31上表面和側(cè)壁的第一介電層32。

步驟S203，于第一介電層32內(nèi)形成能夠與第一焊盤31實現(xiàn)電性連接的金屬布線層33，其中，金屬布線層33為單層金屬層或多層金屬層。

步驟S204，于第一介電層32的上表面形成能夠與金屬布線層33實現(xiàn)電性連接的多個下金屬化層34，最終得到重新布線層3，如圖6所示；其中，倒裝芯片4鍵合于下金屬化層34的上表面，且通過下金屬化層34實現(xiàn)與重新布線層3的電性連接，如圖7所示。

作為示例，第一焊盤31可以采用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料。

在本實施方式中，金屬布線層201可以為單層金屬層或多層金屬層，多層金屬層可采用交替制備第一介電層與金屬層的方式得到。作為示例，金屬布線層201可以采用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料，并可選用物理氣相沉積法(PVD)、化學(xué)氣相沉積法(CVD)、濺射法、電鍍及化學(xué)鍍中的至少一種方法形成。

在本實施方式中，第一介電層32采用低k介電材料。作為示例，第一介電層32可以采用環(huán)氧樹脂、硅膠、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一種材料，并可以采用諸如旋涂、CVD、等離子增強CVD等工藝形成第一介電層。

作為示例，下金屬化層(Under Bump Metallization，UBM)34可以是由一層導(dǎo)電層構(gòu)成，也可以是由多層導(dǎo)電層構(gòu)成，導(dǎo)電層可以采用銅、鋁、鎳、金、銀、鈦中的一種材料或兩種以上的組合材料，并可以采用PVD、CVD、電鍍、化學(xué)鍍層或者其他金屬沉積工藝制備。

如圖3所示，倒裝芯片4至少包括：裸芯片100；形成于裸芯片100上表面的連接層200；以及形成于連接層200上的互聯(lián)凸塊500，且互聯(lián)凸塊500通過連接層200實現(xiàn)與裸芯片100的電性連接；其中，倒裝芯片4通過互聯(lián)凸塊500鍵合于下金屬化層34的上表面，從而實現(xiàn)與重新布線層3的電性連接。其中，步驟S3中的于重新布線層的上表面鍵合倒裝芯片，具體方法為：

于互聯(lián)凸塊500的上表面或者下金屬化層34的上表面形成助焊劑膠層；

將互聯(lián)凸塊500的頂部對準(zhǔn)下金屬化層34所在的位置，然后進行回流焊接，從而使倒裝芯片4通過互聯(lián)凸塊500鍵合于下金屬化層34的上表面。

需要解釋的是，助焊劑膠層可以清除互聯(lián)凸塊500和下金屬化層34表面上的氧化層，提高焊劑的潤濕效果和接合的可靠性。助焊劑膠層可以采用浸沾或者噴涂等方式形成，應(yīng)盡可能薄和均勻。

另外，倒裝芯片4可包含多種電路結(jié)構(gòu)，在本實施方式中，可以鍵合多個相同類型的倒裝芯片4，也可以鍵合多個不同類型的倒裝芯片4，可根據(jù)需要進行選擇。當(dāng)多個倒裝芯片4的高度不一致時，第一凸塊5的頂部高于所有倒裝芯片4的頂部。

本實施方式的扇出型晶圓級封裝結(jié)構(gòu)的制備方法首先在載體1上制作重新布線層3，然后再將倒裝芯片4與重新布線層3連接，避免了傳統(tǒng)塑封過程中因塑封材料加熱固化過程中的收縮使得芯片與重新布線層發(fā)生偏移的問題，大幅提高了良率。

步驟S4，于重新布線層3的上表面形成填充滿倒裝芯片4和重新布線層3之間的連接縫隙并包裹倒裝芯片4及第一凸塊5的一部分的塑封層6，如圖9所示。

其中，在重新布線層3的上表面形成塑封層6時，塑封層6通過模塑底部填充法一體成型，以使倒裝芯片4和重新布線層3之間的連接縫隙被填充滿，同時使倒裝芯片4及第一凸塊5的一部分被包裹住，而第一凸塊5的另一部分(頂端部分)被暴露于塑封層6外。塑封層6一方面能夠保護倒裝芯片4和重新布線層3之間的互聯(lián)凸塊500，另一方面為倒裝芯片4和重新布線層3之間提供了無縫隙粘合以及良好的接合結(jié)構(gòu)，具有良好的封裝效果，避免了界面分層的風(fēng)險，提高了封裝結(jié)構(gòu)的可靠性，更適用于高集成度器件封裝，在半導(dǎo)體封裝領(lǐng)域具有廣泛的應(yīng)用前景。此外，在形成塑封層6時，采用塑封材料進行模塑底部填充，塑封材料可以順暢而迅速地流入倒裝芯片4和重新布線層3之間的連接縫隙，不會像現(xiàn)有技術(shù)的毛細管底部填充材料那樣受到限制，降低了工藝難度，能夠用于更小的連接縫隙，更適用于堆疊架構(gòu)。

作為示例，塑封層6可以采用聚酰亞胺、硅膠以及環(huán)氧樹脂中的一種固化材料，且塑封層6的形成可以采用旋涂工藝、注塑工藝、壓縮成型工藝、印刷工藝、傳遞模塑工藝、液體密封劑固化成型工藝、以及真空層壓工藝等。塑封層6還可以有效保證倒裝芯片4不受外界污染。

作為示例，通過控制塑封層6的成型工藝來控制塑封層6的厚度，無需后續(xù)再進行研磨工藝減薄其厚度，大大節(jié)約了工藝成本。

在本實施方式中，第一凸塊5頂部暴露于塑封層外，可以根據(jù)需要直接鍵合各種封裝體，避免了塑封層的減薄與激光開孔過程，不僅節(jié)省了材料、降低了污染，也避免了減薄過程導(dǎo)致電路結(jié)構(gòu)的損壞。

步驟S5，去除載體1和粘合層2，暴露重新布線層3的下表面，即暴露第一焊盤31的下表面，如圖10所示。

作為示例，載體1可以采用研磨工藝、減薄工藝等進行去除。

步驟S6，于重新布線層3的下表面形成第二凸塊7，第二凸塊7形成于第一焊盤31的下表面，并通過第一焊盤31實現(xiàn)與重新布線層3的電性連接，如圖11所示。

另外，在本實施方式的一個優(yōu)選方案中，互聯(lián)凸塊500為由金屬柱501及形成于金屬柱501上表面的金屬帽502組成的金屬組合結(jié)構(gòu)。而第一凸塊5和第二凸塊7也可以采用與互聯(lián)凸塊500相同的金屬組合結(jié)構(gòu)。在第一凸塊5為由金屬柱501及形成于金屬柱501上表面的金屬帽502組成的金屬組合結(jié)構(gòu)時，塑封層6包裹第一凸塊5的金屬柱部分，第一凸塊5的金屬帽部分暴露于塑封層6外。

作為示例，金屬柱501可以采用Cu或Ni金屬材料。其中，金屬柱501優(yōu)選采用Cu柱?？赏ㄟ^常規(guī)的厚光阻光刻、顯影、金屬沉積等工藝形成金屬柱501，也可通過微壓印、金屬沉積等工藝形成金屬柱501。

作為示例，金屬帽502可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

而在本實施方式的另一個方案中，互聯(lián)凸塊500也可以為金屬焊料球(solder ball)。而第一凸塊5和第二凸塊7也可以為金屬焊料球。在第一凸塊5為金屬焊料球時，塑封層6包裹第一凸塊5的一部分，第一凸塊5的頂端暴露于塑封層6外，暴露于塑封層6外的第一凸塊5的頂端高度可以根據(jù)需要進行調(diào)整。

作為示例，金屬焊料球可以采用錫、銅、鎳、銀錫銅合金或者錫基合金中的一種材料，包括但不限于此。

相對于第一凸塊5僅為金屬焊料球的方案，第一凸塊5為金屬柱結(jié)合金屬帽的方案更有利于節(jié)約封裝面積。

另外，在本實施方式中，各倒裝芯片4可以包含實現(xiàn)任意功能的集成電路結(jié)構(gòu)，并且它們的厚度不受本實施方式的封裝方法的限制，可以是相同厚度，也可以是不同厚度。

至此，制作得到了本發(fā)明第一實施方式所涉及的扇出型晶圓級封裝結(jié)構(gòu)。其中，塑封層6不僅起到塑封倒裝芯片4的作用，其結(jié)合第一凸塊5，可以實現(xiàn)堆疊型封裝。此外，本實施方式的扇出型晶圓級封裝結(jié)構(gòu)不僅具有堆疊型封裝能力，也具有多樣封裝體結(jié)合能力。封裝體可以直接鍵合于暴露在塑封層6外的第一凸塊5的頂端，也可以直接鍵合于第二凸塊，封裝效率得到了提高，封裝過程也更簡單，從而降低成本。其中，封裝體可根據(jù)需要選擇類型和鍵合位置，從而滿足多樣的應(yīng)用需求。

由上可見，本實施方式的扇出型晶圓級封裝結(jié)構(gòu)的制備方法更易制備，相對于現(xiàn)有技術(shù)中的制備方法，大大簡化了工藝流程，降低了總成本，提高了封裝效率，提高了集成度和成品率。

上面各種方法的步驟劃分，只是為了描述清楚，實現(xiàn)時可以合并為一個步驟或者對某些步驟進行拆分，分解為多個步驟，只要包含相同的邏輯關(guān)系，都在本專利的保護范圍內(nèi)；對算法中或者流程中添加無關(guān)緊要的修改或者引入無關(guān)緊要的設(shè)計，但不改變其算法和流程的核心設(shè)計都在該專利的保護范圍內(nèi)。

不難發(fā)現(xiàn)，本實施方式為與第一實施方式相對應(yīng)的方法實施方式，第一實施方式中提到的相關(guān)技術(shù)細節(jié)在本實施方式中依然有效，為了減少重復(fù)，這里不再贅述。

綜上所述，本發(fā)明的封裝結(jié)構(gòu)中的塑封層填充滿倒裝芯片和重新布線層之間的連接縫隙并包裹倒裝芯片，為倒裝芯片和重新布線層之間提供了無縫隙粘合以及良好的接合結(jié)構(gòu)，避免了界面分層的風(fēng)險，提高了封裝結(jié)構(gòu)的可靠性，更適用于高集成度器件封裝。并且，本發(fā)明采用塑封材料進行底部填充，塑封材料可以順暢而迅速地流入倒裝芯片和重新布線層之間的連接縫隙，降低了工藝難度，使得倒裝芯片和重新布線層之間的連接縫隙可以更小。并且，本發(fā)明的方法更易制備，有利于簡化工藝流程，降低成本，提高封裝效率，提高集成度和成品率。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。

上述實施方式僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施方式進行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。