技術特征：

技術總結
本發(fā)明涉及一種低電場源極抹除非揮發(fā)性內存單元，包含一基板，該基板具有上表面或與上表面相接的溝槽，上表面的一側形成漏極區(qū)，另一側形成源極區(qū)。該源極區(qū)具有一從濃摻雜區(qū)向漏極一側延伸的淡摻雜區(qū)，形成于基板上表面或該溝槽的側墻表面上。該內存結構還包括第一介電層、選擇柵極區(qū)、穿隧介電層、懸浮柵極區(qū)、控制柵極區(qū)、以及第二介電層。其中懸浮柵極區(qū)的一側外緣與源極淡摻雜區(qū)對其，并與濃摻雜區(qū)形成水平或垂直錯位。本發(fā)明能夠減輕柵極引發(fā)源極漏電流效應所造成的漏電流，并對導通電流大小有良好的控制，更能進一步配合先進制程縮小內存單元的單位面積與制造的完整性。

技術研發(fā)人員：范德慈;陳志明;呂榮章
受保護的技術使用者：北京芯盈速騰電子科技有限責任公司
技術研發(fā)日：2014.02.25
技術公布日：2017.07.14