本申請(qǐng)涉及顯示領(lǐng)域，尤其涉及一種薄膜晶體管、陣列基板及薄膜晶體管的制作方法。

背景技術(shù)：

目前的顯示類型主要包括液晶顯示(Liquid Crystal Display，LCD)、有機(jī)發(fā)光二極管顯示(Organic Light-Emitting Diode，OLED)、等離子顯示(Plasma Display Panel，PDP)和電子墨水顯示等多種。其中，LCD液晶顯示器，具有壽命長(zhǎng)、光效高、輻射低、功耗低的特點(diǎn)，逐漸取代了傳統(tǒng)射線管顯示設(shè)備而成為了近年來(lái)顯示設(shè)備中的主流產(chǎn)品。OLED顯示器則以其輕薄、主動(dòng)發(fā)光、快響應(yīng)速度、廣視角、色彩豐富及高亮度、低功耗、耐高低溫等眾多優(yōu)點(diǎn)而被業(yè)界公認(rèn)為是繼LCD顯示器之后的第三代顯示技術(shù)，可以廣泛用于智能手機(jī)、平板電腦、電視等終端產(chǎn)品。

在顯示器件制造和使用的過(guò)程中，通常會(huì)受到靜電的影響，而靜電的影響會(huì)致使顯示器件的薄膜晶體管形成缺陷甚至燒毀，使薄膜晶體管發(fā)生工作異常的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本申請(qǐng)實(shí)施例提供一種薄膜晶體管、陣列基板及薄膜晶體管的制作方法，以降低顯示器件的薄膜晶體管由于靜電作用而發(fā)生工作異常的幾率。

本申請(qǐng)實(shí)施例提供一種薄膜晶體管，包括：

設(shè)置在襯底基板之上的導(dǎo)電埋層，以及設(shè)置在所述導(dǎo)電埋層之上的電阻隔離層；

設(shè)置在所述電阻隔離層之上的有源層，以及設(shè)置在所述有源層一側(cè)的源極，設(shè)置在所述有源層另一側(cè)的漏極，其中，所述電阻隔離層在與所述漏極對(duì)應(yīng)的區(qū)域設(shè)置有連接所述漏極與所述導(dǎo)電埋層的連接電極，所述連接電極的電阻率低于所述電阻隔離層的其它區(qū)域的電阻率；

設(shè)置在所述有源層之上的柵極絕緣層，以及設(shè)置在所述柵極絕緣層之上的柵極。

優(yōu)選的，在所述有源層上設(shè)置有臺(tái)階狀的所述柵極絕緣層，其中，臺(tái)階狀的所述柵極絕緣層的高部朝向所述漏極。

優(yōu)選的，所述源極與所述有源層接觸，所述漏極與所述有源層接觸。

優(yōu)選的，所述薄膜晶體管還包括：設(shè)置在所述電阻隔離層之上的連接所述源極與所述有源層的第一輕摻雜漏極，連接所述漏極與所述有源層的第二輕摻雜漏極。

優(yōu)選的，所述柵極絕緣層在所述襯底基板上的正投影與所述有源層在所述襯底基板上的正投影重疊，所述柵極在所述襯底基板上的正投影與所述有源層在所述襯底基板上的正投影重疊。

本申請(qǐng)實(shí)施例提供一種陣列基板，包括本申請(qǐng)實(shí)施例提供的所述的薄膜晶體管。

本申請(qǐng)實(shí)施例提供一種薄膜晶體管的制作方法，包括：

在襯底基板上形成第一薄膜層；

采用第一離子注入工藝，向所述第一薄膜層注入第一型雜質(zhì)離子，使所述第一薄膜層的下部形成為導(dǎo)電埋層；

采用退火工藝，使所述第一薄膜層的上部形成為第二薄膜層，將所述第二薄膜層與所述導(dǎo)電埋層之間的第一薄膜作為電阻隔離層，將所述第二薄膜層的第一區(qū)域作為有源層；

在所述第二薄膜層的所述第一區(qū)域的上方形成柵極絕緣層，以及在所述柵極絕緣層的上方形成柵極；

采用第二離子注入工藝，在所述第二薄膜層的所述第一區(qū)域的一側(cè)形成源極，在所述第二薄膜層的所述第一區(qū)域的另一側(cè)形成漏極；

采用第三離子注入工藝，向所述電阻隔離層的與所述漏極對(duì)應(yīng)的區(qū)域注入第二型雜質(zhì)離子，形成連接所述漏極與所述導(dǎo)電埋層的連接電極。

優(yōu)選的，所述在所述第二薄膜層的所述第一區(qū)域的上方形成柵極絕緣層，具體包括：

采用半色調(diào)掩模板或灰色調(diào)掩模板，在所述第二薄膜層的所述第一區(qū)域的上方形成臺(tái)階狀的所述柵極絕緣層，其中，臺(tái)階狀的所述柵極絕緣層的高部朝向所述漏極。

優(yōu)選的，所述采用第二離子注入工藝，在所述第二薄膜層的所述第一區(qū)域的一側(cè)形成源極，在所述第二薄膜層的所述第一區(qū)域的另一側(cè)形成漏極，具體包括：

采用第二離子注入工藝，在所述第二薄膜層的與所述第一區(qū)域相接觸的一側(cè)形成源極，在所述第二薄膜層的與所述第一區(qū)域相接觸的另一側(cè)形成漏極。

優(yōu)選的，所述采用第二離子注入工藝，在所述第二薄膜層的所述第一區(qū)域的一側(cè)形成源極，在所述第二薄膜層的所述第一區(qū)域的另一側(cè)形成漏極，具體包括：

采用第四離子注入工藝，在所述第二薄膜層的與所述第一區(qū)域相接觸的一側(cè)注入第二型雜質(zhì)離子，形成第一輕摻雜區(qū)，在所述第二薄膜層的與所述第一區(qū)域相接觸的另一側(cè)注入第二型雜質(zhì)離子，形成第二輕摻雜區(qū)；

采用第二離子注入工藝，在所述第一輕摻雜區(qū)的與所述第一區(qū)域相隔的第一子區(qū)域注入第二型雜質(zhì)離子，形成所述源極，在所述第二輕摻雜區(qū)的與所述第一區(qū)域相隔的第二子區(qū)域注入第二型雜質(zhì)離子，形成所述漏極，將所述第一輕摻雜區(qū)的所述第一子區(qū)域以外的區(qū)域作為第一輕摻雜漏極，將所述第二輕摻雜區(qū)的所述第二子區(qū)域以外的區(qū)域作為第二輕摻雜漏極。

本申請(qǐng)實(shí)施例有益效果如下：本申請(qǐng)實(shí)施提供的薄膜晶體管，通過(guò)在薄膜晶體管的源漏極下方設(shè)置導(dǎo)電埋層，并在漏極下方設(shè)置連接漏極與該導(dǎo)電埋層的連接電極，進(jìn)而在由于靜電作用導(dǎo)致薄膜晶體管的電荷大量累累積時(shí)，可以使靜電產(chǎn)生的電荷由漏極下方的導(dǎo)電埋層導(dǎo)走，降低薄膜晶體管由于靜電作用而產(chǎn)生燒毀的幾率。

附圖說(shuō)明

圖1為本申請(qǐng)實(shí)施例提供的一種薄膜晶體管的結(jié)構(gòu)示意圖；

圖2為本申請(qǐng)實(shí)施例提供的一種設(shè)置有緩沖層的薄膜晶體管的結(jié)構(gòu)示意圖；

圖3為本申請(qǐng)實(shí)施例提供的一種設(shè)置有輕摻雜漏極的薄膜晶體管的結(jié)構(gòu)示意圖；

圖4為本申請(qǐng)實(shí)施例提供的一種設(shè)置有臺(tái)階狀的柵極絕緣層的薄膜晶體管的結(jié)構(gòu)示意圖；

圖5為本申請(qǐng)實(shí)施例提供的一種薄膜晶體管的制作流程圖；

圖6為本申請(qǐng)實(shí)施例形成非晶硅薄膜層后的示意圖；

圖7為本申請(qǐng)實(shí)施例形成導(dǎo)電埋層后的示意圖；

圖8為本申請(qǐng)實(shí)施例形成多晶硅薄膜層后的示意圖；

圖9為本申請(qǐng)實(shí)施例形成柵極后的示意圖；

圖10為本申請(qǐng)實(shí)施例形成輕摻雜區(qū)后的示意圖；

圖11為本申請(qǐng)實(shí)施例形成源漏極后的示意圖；

圖12為本申請(qǐng)實(shí)施例形成連接電極后的示意圖。

具體實(shí)施方式

下面結(jié)合說(shuō)明書附圖對(duì)本發(fā)明實(shí)施例的實(shí)現(xiàn)過(guò)程進(jìn)行詳細(xì)說(shuō)明。需要注意的是，自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對(duì)本發(fā)明的限制。

參見(jiàn)圖1，本申請(qǐng)實(shí)施例提供一種薄膜晶體管，包括：

設(shè)置在襯底基板1之上的導(dǎo)電埋層31，以及設(shè)置在導(dǎo)電埋層31之上的電阻隔離層32；

設(shè)置在電阻隔離層32之上的有源層331，以及設(shè)置在有源層331一側(cè)的源極332，設(shè)置在有源層331另一側(cè)的漏極333，其中，電阻隔離層32在與漏極333對(duì)應(yīng)的區(qū)域設(shè)置有連接漏極333與導(dǎo)電埋層31的連接電極321，連接電極321的電阻率低于電阻隔離層32的其它區(qū)域的電阻率，在具體實(shí)施時(shí)，電阻隔離層32的電阻率與連接電極321的電阻率可以為相差1～2個(gè)數(shù)量級(jí)，設(shè)置在有源層331之上的柵極絕緣層4，以及設(shè)置在柵極絕緣層4之上的柵極5，其中，優(yōu)選的，柵極絕緣層4在襯底基板1上的正投影與有源層331在襯底基板1上的正投影重疊，柵極5在襯底基板1上的正投影與有源層331在襯底基板1上的正投影重疊。

優(yōu)選的，參見(jiàn)圖2，襯底基板1與導(dǎo)電埋層31之間還設(shè)置有緩沖層2。

在具體實(shí)施時(shí)，源極332與有源層331、漏極333與有源層331均可以直接接觸，如圖1所示，即，在與有源層331接觸的一側(cè)形成源極332，在與有源層331相接觸的另一側(cè)形成漏極333。優(yōu)選的，為了削減薄膜晶體管溝道區(qū)電場(chǎng)梯度的坡度，降低熱載流子效應(yīng)對(duì)薄膜晶體管性能的影響，本申請(qǐng)實(shí)施例提供的薄膜晶體管，如圖3所示，在源極332與有源層331之間還設(shè)置有連接源極332與有源層331的第一輕摻雜漏極334，漏極333與有源層331之間還設(shè)置有連接該漏極333與有源層331的第二輕摻雜漏極335。

優(yōu)選的，參見(jiàn)圖4，本申請(qǐng)實(shí)施例的薄膜晶體管，在有源層331上設(shè)置有臺(tái)階狀的柵極絕緣層4，其中，臺(tái)階狀的柵極絕緣層4的高部朝向漏極。在有源層331上形成臺(tái)階狀的柵極絕緣層4，即柵極絕緣層4在朝向漏極333的區(qū)域設(shè)置的薄膜較厚，可以降低熱載流子效應(yīng)對(duì)薄膜晶體管性能的影響。

在具體實(shí)施時(shí)，本申請(qǐng)實(shí)施例的導(dǎo)電埋層31的材質(zhì)可以為在摻雜有P型雜質(zhì)離子的非晶硅薄膜，電阻隔離層32的材質(zhì)為非晶硅薄膜層，有源層331的材質(zhì)為非晶硅薄膜晶化后形成的多晶硅，源極332為摻雜有N型雜質(zhì)離子的多晶硅，漏極333為摻雜有N型離子的多晶硅，連接電極321的材質(zhì)為摻雜有N型雜質(zhì)離子的非晶硅，即，本申請(qǐng)實(shí)施例中薄膜晶體管可以為低溫多晶硅薄膜晶體管，導(dǎo)電埋層31、電阻隔離層32、有源層331、源極332以及漏極333可以為通過(guò)對(duì)非晶硅(a-Si)薄膜層進(jìn)行處理后形成的各個(gè)膜層，有源層331、源極332以及漏極333位于電阻隔離層32上不同區(qū)域的同一層。即，例如，在襯底基板上先形成一a-Si層，通過(guò)向a-Si層以第一離子注入工藝注入P型雜質(zhì)離子，使a-Si層的下部形成為導(dǎo)電埋層，對(duì)a-Si層進(jìn)行激光退火，使a-Si層的上部形成為多晶硅層，將該多晶硅層的中部的區(qū)域作為有源層，通過(guò)向該多晶硅層的有源層的一側(cè)以第二離子注入工藝注入N型雜質(zhì)離子，形成源極，通過(guò)向該多晶硅層的有源層的另一側(cè)同樣以第二離子注入工藝注入N型雜質(zhì)離子，形成漏極，在漏極上方以第三離子注入工藝向漏極下方的a-Si層注入N型雜質(zhì)離子，形成連接電極。對(duì)于雜質(zhì)離子在薄膜層中的位置控制，可以通過(guò)對(duì)離子注入的工藝參數(shù)的控制以實(shí)現(xiàn)，即，例如，對(duì)于通過(guò)第一離子注入工藝使a-Si層的下部形成為導(dǎo)電埋層，可以通過(guò)選取合適的注入能量參數(shù)，使注入的P型雜質(zhì)離子位于a-Si層的下部。對(duì)于通過(guò)對(duì)非晶硅(a-Si)薄膜層進(jìn)行相應(yīng)的上述工藝處理形成的各個(gè)膜層，可以簡(jiǎn)化薄膜晶體管的制作工藝，提高薄膜晶體管的制作效率。當(dāng)然，本申請(qǐng)實(shí)施例提供的薄膜晶體管的各個(gè)膜層也可以是通過(guò)其它工藝形成的其它材質(zhì)的膜層，在此不做限制。另外，本申請(qǐng)實(shí)施例提供的薄膜晶體管，對(duì)于通過(guò)對(duì)非晶硅(a-Si)薄膜層進(jìn)行相應(yīng)的上述工藝處理形成的各個(gè)膜層，在多晶硅層下方制作一層導(dǎo)電埋層，并在漏極下方通過(guò)連接電極將漏極與反型埋層連接，使摻雜N型雜質(zhì)離子的連接電極與摻雜P型離子反型埋層之間形成PN結(jié)，并通過(guò)控制該P(yáng)N結(jié)，使該P(yáng)N結(jié)的穿通電壓小于薄膜晶體管的源漏穿通電壓，當(dāng)薄膜晶體管正常工作時(shí)，該P(yáng)N結(jié)結(jié)構(gòu)處于反偏狀態(tài)，當(dāng)由于靜電作用使電荷大量積累時(shí)，則因漏極與導(dǎo)電埋層穿通，將靜電積累的電荷通過(guò)下層的導(dǎo)電埋層接地放泄掉，從而保護(hù)薄膜晶體管。在具體實(shí)施時(shí)，對(duì)于漏極與導(dǎo)電埋層的穿通電壓，可以通過(guò)連接電極的摻雜濃度、以及導(dǎo)電埋層與多晶硅層之間未被晶化的非晶硅膜層的厚度來(lái)控制。

本申請(qǐng)實(shí)施例提供一種陣列基板，包括本申請(qǐng)實(shí)施例提供的的薄膜晶體管。

參見(jiàn)圖5，本申請(qǐng)實(shí)施例提供一種薄膜晶體管的制作方法，包括：

步驟101、在襯底基板上形成第一薄膜層。

優(yōu)選的，在形成第一薄膜層之前，薄膜晶體管的制作方法還包括，在襯底基板之上形成緩沖層。

步驟102、采用第一離子注入工藝，向第一薄膜層注入第一型雜質(zhì)離子，使第一薄膜層的下部形成為導(dǎo)電埋層。

在具體實(shí)施時(shí)，可以通過(guò)合適的離子注入能量，使第一N型雜質(zhì)離子注入到第一薄膜層的下部，使第一薄膜層的下部形成為導(dǎo)電埋層。

步驟103、采用退火工藝，使第一薄膜層的上部形成為第二薄膜層，將第二薄膜層與導(dǎo)電埋層之間的第一薄膜作為電阻隔離層，將第二薄膜層的第一區(qū)域作為有源層。

步驟104、在第二薄膜層的第一區(qū)域的上方形成柵極絕緣層，以及在柵極絕緣層的上方形成柵極。

在具體實(shí)施時(shí)，可以通過(guò)在對(duì)第一薄膜層的第一區(qū)域進(jìn)行遮擋的情況下，對(duì)薄膜晶體管進(jìn)行離子注入，以使在第二薄膜層的第一區(qū)域的上方形式柵極絕緣層，以及在柵極絕緣層上形成柵極。具體可以通過(guò)光刻膠對(duì)第一薄膜層的第一區(qū)域進(jìn)行遮擋。

優(yōu)選的，采用半色調(diào)掩模板或灰色調(diào)掩模板，在第二薄膜層的第一區(qū)域的上方形成臺(tái)階狀的柵極絕緣層，其中，臺(tái)階狀的柵極絕緣層的高部朝向漏極。

步驟105、采用第二離子注入工藝，在第二薄膜層的第一區(qū)域的一側(cè)形成源極，在第二薄膜層的第一區(qū)域的另一側(cè)形成漏極。

優(yōu)選的，采用第二離子注入工藝，在第二薄膜層的與第一區(qū)域相接觸的一側(cè)形成源極，在第二薄膜層的與第一區(qū)域相接觸的另一側(cè)形成漏極。

步驟106、采用第三離子注入工藝，向電阻隔離層的與漏極對(duì)應(yīng)的區(qū)域注入第二型雜質(zhì)離子，形成連接漏極與導(dǎo)電埋層的連接電極。

優(yōu)選的，采用第四離子注入工藝，在第二薄膜層的與第一區(qū)域相接觸的一側(cè)注入第二型雜質(zhì)離子，形成第一輕摻雜區(qū)，在第二薄膜層的與第一區(qū)域相接觸的另一側(cè)注入第二型雜質(zhì)離子，形成第二輕摻雜區(qū)；

采用第二離子注入工藝，在第一輕摻雜區(qū)的與第一區(qū)域相隔的第一子區(qū)域注入第二型雜質(zhì)離子，形成源極，在第二輕摻雜區(qū)的與第一區(qū)域相隔的第二子區(qū)域注入第二型雜質(zhì)離子，形成漏極，將第一輕摻雜區(qū)的第一子區(qū)域以外的區(qū)域作為第一輕摻雜漏極，將第二輕摻雜區(qū)的第二子區(qū)域以外的區(qū)域作為第二輕摻雜漏極。

為了更詳細(xì)的對(duì)本申請(qǐng)?zhí)峁┑谋∧ぞw管的制作方法進(jìn)行說(shuō)明，以下以低溫多晶硅薄膜晶體管為例，結(jié)合附圖6至附圖12對(duì)本申請(qǐng)實(shí)施例提供的薄膜晶體管的制作方法進(jìn)行如下詳細(xì)說(shuō)明：

步驟一，在襯底基板1上依次形成緩沖層2、非晶硅薄膜層3。在襯底基板1上形成緩沖層2、非晶硅薄膜層3后的示意圖如圖6所示。

步驟二，以預(yù)設(shè)離子注入能量，向非晶硅薄膜層3注入P型雜質(zhì)離子，使非晶硅薄膜層3的下部形成為導(dǎo)電埋層31。形成導(dǎo)電埋層31后的示意圖如圖7所示。

步驟三，通過(guò)準(zhǔn)分子激光退火，使非晶硅薄膜層3的上部晶化為多晶硅薄膜33，將形成的多晶硅薄膜33的中部的第一區(qū)域10的薄膜作為有源層331，將多晶硅薄膜33與導(dǎo)電埋層31之間的非晶硅薄膜作為電阻隔離層32。形成多晶硅薄膜層33后的示意圖如圖8所示。

步驟四，通過(guò)半色調(diào)掩膜板或灰色調(diào)掩膜板，在有源層331的上方形成臺(tái)階狀的柵極絕緣層4，并在柵極絕緣層4的上方形成柵極5。其中，柵極絕緣層4在襯底基板1上的正投影與有源層331在襯底基板1上的正投影重疊，柵極5在襯底基板1上的正投影與有源層331在襯底基板1上的正投影重疊。形成柵極絕緣層以及柵極后的示意圖如圖9所示。

步驟五，采用第四離子注入工藝，在光刻膠的遮擋下，在多晶硅薄膜33的與有源層331相接觸的一側(cè)注入N型雜質(zhì)離子，形成第一輕摻雜區(qū)3320，在多晶硅薄膜33的與有源層331相接觸的另一側(cè)注入N型雜質(zhì)離子，形成第二輕摻雜區(qū)3330。形成第一輕摻雜區(qū)3320、第二輕摻雜區(qū)3330后的示意圖如圖10所示。步驟六，采用第二離子注入工藝，在光刻膠的遮擋下，在第一輕摻雜區(qū)3320的與有源層331相隔的第一子區(qū)域20注入N型雜質(zhì)離子，形成源極332，在第二輕摻雜區(qū)3330的與第一區(qū)域相隔的第二子區(qū)域注入N型雜質(zhì)離子，形成漏極333，將第一輕摻雜區(qū)3320的第一子區(qū)域20以外的區(qū)域作為第一輕摻雜漏極334，將第二輕摻雜區(qū)的第二子區(qū)域30以外的區(qū)域作為第二輕摻雜漏極335。形成源極332以及漏極333后的示意圖如圖11所示。

步驟七，采用第三離子注入工藝，在光刻膠的遮擋下，向電阻隔離層32的與漏極333對(duì)應(yīng)的區(qū)域注入N型雜質(zhì)離子，形成連接漏極333與導(dǎo)電埋層31的連接電極321。形成連接電極321后的示意圖如圖12所示。

綜上所述，本申請(qǐng)實(shí)施例有益效果如下：本申請(qǐng)實(shí)施提供的薄膜晶體管，通過(guò)在薄膜晶體管的源漏極下方設(shè)置導(dǎo)電埋層，并在漏極下方設(shè)置連接漏極與該導(dǎo)電埋層的連接電極，進(jìn)而在由于靜電作用導(dǎo)致薄膜晶體管的電荷大量累積時(shí)，可以使靜電產(chǎn)生的電荷由漏極下方的導(dǎo)電埋層導(dǎo)走，降低薄膜晶體管由于靜電作用而產(chǎn)生燒毀的幾率。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。