本實用新型整體涉及成像系統(tǒng)，并且更具體地講，涉及使用基于孔的光電二極管的成像系統(tǒng)。

背景技術(shù)：

現(xiàn)代電子設(shè)備(諸如移動電話、相機和計算機)通常使用數(shù)字圖像傳感器。成像傳感器(有時稱為成像器)可由二維圖像感測像素陣列形成。每個像素包括接收入射光子(光)并將光子轉(zhuǎn)變?yōu)殡娦盘柕墓饷粼Ｓ袝r，圖像傳感器被設(shè)計為使用聯(lián)合圖像專家組(JPEG)格式將圖像提供給電子設(shè)備。

圖像傳感器可以是互補金屬氧化物半導(dǎo)體(CMOS)圖像傳感器。常規(guī)CMOS圖像傳感器可包括n型釘扎光電二極管，以收集光電二極管。常規(guī)CMOS圖像傳感器還可使用n溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOS晶體管)。然而，這些常規(guī)CMOS圖像傳感器可經(jīng)歷較高暗電流和像素讀出噪音。

因此希望能夠為圖像傳感器提供改善的像素設(shè)計。

技術(shù)實現(xiàn)要素：

根據(jù)一個實施例，提供了一種成像像素陣列，包括：第一襯底層；第二襯底層；在所述第一襯底層中形成的p型光電二極管；源極跟隨器晶體管，其中所述源極跟隨器晶體管是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管；以及互連層，所述互連層將所述第一襯底層耦接到所述第二襯底層。

優(yōu)選地，所述成像像素陣列還包括：在所述第一襯底層中形成的轉(zhuǎn)移晶體管。

優(yōu)選地，所述成像像素陣列還包括：在所述第二襯底層中形成的重置晶體管，其中所述重置晶體管是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。

優(yōu)選地，所述成像像素陣列還包括：在所述第二襯底層中形成的行選擇晶體管，其中所述行選擇晶體管是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。

優(yōu)選地，所述互連層包括金屬。

優(yōu)選地，所述成像像素陣列還包括：在所述第一襯底層中形成的浮動擴散區(qū)，其中所述浮動擴散區(qū)包括輕摻雜p型浮動擴散區(qū)。

優(yōu)選地，所述成像像素陣列還包括：在所述第二襯底層中形成的額外的浮動擴散區(qū)，其中所述額外的浮動擴散區(qū)包括輕摻雜p型浮動擴散區(qū)。

優(yōu)選地，所述互連層插置在所述浮動擴散區(qū)和所述額外的浮動擴散區(qū)之間。

優(yōu)選地，所述成像像素陣列還包括第三襯底層，其中所述第三襯底層包括選自由以下項構(gòu)成的組中的一個或多個電路：時鐘生成電路、像素尋址電路、信號處理電路、模擬數(shù)字轉(zhuǎn)換器電路、數(shù)字圖像處理電路和系統(tǒng)接口電路。

優(yōu)選地，所述成像像素陣列還包括：額外的互連層，所述額外的互連層將所述第二襯底層耦接到所述第三襯底層。

優(yōu)選地，所述成像像素陣列還包括：在所述第一襯底層的背側(cè)上形成的鈍化層。

優(yōu)選地，所述成像像素陣列還包括：與所述p型光電二極管相鄰的n型摻雜釘扎層。

優(yōu)選地，所述源極跟隨器晶體管形成于所述第二襯底層中。

根據(jù)另一個實施例，提供了一種處理器系統(tǒng)，包括中央處理單元、存儲器、輸入-輸出電路、以及成像設(shè)備，其中所述成像設(shè)備包括具有圖像像素陣列的圖像傳感器，并且其中所述圖像傳感器包括：上部晶圓，其中所述上部晶圓包括p型釘扎光電二極管陣列；中部晶圓；具有至少一個處理電路的下部晶圓；源極跟隨器晶體管，所述源極跟隨器晶體管是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管；第一互連層，所述第一互連層將所述上部晶圓耦接至所述中部晶圓；以及第二互連層，所述第二互連層將所述中部晶圓耦接至所述上部晶圓。

優(yōu)選地，所述中部晶圓具有耦接至所述第二互連層的硅通孔。

優(yōu)選地，所述中部晶圓還包括重置晶體管和行選擇晶體管，其中所述重置晶體管和所述行選擇晶體管兩者都是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。

優(yōu)選地，所述圖像傳感器還包括：在所述上部晶圓的背側(cè)上形成的鈍化層。

優(yōu)選地，所述鈍化層包括所述上部晶圓中的n型注入物。

優(yōu)選地，所述鈍化層包括帶正電的薄膜。優(yōu)選地，所述源極跟隨器晶體管形成于所述中部晶圓中。

附圖說明

圖1是根據(jù)本實用新型實施方案的具有圖像傳感器的示例性電子設(shè)備的示意圖。

圖2是根據(jù)本實用新型實施例的具有多個接合在一起的襯底的示例性圖像傳感器的透視圖。

圖3是根據(jù)本實用新型的一個實施例的具有p型光電二極管和PMOS晶體管的示例性像素的電路圖。

圖4是根據(jù)本實用新型的一個實施例的形成圖2和圖3所示類型的圖像傳感器的示例性方法的流程圖。

圖5為根據(jù)本實用新型的實施例的處理器系統(tǒng)的框圖，該處理器系統(tǒng)采用圖1-4的實施例。

具體實施方式

本實用新型的實施方案涉及具有背照式像素的圖像傳感器。為了減少圖像傳感器中的暗電流和像素讀出噪音，像素可包括p型基于孔的釘扎光電二極管。存儲于p型釘扎光電二極管中的電荷可被轉(zhuǎn)移至p型浮動擴散(FD)節(jié)點，并被像素電路讀出，該像素電路使用p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(在本文有時稱為PMOS晶體管或p溝道MOSFET)。另外，像素電路可拆分到多個晶圓。這種布置可使得像素光電二極管具有比像素電路整體都在單個晶圓上的情況更大的尺寸。

圖1中示出了具有數(shù)字相機模塊的電子設(shè)備。電子設(shè)備10可以是數(shù)字照相機、計算機、移動電話、醫(yī)療設(shè)備或其他電子設(shè)備。相機模塊12(有時稱為成像設(shè)備)可包括圖像傳感器14和一個或多個透鏡28。在操作期間，透鏡28(有時稱為光學(xué)器件28)將光聚焦到圖像傳感器14上。圖像傳感器14包括將光轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)的光敏元件(如，像素)。圖像傳感器可具有任何數(shù)量(如，數(shù)百、數(shù)千、數(shù)百萬或更多)的像素。典型的圖像傳感器可(例如)具有數(shù)百萬的像素(如，百萬像素)。例如，圖像傳感器14可包括偏置電路信號緩沖電路(如，源極跟隨器負(fù)載電路)、采樣保持電路、相關(guān)雙采樣(CDS)電路、放大器電路、模擬數(shù)字(ADC)轉(zhuǎn)換器電路、數(shù)據(jù)輸出電路、存儲器(如，數(shù)據(jù)緩沖電路)、尋址電路等。

可將來自圖像傳感器14的靜態(tài)圖像數(shù)據(jù)和視頻圖像數(shù)據(jù)經(jīng)由路徑26提供給圖像處理和數(shù)據(jù)格式化電路16。圖像處理和數(shù)據(jù)格式化電路16可用于執(zhí)行圖像處理功能，諸如自動聚焦功能、深度感測、數(shù)據(jù)格式化、調(diào)節(jié)白平衡和曝光、實現(xiàn)視頻圖像穩(wěn)定、臉部檢測等。

圖像處理和數(shù)據(jù)格式化電路16也可用于根據(jù)需要壓縮原始相機圖像文件(例如，壓縮成聯(lián)合圖像專家組格式或簡稱JPEG格式)。在典型布置(有時稱為片上系統(tǒng)(SOC))中，相機傳感器14以及圖像處理和數(shù)據(jù)格式化電路16在共用集成電路芯片上實現(xiàn)。使用單個集成電路芯片來實施相機傳感器14以及圖像處理和數(shù)據(jù)格式化電路16能夠有助于降低成本。不過，這僅為示例性的。如果需要，可使用單獨的集成電路芯片來實現(xiàn)相機傳感器14以及圖像處理和數(shù)據(jù)格式化電路16。

相機模塊12可通過路徑18將采集的圖像數(shù)據(jù)傳送到主機子系統(tǒng)20(例如，圖像處理和數(shù)據(jù)格式化電路16可將圖像數(shù)據(jù)傳送到子系統(tǒng)20)。電子設(shè)備10通常向用戶提供許多高級功能。例如，在計算機或高級移動電話中，可為用戶提供運行用戶應(yīng)用程序的能力。為實現(xiàn)這些功能，電子設(shè)備10的主機子系統(tǒng)20可包括存儲和處理電路24以及輸入-輸出設(shè)備22，諸如小鍵盤、輸入-輸出端口、操縱桿和顯示器。存儲和處理電路24可包括易失性和非易失性的存儲器(例如，隨機存取存儲器、閃存存儲器、硬盤驅(qū)動器、固態(tài)驅(qū)動器等)。存儲和處理電路24還可包括微處理器、微控制器、數(shù)字信號處理器、專用集成電路或其他處理電路。

圖2示出了圖1中的示例性圖像傳感器，諸如圖像傳感器14。圖像傳感器14可通過以下方式來感測光：將碰撞光子轉(zhuǎn)換成積聚(收集)到傳感器像素中的電子或空穴。當(dāng)p型光電二極管可將碰撞光子轉(zhuǎn)化為孔時，n型光電二極管可將碰撞光子轉(zhuǎn)化為電子。在完成積聚周期之后，收集到的電荷可被轉(zhuǎn)換成電壓，該電壓可被提供給圖像傳感器14的輸出端子。在圖像傳感器14為互補金屬氧化物半導(dǎo)體(CMOS)圖像傳感器的實施方案中，電荷到電壓的轉(zhuǎn)換可直接在圖像傳感器的像素中完成。然后，模擬像素電壓可通過各種像素尋址和掃描方案被轉(zhuǎn)移到輸出端子。模擬信號還可在到達(dá)芯片輸出之前在芯片上被轉(zhuǎn)換成數(shù)字等同物。像素可具有源極跟隨器(SF)，該源極跟隨器可驅(qū)動用合適的尋址晶體管連接到像素的感測線。

在電荷到電壓轉(zhuǎn)換完成并且所得信號從像素轉(zhuǎn)移出去之后，圖像傳感器14的像素可被重置以便準(zhǔn)備積累新的電荷。在某些實施方案中，像素可使用浮動擴散區(qū)(FD)作為電荷檢測節(jié)點。在使用浮動擴散節(jié)點時，重置可通過導(dǎo)通重置晶體管來實現(xiàn)，該重置晶體管將FD節(jié)點導(dǎo)電地連接到電壓參考或地電位，該電壓可以是像素SF漏極節(jié)點。這一步驟從浮動擴散節(jié)點移除收集到的電荷。

圖像傳感器14可用一個或多個襯底層形成。襯底層可以是半導(dǎo)體材料層，諸如硅層。襯底層可使用金屬互連件連接。圖2中示出了一個示例，其中襯底42、44和46用于形成圖像傳感器14。襯底42、44和46有時可稱為芯片或晶圓。上部晶圓42可包括像素陣列32中的釘扎光電二極管。上部晶圓42還可包括電荷轉(zhuǎn)移晶體管。然而，為了確保上部晶圓42中有充足的空間用于光電二極管，可在中部晶圓44和下部晶圓46中為像素形成多個像素電路。

可在每個像素處用互連層將中部晶圓44接合到上部晶圓42上。例如，可將中部晶圓44中的像素電路34接合到浮動擴散(FD)，該浮動擴散連接到在上部晶圓42中形成的電荷轉(zhuǎn)移晶體管上。將上部晶圓42中的每個像素接合到中部晶圓44中對應(yīng)的像素電路上(例如，浮動擴散接合到浮動擴散)可稱為混合接合。中部晶圓44和下部晶圓46不可采用混合接合耦接。只有每個晶圓的外圍電接觸墊36才可接合在一起(例如，芯片-芯片連接38)。圖像傳感器14中的每個晶圓可包括相關(guān)電路。上部晶圓可包含釘扎光電二極管和電荷轉(zhuǎn)移晶體管。中部晶圓可包括像素電路(例如，浮動擴散節(jié)點、源極跟隨器晶體管、重置晶體管等)。底部晶圓可包括時鐘生成電路、像素尋址電路、信號處理電路(諸如CDS電路)、模擬數(shù)字轉(zhuǎn)換器電路、數(shù)字圖像處理電路和系統(tǒng)接口電路中的一個或多個。

圖3是具有由互連層連接的多個襯底層的示例性圖像像素的圖。如圖3所示，襯底42可包含光電二極管52和轉(zhuǎn)移晶體管54。光電二極管52可以是p型基于孔的光電二極管。光電二極管52可耦接到正電位53。光電二極管還可包括淺n型針扎注入物以釘住光電二極管。上部晶圓42還可包括轉(zhuǎn)移晶體管54。當(dāng)生效時，轉(zhuǎn)移晶體管54可將電荷從光電二極管52轉(zhuǎn)移至浮動擴散58。

互連層可用于將上襯底層42連接至中襯底層44。互連層56可由金屬(例如銅)之類的導(dǎo)電材料形成。在某些實施方案中，互連層可包括焊料。互連層還可為直通硅通孔(TSV)。

襯底42和44可包含浮動擴散區(qū)。浮動擴散區(qū)58可以是輕p型摻雜浮動擴散區(qū)。使用輕摻雜形成浮動擴散可減輕對晶圓的損壞。減輕對晶圓的損壞可減少浮動擴散的滲漏，并提高像素的轉(zhuǎn)換增益。第一輕p型摻雜浮動擴散區(qū)可形成于上部晶圓42內(nèi)。額外的輕p型摻雜浮動擴散區(qū)可包括在中部晶圓44內(nèi)。上部晶圓42中的浮動擴散可電連接至中部晶圓44中的浮動擴散。這兩個浮動擴散都可在浮動擴散區(qū)內(nèi)具有p+摻雜區(qū)。為簡單起見，圖3僅在標(biāo)記的中部晶圓內(nèi)具有浮動擴散。

中部晶圓44還可包括重置晶體管60。當(dāng)生效時，重置晶體管可將浮動擴散58耦接至地電位74。這清除了浮動擴散58的聚積電荷。中部晶圓44還可包括源極跟隨器晶體管62。源極跟隨器晶體管可耦接到地電位76和行選擇晶體管64。如果需要，源極跟隨器晶體管62和重置晶體管60都可耦接到相同的地電位。重置晶體管60、源極跟隨器晶體管62和行選擇晶體管64都可以是p溝道MOSFET。源極跟隨器晶體管62可以是埋設(shè)溝道或表面溝道晶體管。

互連層可用于將中襯底層44連接至下襯底層46?；ミB層66可由金屬(例如銅)之類的導(dǎo)電材料形成。在某些實施方案中，互連層可包括焊料?；ミB層還可為直通硅通孔(TSV)。

下部晶圓46可包括與像素相關(guān)聯(lián)的至少一個電路(例如時鐘生成電路、像素尋址電路、CDS電路、模擬數(shù)字轉(zhuǎn)換器電路、圖像處理電路和系統(tǒng)接口電路)。像素輸出線68可向各個處理電路提供來自像素的信號。下部晶圓46還可包括正電位78和用于像素電路的電流源晶體管72。選擇晶體管70可插置在電流源和行選擇晶體管64之間。然而，如果需要，選擇晶體管70可不包括在電路中。正電位78可以是與正電位53相同的電位，或與正電位53不同的電位。

在晶體管60、62和64是PMOS晶體管的一個實施例中，電流源72可被稱為PMOS電流源。如果晶體管60、62和64是NMOS晶體管，則用于PMOS晶體管的電流源可低于必要的電流源。因此，使用PMOS晶體管而不是NMOS晶體管允許使用產(chǎn)生較低功耗和較小噪音的較低電流源。較低電流源還可減少暗電流并降低晶圓溫度。與NMOS晶體管相比時，使用PMOS晶體管還改善讀出噪音基底。PMOS源極跟隨器晶體管具有比NMOS源極跟隨器晶體管低的讀出噪音。

與常規(guī)CMOS圖像傳感器相比，圖3的布置提供多個其他改進。p型光電二極管顯著減少暗電流。另外，在本實用新型的實施例中，淺溝槽隔離(STI)不是必須的。與常規(guī)圖像傳感器相比，不存在STI具有額外的暗電流改進。由于受限的硅從淺輕摻雜浮動擴散脫離，所以圖3的像素還具有來自浮動擴散區(qū)的較低滲漏。還可減少浮動擴散的電容，這可增加轉(zhuǎn)換增益。

拆分三個晶圓之間的像素電路還具有多個優(yōu)點。首先，與僅使用一個晶圓的情況相比，光電二極管可更大。這增加了像素的滿阱容量和量子效率。還可單獨優(yōu)化每個晶圓的性能。

盡管未在圖3中示出，但是額外的部件可并入到像素中。例如，可將存儲二極管或存儲電容器包括用于全局快門或高動態(tài)范圍應(yīng)用。如果需要，可向像素提供額外的晶體管來實施雙轉(zhuǎn)換增益模式。該額外的晶體管可耦接到電容器。當(dāng)該額外的晶體管接通時，電容器可被切換為使用狀態(tài)，以向浮動擴散FD提供額外的電容。這導(dǎo)致像素的轉(zhuǎn)換增益較低。當(dāng)該額外的晶體管斷開時，電容器的附加負(fù)載被移除并且像素恢復(fù)到相對更高的像素轉(zhuǎn)換增益配置。

在圖3的例子中，在重置晶體管60、源極跟隨器晶體管62和行選擇晶體管64被示出為形成于中部晶圓44中的情況下，轉(zhuǎn)移晶體管54被示出為形成于上部晶圓42中。應(yīng)當(dāng)指出的是，該實例僅僅是說明性的，并且如果需要，晶體管可形成于其他晶圓中。例如，重置晶體管60和/或源極跟隨器晶體管62可形成于上部晶圓42中而非中部晶圓44中。

圖4示出了用于形成圖2和圖3所示類型的圖像傳感器的示例性方法。在步驟200處，可提供襯底100。襯底100可以是p型摻雜硅襯底。而且，在步驟200處，n型外延硅102可在襯底100上生長。在步驟202處，可將溝道停止層104注入到n型外延硅102中。犧牲氧化物106也可生長，并且可將多晶硅圖案化以形成轉(zhuǎn)移門108。在步驟204處，可將摻雜物注入到n型外延硅中以形成光電二極管110。光電二極管110可以是硼摻雜的p型光電二極管。如果需要，也可使用其他摻雜物。而且，在步驟204處，可沉積間隔件114，并且可形成n型釘扎層112。釘扎層112可以是由砷注入物或其他所需n型摻雜物形成的n+釘扎層。在步驟206處，可形成n阱注入物116以彼此隔離相鄰的光電二極管。在步驟208處，可形成浮動擴散118?？墒褂幂p摻雜p型注入物形成浮動擴散118。局部p+注入物可形成于輕摻雜p型注入物中。

在步驟210處，晶圓42可設(shè)置有貫穿介電層122的通孔120。還可提供額外的晶圓44。晶圓44可具有介電層122、n阱124和p型襯底126。晶圓44可具有形成于n阱124中的浮動擴散118?？赏ㄟ^與晶圓42中的浮動擴散相同的方式形成晶圓44中的浮動擴散。晶圓42和44可耦接至互聯(lián)件56?；ヂ?lián)件56可以是混合接合。通路120可接觸各個互連層，包括互連層56以及浮動擴散區(qū)118的p+摻雜領(lǐng)域。在步驟212處，可使用化學(xué)機械研磨(CMP)和化學(xué)濕法蝕刻使晶圓44變薄。如果需要，也可使用其他變薄工藝。變薄的晶圓44可使得襯底126完全移除。而且，在步驟212處，可形成硅通孔(TSV)128。TSV可填充有銅或另一種金屬。

在步驟214處，可提供額外的晶圓46。晶圓46可具有介電層130、p型外延硅層132和p型襯底134。晶圓46可將晶圓44耦接至互連件66。在步驟216處，可使用CMP結(jié)合化學(xué)濕法蝕刻或另一種所需變薄工藝使晶圓42變薄?？墒咕A42變薄，以使得襯底100可整體移除。在變薄過程中，還可移除n型外延硅102的一部分。

在晶圓變薄后，可在晶圓42上形成鈍化層136。在與光電二極管110相鄰的晶圓42背側(cè)形成鈍化層136?？墒褂萌魏嗡杓夹g(shù)形成鈍化層136。在一個示例性實施例中，可通過將淺n型層注入到晶圓的背側(cè)，然后進行激光退火來形成鈍化層136。在另一個實施例中，可通過沉積晶圓背側(cè)上帶正電的薄膜以從背側(cè)表面上排除孔來形成鈍化層136。在又一個實施例中，可通過在前段工程(FEOL)處理過程中穿過晶圓42的前側(cè)注入深n型摻雜物來形成鈍化層136。在FEOL處理過程中，可熱激活n型摻雜物。鈍化層136可減少像素中的暗電流。在步驟218處，可在像素上方形成防反射涂層138、濾色器140和微透鏡142。

圖5以簡化形式示出包括成像設(shè)備306的典型處理器系統(tǒng)300(諸如數(shù)字相機)。成像設(shè)備306可包括具有圖3所示類型像素的像素陣列312。處理器系統(tǒng)300是可包括成像設(shè)備306的具有數(shù)字電路的示例性系統(tǒng)。在不進行限制的前提下，這種系統(tǒng)可包括計算機系統(tǒng)、靜態(tài)或視頻攝像機系統(tǒng)、掃描儀、機器視覺、車輛導(dǎo)航、視頻電話、監(jiān)控系統(tǒng)、自動對焦系統(tǒng)、星體跟蹤器系統(tǒng)、運動檢測系統(tǒng)、圖像穩(wěn)定系統(tǒng)、以及其他采用成像設(shè)備的系統(tǒng)。

處理器系統(tǒng)300可以是數(shù)字靜態(tài)或視頻攝像機系統(tǒng)，其可包括鏡頭(諸如鏡頭318)，該鏡頭用于在快門釋放按鈕316被按下時，將圖像聚焦到像素陣列(諸如像素陣列312)上。處理器系統(tǒng)300可包括中央處理單元，諸如中央處理單元(CPU)302。CPU 302可以是微處理器，該微處理器控制相機功能和一個或多個圖像流功能，并通過總線(諸如總線314)與一個或多個輸入/輸出(I/O)設(shè)備308通信。成像設(shè)備306還可通過總線314與CPU 302通信。系統(tǒng)300可包括隨機存取存儲器(RAM)304和可移動存儲器310?？梢苿哟鎯ζ?10可包括通過總線314與CPU 302通信的閃存存儲器。成像設(shè)備306可在單個集成電路上或在不同芯片上與CPU 302相組合，并可具有或沒有存儲器存儲裝置。盡管總線314被示出為單個總線，但該總線也可以是一個或多個總線或橋接器或其他用于互連系統(tǒng)部件的通信路徑。

在本實用新型的各種實施例中，成像像素陣列可包括第一襯底層、第二襯底層、第一襯底層中形成的p型光電二極管、第二襯底層中形成的源極跟隨器晶體管以及將第一襯底層耦接至第二襯底層的互連層。源極跟隨器晶體管可以是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。成像像素陣列還可包括形成于第一襯底層中的轉(zhuǎn)移晶體管和形成于第二襯底層中的重置晶體管。重置晶體管可以是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。成像像素陣列還可包括形成于第二襯底層中的行選擇晶體管。行選擇晶體管可以是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。

互連層可包含金屬。成像像素陣列還可包括形成于第一襯底層中的浮動擴散區(qū)。浮動擴散區(qū)可包括輕摻雜p型浮動擴散區(qū)。成像像素陣列還可包括形成于第二襯底層中的額外的浮動擴散區(qū)。額外的浮動擴散區(qū)可包括輕摻雜p型浮動擴散區(qū)?；ミB層可插置在浮動擴散區(qū)和額外的浮動擴散區(qū)之間。成像像素陣列還可包括第三襯底層。第三襯底層可包括選自以下各項的電路：時鐘生成電路、像素尋址電路、信號處理電路、模擬數(shù)字轉(zhuǎn)換器電路、數(shù)字圖像處理電路和系統(tǒng)接口電路。成像像素陣列還可包括額外的互連層，所述額外的互連層將第二襯底層耦接至第三襯底層。

在各種實施例中，系統(tǒng)可包括中央處理單元、存儲器、輸入-輸出電路和成像設(shè)備。成像設(shè)備可包括具有像素陣列的圖像傳感器。圖像傳感器可包括具有至少一個處理電路的上部晶圓、中部晶圓、下部晶圓、將上部晶圓耦接至中部晶圓的第一互連層和將中部晶圓耦接至下部晶圓的第二互連層。上部晶圓可包括p型釘扎光電二極管陣列。中部晶圓可包括源極跟隨器晶體管，所述源極跟隨器晶體管是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。中部晶圓可具有耦接至第二互連層的硅通孔。中部晶圓還可包括重置晶體管和行選擇晶體管。重置晶體管和行選擇晶體管兩者都可以是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。系統(tǒng)還可包括形成于上部晶圓背側(cè)的鈍化層。鈍化層可包括上部晶圓上的n型注入物或帶正電的薄膜。

在各種實施例中，用于形成成像像素陣列的方法可包括將p型摻雜物注入到第一晶圓中以形成p型光電二極管，將n型摻雜物注入到第一晶圓中以形成n型釘扎層，在第一晶圓中形成輕摻雜p型浮動擴散區(qū)，在浮動擴散區(qū)內(nèi)形成p+摻雜區(qū)，并且使用互連層將第二晶圓附接到第一晶圓。金屬通孔可將浮動擴散區(qū)內(nèi)的p+摻雜區(qū)耦接至互連層，并且第二晶圓可包括源極跟隨器晶體管，該源極跟隨器晶體管是p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管。該方法還可包括在第一晶圓背側(cè)上形成鈍化層。形成鈍化層可包括在將淺n型層注入第一晶圓的背側(cè)中并激光退火該淺n型層，將深n型層注入到第一晶圓的前側(cè)中并熱激活深n型層，或者將帶正電的薄膜沉積在第一晶圓的背側(cè)上。

前述內(nèi)容僅是對本實用新型原理的示例性說明，因此本領(lǐng)域技術(shù)人員可以在不脫離本實用新型的精神和范圍的前提下進行多種修改。

相關(guān)申請的交叉引用

本申請要求2016年2月8日提交的Hong-Wei Lee和Jeffery Beck發(fā)明的名稱為“Pixel and Circuit Design for Image Sensors with Hole-Based Photodiodes”(用于具有基于孔的光電二極管的圖像傳感器的像素和電路設(shè)計)的美國臨時申請No.62/292630的優(yōu)先權(quán)，該臨時申請以引用的方式并入本文中，并且據(jù)此要求其對共同主題的優(yōu)先權(quán)。