本實(shí)用新型屬于芯片封裝技術(shù)領(lǐng)域，具體涉及一種超小型BGA結(jié)構(gòu)封裝結(jié)構(gòu)。

背景技術(shù)：

BGA是目前主流的封裝類型之一，具有引腳數(shù)量多，面積小，可靠性高，電性能好等優(yōu)點(diǎn)。但超小型BGA封裝還是一個(gè)難點(diǎn)。通常把小于2mmx2mm的產(chǎn)品稱為超小型封裝。目前超小型產(chǎn)品大多引腳數(shù)少，主要采用QFN等封裝形式。QFN(Quad Flat No-lead Package，方形扁平無(wú)引腳封裝)，表面貼裝型封裝之一。QFN是一種無(wú)引腳封裝，呈正方形或矩形，封裝底部中央位置有一個(gè)大面積裸露焊盤用來(lái)導(dǎo)熱，圍繞大焊盤的封裝外圍四周有實(shí)現(xiàn)電氣連結(jié)的導(dǎo)電焊盤。QFN封裝形式只有封裝外圍四周有實(shí)現(xiàn)電氣連結(jié)的導(dǎo)電焊盤，所以不可能有太多引腳。

而對(duì)多引腳數(shù)需求的產(chǎn)品只能采用Flip chip封裝。但Flip chip封裝投資大，價(jià)格高。倒裝芯片封裝(Flip chip，F(xiàn)C)，是把芯片倒置在封裝載體上。FC工藝沒(méi)有一般封裝工藝的芯片貼裝、引線鍵合兩道制程，它是直接通過(guò)芯片上的金屬凸點(diǎn)與封裝載體的焊點(diǎn)焊接來(lái)實(shí)現(xiàn)互連的。QFN封裝形式，引腳數(shù)少。而Flip chip封裝，封裝投資大，價(jià)格高。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是提供一種超小型BGA結(jié)構(gòu)封裝結(jié)構(gòu)，可以有效節(jié)約成本。

為實(shí)現(xiàn)上述實(shí)用新型目的，本實(shí)用新型采用了如下技術(shù)方案：

一種超小型BGA結(jié)構(gòu)封裝結(jié)構(gòu)，其特征在于，包括：一基板，具有相對(duì)的一頂面和一底面；一芯片，堆疊于所述基板的頂面上；多個(gè)錫球，配置于基板的底面；封裝結(jié)構(gòu)的封裝空間內(nèi)填充有絕緣樹(shù)脂。

進(jìn)一步的，所述芯片通過(guò)金絲鍵合技術(shù)電性連接至所述基板。

進(jìn)一步的，所述芯片和基板之間用膠帶粘接。

進(jìn)一步的，所述封裝結(jié)構(gòu)的尺寸為1.6mm*1.6mm，所述封裝結(jié)構(gòu)的厚度為0.7～1mm。

進(jìn)一步的，所述芯片厚度為190～210μm。

有益效果：

本實(shí)用新型所述超小型BGA結(jié)構(gòu)封裝結(jié)構(gòu)相較于現(xiàn)有技術(shù)具有如下優(yōu)點(diǎn)：采取BGA封裝(14ball)結(jié)構(gòu)，具有超小的封裝尺寸1.6mm x 1.6mm，高度0.85mm，業(yè)內(nèi)BGA封裝尺寸一般大于2mm x 2mm。并且解決了球距0.4毫米小間距植球問(wèn)題，以及吸盤式膠布粘貼切割工藝，以及切割后的吸放工藝。解決了焊線跨芯片超過(guò)85％的挑戰(zhàn)。

附圖說(shuō)明

圖1為本實(shí)用新型所述超小型BGA結(jié)構(gòu)封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；

其中，1、基板；2、芯片；3、膠帶；4、錫球；5、絕緣樹(shù)脂；6、金絲。

具體實(shí)施方式

以下結(jié)合附圖及優(yōu)選實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步的說(shuō)明。

實(shí)施例：

如圖1所示：本實(shí)施例所揭示的一種超小型BGA結(jié)構(gòu)封裝結(jié)構(gòu)，包括：一基板1，具有相對(duì)的一頂面和一底面；一芯片2，堆疊于所述基板1的頂面上；多個(gè)錫球4，配置于基板1的底面；封裝結(jié)構(gòu)的封裝空間內(nèi)填充有絕緣樹(shù)脂5。

進(jìn)一步的，所述芯片2通過(guò)金絲6鍵合技術(shù)電性連接至所述基板1。

進(jìn)一步的，所述芯片2和基板1之間用膠帶粘接。

進(jìn)一步的，所述封裝結(jié)構(gòu)的尺寸為1.6mm*1.6mm，所述封裝結(jié)構(gòu)的厚度為0.85mm。

進(jìn)一步的，所述芯片2厚度為200μm。

本實(shí)用新型主要采用了如下技術(shù)得以實(shí)現(xiàn)：

a)芯片研磨減薄與切割技術(shù)，嚴(yán)格控制晶片大小，芯片厚度200um，精度偏差需要控制在+/-10um的范圍內(nèi)。

b)超高精度的粘晶技術(shù)，本項(xiàng)目需要的二維精度，精度偏差需要控制在+/-50um的范圍內(nèi)。

c)Wire bond打線的線弧參數(shù)優(yōu)化與控制技術(shù)，金線跨die超過(guò)85％，采用SSB工藝，避免die與金線之間的短路，以及線與線之間的短路。

d)由于各材料的熱膨脹系數(shù)不同，合理調(diào)整封裝工藝中參數(shù)(溫度，時(shí)間)，使之達(dá)到最優(yōu)化的控制，使得封裝無(wú)翹曲，塑封體無(wú)空洞等問(wèn)題。

需要指出的是，以上所述者僅為用以解釋本實(shí)用新型之較佳實(shí)施例，并企圖據(jù)以對(duì)本實(shí)用新型作任何形式上之限制，是以，凡有在相同之實(shí)用型精神下所作有關(guān)本實(shí)用新型之任何修飾或變更，皆仍應(yīng)包括在本實(shí)用新型意圖保護(hù)之范疇。