本實用新型涉及半導(dǎo)體封裝，更具體地，涉及半導(dǎo)體封裝方法、半導(dǎo)體封裝和堆疊半導(dǎo)體封裝。

背景技術(shù)：

可制造性、熱考慮和封裝尺寸是半導(dǎo)體封裝的重要考慮因素，因為其影響著封裝成本、封裝應(yīng)用和/或可靠性。因而會期望具有滿足這些需求中的一個或多個的半導(dǎo)體封裝方法和半導(dǎo)體封裝。

技術(shù)實現(xiàn)要素：

因而，在第一方面，本實用新型提供了一種半導(dǎo)體封裝方法。所述半導(dǎo)體封裝方法包括：提供具有多個半導(dǎo)體芯片容納區(qū)域的載體，并將多個第一半導(dǎo)體芯片附接至半導(dǎo)體芯片容納區(qū)域。利用第一封裝劑對第一半導(dǎo)體芯片進行封裝，并形成與第一半導(dǎo)體芯片的多個電連接。載體的至少一部分被去除以提供散熱區(qū)域。

在第二方面，本實用新型提供了一種半導(dǎo)體封裝，包括：第一半導(dǎo)體芯片、封裝第一半導(dǎo)體芯片的第一封裝劑、以及與第一半導(dǎo)體芯片的多個電連接。散熱區(qū)域被布置為釋放第一半導(dǎo)體芯片所產(chǎn)生的熱。所述散熱區(qū)域包括以下之一：第一半導(dǎo)體芯片所附接至的焊盤的表面；第一半導(dǎo)體芯片的非主動(non-active)表面；焊盤所附接至的導(dǎo)電層的表面，第一半導(dǎo)體芯片附接至焊盤；第一半導(dǎo)體芯片所附接至的導(dǎo)電層的表面；附接至導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至導(dǎo)電層的散熱片陣列的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至導(dǎo)電層的多個散熱翅片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；以及附接至焊盤所附接至的導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至焊盤。

在第三方面，本實用新型提供了一種堆疊半導(dǎo)體封裝。所述堆疊半導(dǎo)體封裝包括根據(jù)第二方面所述的第一半導(dǎo)體封裝，并且還包括貫穿第一封裝劑延伸至第一半導(dǎo)體芯片的多個通孔、第一封裝劑的表面上的多個第一跡線(第一跡線通過通孔與第一半導(dǎo)體芯片電連接)、封裝第一跡線的第二封裝劑和延伸貫穿第二封裝劑以暴露第一跡線的表面的多個開口。多個焊料凸塊附接至第一跡線的暴露表面。所述堆疊半導(dǎo)體封裝還包括根據(jù)第二方面的第二半導(dǎo)體封裝，并且還包括被第一封裝劑封裝的多個墊片、多個連接體、多個無源組件、至少一個加固元件、電磁屏蔽結(jié)構(gòu)和電感線圈中的至少一個。所述焊料凸塊與第二半導(dǎo)體封裝的墊片電耦接。

在第四方面，本實用新型提供了一種堆疊半導(dǎo)體封裝。所述堆疊半導(dǎo)體封裝包括根據(jù)第二方面所述的第一半導(dǎo)體封裝和第二半導(dǎo)體封裝，并且還包括被第一封裝劑封裝的多個墊片、多個連接體、多個無源組件、至少一個加固元件、電磁屏蔽結(jié)構(gòu)和電感線圈中的至少一個。焊接材料將第一半導(dǎo)體封裝的第一焊盤與第二半導(dǎo)體封裝的第二焊盤電耦接，并將第一半導(dǎo)體封裝的多個第一墊片與第二半導(dǎo)體封裝的多個第二墊片電耦接。

在第五方面，本實用新型提供了一種堆疊半導(dǎo)體封裝。所述堆疊半導(dǎo)體封裝包括根據(jù)第二方面所述的第一半導(dǎo)體封裝，并且還包括貫穿第一封裝劑延伸至第一半導(dǎo)體芯片的多個通孔、第一封裝劑的表面上的多個第一跡線(第一跡線通過通孔與第一半導(dǎo)體芯片電連接)、封裝第一跡線的第二封裝劑和延伸貫穿第二封裝劑以暴露第一跡線的表面的多個開口。多個焊料凸塊附接至第一跡線的暴露表面。所述堆疊半導(dǎo)體封裝還包括根據(jù)第二方面的第二半導(dǎo)體封裝，并且還包括被第一封裝劑封裝的多個墊片、多個連接體、多個無源組件、至少一個加固元件、電磁屏蔽結(jié)構(gòu)和電感線圈中的至少一個、以及在導(dǎo)電層中形成的多個開口，所述開口暴露連接體的表面。焊料凸塊與第二半導(dǎo)體封裝的連接體的暴露表面電耦接。

在第六方面，本實用新型提供了一種堆疊半導(dǎo)體封裝。所述堆疊半導(dǎo)體封裝包括根據(jù)第二方面所述的第一半導(dǎo)體封裝，并且還包括被第一封裝劑封裝的多個墊片、多個連接體、多個無源組件、至少一個加固元件、電磁屏蔽結(jié)構(gòu)和電感線圈中的至少一個、以及在導(dǎo)電層中形成的多個開口，所述開口暴露連接體的表面。所述堆疊半導(dǎo)體封裝還包括第二半導(dǎo)體封裝，所述第二半導(dǎo)體封裝是具有多個焊料凸塊的晶圓級封裝。焊料凸塊與第一半導(dǎo)體封裝的連接體的暴露表面電耦接。

在第七方面，本實用新型提供了一種半導(dǎo)體封裝，包括：第一半導(dǎo)體芯片、多個連接體、封裝第一半導(dǎo)體芯片和連接體的第一封裝劑、以及與第一半導(dǎo)體芯片和連接體的多個電連接。布置散熱區(qū)域以釋放由第一半導(dǎo)體芯片產(chǎn)生的熱。散熱區(qū)域包括以下之一：第一半導(dǎo)體芯片附接至的焊盤的表面；焊盤附接至的導(dǎo)電層的表面，其中第一半導(dǎo)體芯片附接至焊盤；第一半導(dǎo)體芯片附接至的導(dǎo)電層的表面；以及附接至導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層。

在第八方面，本實用新型提供了一種堆疊半導(dǎo)體封裝，包括根據(jù)第七方面的第一半導(dǎo)體封裝，并且還包括貫穿第一封裝劑延伸至第一半導(dǎo)體芯片的多個通孔、第一封裝劑的表面上的多個第一跡線(第一跡線通過通孔與第一半導(dǎo)體芯片電連接，連接體與第一跡線電連接)、封裝第一跡線的第二封裝劑、以及延伸貫穿第二封裝劑以暴露第一跡線的表面的多個開口。多個焊料凸塊附接至第一跡線的暴露表面。堆疊半導(dǎo)體封裝也包括根據(jù)第七方面的第二半導(dǎo)體封裝并且還包括被第一封裝劑封裝的多個墊片，連接體設(shè)置在墊片上。焊料凸塊與第二半導(dǎo)體封裝的墊片電耦接。

在第九方面，本實用新型提供了一種堆疊半導(dǎo)體封裝，包括根據(jù)第七方面的第一半導(dǎo)體封裝和第二半導(dǎo)體封裝，并且還包括被第一封裝劑封裝的多個墊片，連接體設(shè)置在墊片上。焊接材料將第一半導(dǎo)體封裝的第一焊盤與第二半導(dǎo)體封裝的第二焊盤電耦接，以及將第一半導(dǎo)體封裝的多個第一墊片與第二半導(dǎo)體封裝的多個第二墊片電耦接。

在第十方面，本實用新型提供了一種堆疊半導(dǎo)體封裝，包括根據(jù)第七方面的第一半導(dǎo)體封裝，并且還包括貫穿第一封裝劑延伸至第一半導(dǎo)體芯片的多個通孔，第一封裝劑的表面上的多個第一跡線(第一跡線通過通孔與第一半導(dǎo)體芯片電連接，連接體與第一跡線電連接)，封裝第一跡線的第二封裝劑，以及延伸貫穿第二封裝劑以暴露第一跡線的表面的多個開口。多個焊料凸塊附接至第一跡線的暴露表面。堆疊半導(dǎo)體封裝還包括根據(jù)第七方面的第二半導(dǎo)體封裝，并且還包括被第一封裝劑封裝的多個墊片(連接體設(shè)置在墊片上)、以及在導(dǎo)電層中形成的多個開口(開口暴露連接體的表面)。焊料凸塊與第二半導(dǎo)體封裝的連接體的暴露表面電耦接。

在第十一方面，本實用新型提供了一種堆疊半導(dǎo)體封裝，包括根據(jù)第七方面的第一半導(dǎo)體封裝，并且還包括被第一封裝劑封裝的多個墊片以及在導(dǎo)電層中形成的多個開口，連接體設(shè)置在墊片上，開口暴露連接體的表面。堆疊半導(dǎo)體封裝還包括第二半導(dǎo)體封裝，第二半導(dǎo)體封裝為具有多個焊料凸塊的晶圓級封裝。焊料凸塊與第一半導(dǎo)體封裝的連接體的暴露表面電耦接。

在第十二方面，本實用新型提供了一種半導(dǎo)體封裝，包括第一半導(dǎo)體芯片、多個連接體、封裝第一半導(dǎo)體芯片和連接體的第一封裝劑、以及與第一半導(dǎo)體芯片和連接體的多個電連接。散熱區(qū)域被布置以釋放由第一半導(dǎo)體芯片產(chǎn)生的熱。散熱區(qū)域包括以下之一：附接至導(dǎo)電層的散熱片陣列的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至導(dǎo)電層的多個散熱翅片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至焊盤所附接的導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至焊盤。

在第十三方面，本實用新型提供了一種半導(dǎo)體封裝，包括第一半導(dǎo)體芯片、電磁屏蔽結(jié)構(gòu)、封裝第一半導(dǎo)體芯片和電磁屏蔽結(jié)構(gòu)的第一封裝劑、以及與第一半導(dǎo)體芯片和電磁屏蔽結(jié)構(gòu)的多個電連接。散熱區(qū)域被布置以釋放由第一半導(dǎo)體芯片產(chǎn)生的熱。散熱區(qū)域包括以下之一：第一半導(dǎo)體芯片附接至的焊盤的表面；焊盤附接至的導(dǎo)電層的表面，其中第一半導(dǎo)體芯片附接至焊盤；第一半導(dǎo)體芯片附接至的導(dǎo)電層的表面；附接至導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至導(dǎo)電層的散熱片陣列的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至導(dǎo)電層的多個散熱翅片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；以及附接至焊盤所附接的導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至焊盤。

在第十四方面，本實用新型提供了一種半導(dǎo)體封裝，包括第一半導(dǎo)體芯片、至少一個加固元件、封裝第一半導(dǎo)體芯片和至少一個加固元件的第一封裝劑、以及與第一半導(dǎo)體芯片的多個電連接。散熱區(qū)域被布置以釋放由第一半導(dǎo)體芯片產(chǎn)生的熱，散熱區(qū)域包括以下之一：第一半導(dǎo)體芯片附接至的焊盤的表面；焊盤附接至的導(dǎo)電層的表面，其中第一半導(dǎo)體芯片附接至焊盤；第一半導(dǎo)體芯片附接至的導(dǎo)電層的表面；附接至導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至導(dǎo)電層的散熱片陣列的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；附接至導(dǎo)電層的多個散熱翅片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至導(dǎo)電層；以及附接至焊盤所附接的導(dǎo)電層的散熱片的表面區(qū)域，其中第一半導(dǎo)體芯片附接至焊盤。

結(jié)合附圖，本實用新型的其他方面和優(yōu)點將從通過示例來說明本實用新型原理的以下的詳細(xì)描述中顯而易見。

附圖說明

當(dāng)結(jié)合附圖閱讀時，將更好地理解本實用新型優(yōu)選實施例的以下詳細(xì)描述。本實用新型通過示例進行說明，并不受附圖限制，在附圖中，相同的附圖標(biāo)記指示相同的元件。將會理解，附圖并非按比例繪出，并且為了易于理解本實用新型而進行了簡化。

圖1至4示出根據(jù)本實用新型實施例的半導(dǎo)體封裝方法；

圖5至7是根據(jù)本實用新型實施例的半導(dǎo)體封裝的放大截面圖；

圖8至12示出根據(jù)本實用新型實施例的半導(dǎo)體封裝方法中的附加處理步驟；

圖13至15示出根據(jù)本實用新型另一實施例的半導(dǎo)體封裝方法；

圖16至18是根據(jù)本實用新型實施例的多芯片半導(dǎo)體封裝的放大截面圖；

圖19至20是根據(jù)本實用新型實施例的堆疊半導(dǎo)體封裝的放大截面圖；

圖21至24示出根據(jù)本實用新型再一實施例的半導(dǎo)體封裝方法；

圖25至27示出根據(jù)本實用新型又另一實施例的半導(dǎo)體封裝方法；

圖28至29示出根據(jù)本實用新型再另一實施例的半導(dǎo)體封裝方法；

圖30示出根據(jù)本實用新型另一實施例的半導(dǎo)體封裝方法；

圖31至32是根據(jù)本實用新型另一實施例的堆疊半導(dǎo)體封裝的放大截面圖；

圖33至35示出根據(jù)本實用新型另一實施例的半導(dǎo)體封裝方法；

圖36至37示出根據(jù)本實用新型又一實施例的半導(dǎo)體封裝方法；

圖38至39示出根據(jù)本實用新型再一實施例的半導(dǎo)體封裝方法；

圖40示出根據(jù)本實用新型另一實施例的半導(dǎo)體封裝方法；

圖41至42示出根據(jù)本實用新型又一實施例的半導(dǎo)體封裝方法；

圖43示出根據(jù)本實用新型再一實施例的半導(dǎo)體封裝方法；以及

圖44至45是根據(jù)本實用新型其他實施例的堆疊半導(dǎo)體封裝的放大截面圖。

具體實施方式

以下結(jié)合附圖給出的詳細(xì)描述意為本實用新型目前優(yōu)選實施例的描述，并不意在表示可以實踐本實用新型的唯一形式。應(yīng)理解，可以通過意在包括在本實用新型的范圍內(nèi)的不同實施例來實現(xiàn)相同或等同的功能。在所有附圖中，相同的數(shù)字自始至終用于指示相同的元件。

以下參照圖1至4來描述半導(dǎo)體封裝方法。

現(xiàn)在參照圖1，提供了具有多個半導(dǎo)體芯片容納區(qū)域12的載體10。多個第一半導(dǎo)體芯片14附接至半導(dǎo)體芯片容納區(qū)域12。

載體10用作支撐件，并且可以由相對堅硬的任何合適材料制成，以易于處理期間的執(zhí)握。載體10可以具有約50mm與約500mm之間的厚度。在一個實施例中，載體10可以是由鋼或銅制成的板的形式。在可選實施例中，載體10可以包括第一層或基層和設(shè)置在第一層上的第一導(dǎo)電材料形成的第二層或頂層。第一層或基層可以由例如鋼或鋁制成，第二層或頂層可以由例如銅制成。

第一半導(dǎo)體芯片14可以是任何類型的電路，例如數(shù)字信號處理器(DSP)或特定功能電路，并且不限于諸如互補金屬氧化物半導(dǎo)體(CMOS)之類的特定技術(shù)，或者不限于從任何特定晶片技術(shù)獲得。第一半導(dǎo)體芯片14中的每一個具有主動(active)表面和與主動表面相對的后表面。第一半導(dǎo)體芯片14可以具有約30微米(μm)與約50μm之間的厚度。

在所示實施例中，半導(dǎo)體芯片容納區(qū)域12包括在載體10上設(shè)置的多個焊盤16。在一個實施例中，焊盤16可以通過光刻或電鍍形成在載體10上。在載體10包括第一層或支撐層和第二層或工作層的可選實施例中，焊盤16可以通過刻蝕掉第二層或頂層的一部分以在第二層或頂層上形成圖案而形成。

粘合劑18可以用于將第一半導(dǎo)體芯片14附接至焊盤16，其中第一半導(dǎo)體芯片14的主動表面背對焊盤16。粘合劑18可以在附接之前預(yù)先沉積在焊盤16上或第一半導(dǎo)體芯片14的后表面上。因此，可以通過預(yù)先沉積在焊盤16上或預(yù)先形成在第一半導(dǎo)體芯片的后表面上的粘合劑18將第一半導(dǎo)體芯片14的后表面附接至焊盤16。粘合劑18可以是具有約2瓦特每米每開爾文(W/mK)至約20W/mK的高導(dǎo)熱性的材料，例如Arctic Silver的導(dǎo)熱膠。

參照圖2，示出了板形式的載體10的俯視圖。在所示出的實施例中，在載體10上設(shè)置焊盤16的圖案，并且多個第一半導(dǎo)體芯片14相應(yīng)地布置在焊盤16上。如從圖2中所見，盡管圖1中示出兩個半導(dǎo)體芯片容納區(qū)域12和兩個第一半導(dǎo)體芯片14，但是應(yīng)當(dāng)理解，載體10不受所示出的半導(dǎo)體芯片容納區(qū)域12和第一半導(dǎo)體芯片14的數(shù)量的限制，而是事實上可以用于同時封裝更大數(shù)量的第一半導(dǎo)體芯片14。有利地，在板的規(guī)模上同時處理若干封裝單元有助于降低組裝成本。

現(xiàn)在參照圖3，利用第一封裝劑20封裝第一半導(dǎo)體芯片14。由此第一介電層22布置在載體10上以封裝第一半導(dǎo)體芯片14和焊盤16，這可以通過注塑、層壓或印刷工藝實現(xiàn)。在一個實施例中，可以使用薄膜片或膏形式的熱固高分子材料，如環(huán)氧基化合物或酚基化合物來形成第一介電層22。在其他實施例中，材料可以是顆粒狀或粉狀的形式。典型地，材料可進一步包括填充劑如二氧化硅。優(yōu)選地，第一介電層22由Ajinomoto增強膜(ABF)或環(huán)氧模塑料(EMC)形成。第一介電層22可以具有約100μm與約800μm之間的厚度。可以在不暴露第一半導(dǎo)體芯片14的情況下通過研磨或拋光使第一介電層22的厚度變薄。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個通孔26，并在第一封裝劑20的表面上形成多個第一跡線28，所述第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。

可以通過在第一介電層22中形成多個第一開口30以暴露第一半導(dǎo)體芯片14的主動表面來形成第一通孔26，第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的輸入/輸出(I/O)墊片位置相對應(yīng)。第一開口30可以通過激光鉆孔或光刻形成。

可以通過半加成電鍍工藝形成第一通孔26和第一跡線28。更具體地，可以通過化學(xué)電鍍在第一介電層22的表面和第一開口30的側(cè)壁上沉積金屬種層。之后，第一通孔26形成于第一開口30中，第一跡線28以諸如銅之類的導(dǎo)電材料形成在種層上。然后去除種層的暴露部分。第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片與第一跡線28電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24的步驟還包括：利用第二封裝劑32對第一跡線28進行封裝，并形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個開口34。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。可以通過使用例如阻焊進行絲網(wǎng)印刷來形成第二介電層36，并且可以通過光刻在第二介電層36中形成第二開口34。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾(finishing)層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

現(xiàn)在參照圖4，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后焊盤16的暴露表面區(qū)域。可以通過化學(xué)刻蝕或物理分離來去除載體10以暴露焊盤16。焊盤16的暴露表面區(qū)域可以涂敷有抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。

在去除載體10以暴露焊盤16之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝40沿垂直線A-A分為單獨的封裝單元。

如從圖4中所見，每個半導(dǎo)體封裝40包括第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括第一半導(dǎo)體芯片14所附接至的焊盤16的表面。

在所示實施例中，與第一半導(dǎo)體芯片14的電連接24包括貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。第二封裝劑32封裝第一跡線28，多個開口34延伸貫穿第二封裝劑32以暴露第一跡線28的表面?？蛇x地，第二封裝劑可以省略，并且第一跡線28完全暴露在第一介電層22上以與外部裝置或電路連接。

有利地，可以利用所述半導(dǎo)體封裝方法來形成具有約150μm與約200μm之間的厚度的薄剖面半導(dǎo)體封裝40。

以下將參照圖5至7對具有與第一半導(dǎo)體芯片14的不同類型的電連接24的可選封裝形式進行描述。

參照圖5，示出了半導(dǎo)體封裝42。形成半導(dǎo)體封裝42的半導(dǎo)體封裝方法與前述實施例的不同在于：形成與第一半導(dǎo)體芯片14的電連接24的步驟包括在第一跡線28上形成多個第一導(dǎo)電柱44。第一導(dǎo)電柱44可以通過光刻或電鍍形成在第一跡線28上。

之后，利用第二封裝劑32封裝第一跡線28和第一導(dǎo)電柱44。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28和第一導(dǎo)電柱44。第二介電層36可以通過注塑、層壓或印刷工藝形成在第一介電層22上。在一個實施例中，使用薄膜片或膏形式的熱固高分子材料，如環(huán)氧基化合物或酚基化合物來形成第二介電層36。在其他實施例中，材料可以是顆粒狀或粉狀的形式。典型地，材料可進一步包括填充劑如二氧化硅。優(yōu)選地，第二介電層36由Ajinomoto增強膜(ABF)或環(huán)氧模塑料(EMC)形成。

然后去除第二封裝劑32的一部分以暴露第一導(dǎo)電柱44的表面。在一個實施例中，可以通過研磨或拋光使第二介電層36變薄以暴露第一導(dǎo)電柱44的表面。第一導(dǎo)電柱44的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。

圖5所示的半導(dǎo)體封裝42與圖4所示的半導(dǎo)體封裝40的不同在于：半導(dǎo)體封裝42包括第一跡線28上的多個第一導(dǎo)電柱44，且第二封裝劑32封裝第一跡線28和第一導(dǎo)電柱44。去除第二封裝劑32的一部分，暴露第一導(dǎo)電柱44的表面。

現(xiàn)在參照圖6，示出了半導(dǎo)體封裝46。形成半導(dǎo)體封裝46的半導(dǎo)體封裝方法與前述實施例的不同在于：形成與第一半導(dǎo)體芯片14的電連接24的步驟還包括在第二封裝劑32的表面上形成多個第二跡線48。在本實施例中，在第二開口34中形成多個第二通孔50。因而，第二開口34的位置與第一跡線28的表面上的預(yù)定通孔位置相對應(yīng)?？梢酝ㄟ^半加成電鍍工藝形成第二跡線48和第二通孔50。更具體地，可以通過化學(xué)電鍍在第二介電層36的表面和第二開口34的側(cè)壁上沉積金屬種層。之后，第二通孔50形成于第二開口34中，第二跡線48以諸如銅之類的導(dǎo)電材料形成在種層上。然后去除種層的暴露部分。第二通孔50將第一跡線28與第二跡線48電連接。

可以通過利用第三封裝劑52封裝第二跡線48并形成貫穿第三封裝劑52的多個第三開口54以暴露第二跡線48的表面來完成半導(dǎo)體封裝46。由此在第二介電層36上形成第三介電層56，第三介電層56封裝第二跡線48?？梢酝ㄟ^使用例如阻焊進行絲網(wǎng)印刷來形成第三介電層56，并且可以通過光刻在第三介電層56中形成第三開口54。第二跡線48的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第三開口54后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

現(xiàn)在參照圖7，示出了半導(dǎo)體封裝58。形成半導(dǎo)體封裝58的半導(dǎo)體封裝方法與前述實施例的不同在于：通過在第二跡線48上形成多個第二導(dǎo)電柱60來完成半導(dǎo)體封裝。第二導(dǎo)電柱60可以通過光刻或電鍍形成在第二跡線48上。

之后，利用第三封裝劑52封裝第二跡線48和第二導(dǎo)電柱60。由此在第二介電層36上形成第三介電層56，第三介電層56封裝第二跡線48和第二導(dǎo)電柱60。第三介電層56可以通過注塑、層壓或印刷工藝形成在第二介電層36上。在一個實施例中，使用薄膜片或膏形式的熱固高分子材料，如環(huán)氧基化合物或酚基化合物來形成第三介電層56。在其他實施例中，材料可以是顆粒狀或粉狀的形式。典型地，材料可進一步包括填充劑如二氧化硅。優(yōu)選地，第三介電層56由Ajinomoto增強膜(ABF)或環(huán)氧模塑料(EMC)形成。

然后去除第三封裝劑52的一部分以暴露第二導(dǎo)電柱60的表面。在一個實施例中，可以通過研磨或拋光使第三介電層56變薄以暴露第二導(dǎo)電柱60的表面。第二導(dǎo)電柱60的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。

圖6所示的半導(dǎo)體封裝46和圖7所示的半導(dǎo)體封裝58與前述實施例的不同在于：半導(dǎo)體封裝46和58還包括第二封裝劑32的表面上的多個第二跡線48，并形成有多個電連接層?？梢灾貜?fù)類似的步驟以獲得具有更多電連接層的半導(dǎo)體封裝，以提供更高的布線密度和更高的功能應(yīng)用。

在上述實施例中，半導(dǎo)體封裝40、42、46和58形成有平面的封裝后表面和下沉的導(dǎo)熱墊片或焊盤16。

以下將參照圖8至12來描述準(zhǔn)備第一半導(dǎo)體芯片14以形成第一通孔12和/或形成第一通孔12的各種方法。

現(xiàn)在參照圖8，示出了第一半導(dǎo)體芯片14的主動表面的一部分的放大截面圖。第一半導(dǎo)體芯片14包括設(shè)置在體硅層64上的電路層62、與電路層62電連接的多個電路墊片66和設(shè)置在電路層62上暴露第一半導(dǎo)體芯片14的主動表面上的電路墊片66的區(qū)域的鈍化層66。在可選實施例中，再鈍化層(未示出)可以設(shè)置在鈍化層68上，再鈍化層暴露電路墊片66的較小區(qū)域。

電路墊片66可以由鋁(Al)形成，鈍化層68可以由氮化硅(SiN)或二氧化硅(SiO)形成，再鈍化層可以由聚酰亞胺形成。

在本實施例中，半導(dǎo)體封裝方法還包括：在形成與第一半導(dǎo)體芯片14的電連接24之前，在第一半導(dǎo)體芯片14的電路墊片66中的至少一個上形成導(dǎo)電層70。因而，由此形成的半導(dǎo)體封裝還包括在第一半導(dǎo)體芯片14的多個電路墊片66中的至少一個上的導(dǎo)電層70。

可以通過鎳、銅、金修飾或鎳/銅(Ni/Cu)分層或鎳/金(Ni/Au)分層的化學(xué)電鍍在電路墊片66上形成導(dǎo)電層70。

在后續(xù)在第一介電層22中形成第一開口30的步驟中，第一開口30僅暴露第一半導(dǎo)體芯片14的主動表面上的導(dǎo)電層70。第一介電層22中第一開口30的區(qū)域因而小于在每個電路墊片66上形成的導(dǎo)電層70的表面區(qū)域。因此，在后續(xù)形成第一通孔26的步驟中，僅在通過第一開口30暴露的導(dǎo)電層70的一部分上形成第一通孔26。

現(xiàn)在參照圖9，示出了導(dǎo)電層70的可選形式。在所示實施例中，導(dǎo)電層70的表面區(qū)域大于在其上形成導(dǎo)電層70的電路墊片66的表面區(qū)域。

可以通過利用鈦鎢/銅(TiW/Cu)分層或鈦/銅(Ti/Cu)分層的種層噴涂鈍化層68，在種層上沉積光致抗蝕層，處理光致抗蝕層以形成暴露種層的一部分的開口的圖案，在與電路墊片66的位置相對應(yīng)的種層的暴露位置上電鍍銅(Cu)，去除光致抗蝕層，并刻蝕掉暴露的種層以暴露鈍化層68，來形成本實施例的導(dǎo)電層70。

在導(dǎo)電層70的寬度和表面區(qū)域大于在其上形成導(dǎo)電層70的電路墊片66的寬度和表面區(qū)域的本實施例中，導(dǎo)電層70的多個部分延伸至電路墊片66周圍的鈍化層68上。有利地，與電路墊片66的寬度和表面區(qū)域相比較大的導(dǎo)電層70的寬度和表面區(qū)域在如在這樣的實施例中后續(xù)形成的第一開口30和第一通孔26的大小和/或定位方面提供了較大的靈活性和容限，可以在電路墊片66的區(qū)域外部形成第一開口30和后續(xù)的第一通孔26。這使得能夠形成較大的第一通孔26，具有較大面積和體積的較大的第一通孔26提供了較大的機械強度和較好的熱性能和電氣性能。較大的第一通孔26還能夠更好地包容通過激光射擊形成第一開口30時的偏差。這提高了所形成的半導(dǎo)體封裝的可靠性。

進一步有利地，在圖8和9所示的兩個實施例中，由于第一開口30和第一通孔26在導(dǎo)電層70上形成，防止了第一封裝劑20與鈍化層68之間的接口與在后續(xù)處理步驟中使用的化學(xué)物質(zhì)直接接觸，這有助于防止在后續(xù)處理步驟中對鈍化層68的毀壞例如分層。

現(xiàn)在參照圖10，示出了在其上形成圖9的導(dǎo)電層70和第一通孔26的電路墊片66的示意平面圖。在所示實施例中，以橢圓形狀形成第一通孔26。有利地，這允許后續(xù)形成的第一跡線28之間的間距較窄。

在可選實施例中，第一開口30和第一通孔26可以由其他形狀形成，例如圓形或矩形。第一開口30也可以由一系列重疊的激光射擊形成，以提供拉長形狀的開口。

現(xiàn)在參照圖11，示出了導(dǎo)電層70的另一形式。在所示實施例中，導(dǎo)電層70包括位于在其上形成導(dǎo)電層70的電路墊片66之上的墊片部分72和延伸遠(yuǎn)離電路墊片66的線部分74。在本實施例中，從導(dǎo)電層70的線部分74形成與第一半導(dǎo)體芯片14的電連接24。

在所示實施例中，導(dǎo)電層70的墊片部分72覆蓋電路墊片66，導(dǎo)電層70的線部分在鈍化層68上從電路墊片66的位置遠(yuǎn)離向第一開口30的位置延伸。由此形成遠(yuǎn)離電路墊片66的第一開口30和第一通孔26。以這種方式，有利地，導(dǎo)電層70在與第一通孔26和第一跡線28連接之前提供另一層來路由電信號。

現(xiàn)在參照圖12，示出了在其上形成圖11的導(dǎo)電層70和第一通孔26的電路墊片66的示意平面圖。如圖12所示，導(dǎo)電層70的墊片部分72的面積大于電路墊片66的相應(yīng)面積，使得墊片部分72覆蓋整個電路墊片66。在所示實施例中，導(dǎo)電層70的線部分74的寬度大于第一開口30和第一通孔26的寬度。第一開口30僅暴露導(dǎo)電層70的線部分74的一部分，并且僅在線部分74的暴露區(qū)域上形成第一通孔26。

在本實施例中，第一通孔26形成為圓形。在可選實施例中，第一開口30和第一通孔26可以由其他形狀形成，例如橢圓形或矩形，其中主軸與線部分74的長度平行。第一開口30也可以由一系列重疊的激光射擊形成，以提供拉長形狀的開口。諸如橢圓或矩形之類的拉長形狀增加了第一通孔26與第一跡線28之間的接觸面積，增大了機械強度并提供了更好的熱性能和電性能。

以下將參照圖13至15來描述另一半導(dǎo)體封裝方法。

現(xiàn)在參照圖13，本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：該半導(dǎo)體封裝方法包括在封裝步驟之前在載體10上形成多個連接體或柱76。

現(xiàn)在參照圖14，連接體76可以遠(yuǎn)離焊盤布置，優(yōu)選地布置在焊盤16周圍，如圖所示。

再次參照圖13，在本實施例中，連接體76可以形成至比第一半導(dǎo)體芯片14的表面低的高度。在這種實施例中，連接體76的表面低于第一半導(dǎo)體芯片14的主動表面，并且第一半導(dǎo)體芯片14的主動表面比連接體76的表面更遠(yuǎn)離載體10。

然后，利用第一封裝劑20封裝第一半導(dǎo)體芯片14和連接體76。由此，第一介電層22布置在載體10上以封裝第一半導(dǎo)體芯片14、焊盤16和連接體76，這可以通過注塑、層壓或印刷工藝來實現(xiàn)。在一個實施例中，可以使用薄膜片或膏形式的熱固高分子材料，如環(huán)氧基化合物或酚基化合物來形成第一介電層22。在其他實施例中，材料可以是顆粒狀或粉狀的形式。典型地，材料可進一步包括填充劑如二氧化硅。優(yōu)選地，第一介電層22由Ajinomoto增強膜(ABF)或環(huán)氧模塑料(EMC)形成。第一介電層22可以具有約100μm與約800μm之間的厚度?？梢栽诓槐┞兜谝话雽?dǎo)體芯片14和連接體76的情況下通過研磨或拋光使第一介電層22的厚度變薄。

在封裝之后，形成與第一半導(dǎo)體芯片14和連接體76的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括形成貫穿第一介電層22的多個第一開口30以暴露第一半導(dǎo)體芯片14的主動表面和連接體76的表面。這可以通過激光鉆孔實現(xiàn)。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置和載體10上的連接體76的位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14和連接體76的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。

可以通過半加成電鍍工藝形成第一通孔26和第一跡線28。更具體地，可以通過化學(xué)電鍍在第一介電層22的表面和第一開口30的側(cè)壁上沉積金屬種層。之后，第一通孔26形成于第一開口30中，第一跡線28以諸如銅之類的導(dǎo)電材料形成在種層上。然后去除種層的暴露部分。第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片和連接體76與第一跡線28電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝，并形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28?？梢酝ㄟ^使用例如阻焊進行絲網(wǎng)印刷來形成第二介電層36，并且可以通過光刻在第二介電層36中形成第二開口34。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

然后，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后焊盤16的暴露表面區(qū)域。在所示實施例中，連接體76的表面也在去除了載體10的至少一部分之后被暴露。

可以通過化學(xué)刻蝕或物理分離來去除載體10以暴露焊盤16和連接體76的表面。焊盤16的暴露表面區(qū)域和連接體76的表面可以涂敷有抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。

在去除載體10以暴露焊盤16和連接體76的表面之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝78沿垂直線A-A分為單獨的各個封裝單元。

如從圖13中所見，由此形成的每個半導(dǎo)體封裝78與圖4的半導(dǎo)體封裝40的不同在于：半導(dǎo)體封裝78包括被第一封裝劑20封裝的多個連接體76。優(yōu)選地，與連接體76連接的第一通孔26具有比連接體76小的面積，因此減小與第一跡線28的必要接觸面積。這改進第一跡線28的電連接層的可布線性。

現(xiàn)在參照圖15，將描述另一半導(dǎo)體封裝方法。本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：該半導(dǎo)體封裝方法包括在封裝步驟之前在載體10上形成多個墊片80。

在一個實施例中，可以通過光刻或電鍍在載體10上形成墊片80。在載體10包括第一層或支撐層和第二層或工作層的可選實施例中，墊片80可以通過刻蝕掉第二層或工作層的一部分以在第二層或工作層上形成圖案而形成。

在本實施例中，在墊片80上形成多個連接體或柱76。本實施例的每一個墊片80具有比相應(yīng)的連接體76大的表面區(qū)域。墊片80和連接體76可以布置在焊盤16的周圍。

本實施例與前述實施例的半導(dǎo)體封裝方法之間的另一不同在于：在本實施例中，連接體76形成至比第一半導(dǎo)體芯片14的表面高的高度。在這種實施例中，連接體76的表面高于第一半導(dǎo)體芯片14的主動表面，第一半導(dǎo)體芯片14的主動表面比連接體76的表面更靠近載體10。

然后，利用第一封裝劑20封裝第一半導(dǎo)體芯片14和連接體76。由此，在載體10上布置第一介電層22以封裝第一半導(dǎo)體芯片14、焊盤16、連接體76和墊片80，這可以通過注塑、層壓或印刷工藝來實現(xiàn)。在一個實施例中，可以使用薄膜片或膏形式的熱固高分子材料，如環(huán)氧基化合物或酚基化合物來形成第一介電層22。在其他實施例中，材料可以是顆粒狀或粉狀的形式。典型地，材料可進一步包括填充劑如二氧化硅。優(yōu)選地，第一介電層22由Ajinomoto增強膜(ABF)或環(huán)氧模塑料(EMC)形成。第一介電層22可以具有約100μm與約800μm之間的厚度?？梢酝ㄟ^研磨或拋光使第一介電層22的厚度變薄以暴露連接體76的表面。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面的多個第一開口30。這可以通過激光鉆孔實現(xiàn)。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。第一跡線28也與連接體76電連接。

可以通過半加成電鍍工藝形成第一通孔26和第一跡線28。更具體地，可以通過化學(xué)電鍍在第一介電層22的表面和第一開口30的側(cè)壁上沉積金屬種層。之后，第一通孔26形成于第一開口30中，第一跡線28以諸如銅之類的導(dǎo)電材料形成在種層上。然后去除種層的暴露部分。第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片和第一跡線28電連接。在形成第一跡線28之后，一些連接體76可以自第一介電層22的表面進一步向上延伸。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24的步驟包括：在第一跡線28上形成多個第一導(dǎo)電柱44?？梢酝ㄟ^光刻或電鍍在第一跡線28上形成多個第一導(dǎo)電柱44。

之后，利用第二封裝劑32對第一跡線28和第一導(dǎo)電柱44進行封裝。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28和第一導(dǎo)電柱44。第二介電層36可以通過注塑、層壓或印刷工藝形成在第一介電層22上。在一個實施例中，使用薄膜片或膏形式的熱固高分子材料，如環(huán)氧基化合物或酚基化合物來形成第二介電層36。在其他實施例中，材料可以是顆粒狀或粉狀的形式。典型地，材料可進一步包括填充劑如二氧化硅。優(yōu)選地，第一介電層22由Ajinomoto增強膜(ABF)或環(huán)氧模塑料(EMC)形成。

然后去除第二封裝劑32的一部分以暴露第一導(dǎo)電柱44的表面。在一個實施例中，可以通過研磨或拋光使第二介電層36變薄以暴露第一導(dǎo)電柱44的表面。第一導(dǎo)電柱44的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。

然后，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后焊盤16的暴露表面區(qū)域。在所示實施例中，墊片80的表面也在去除載體10的至少一部分之后被暴露。

可以通過化學(xué)刻蝕或物理分離來去除載體10以暴露焊盤16和墊片80的表面。焊盤16的暴露表面區(qū)域和墊片80的表面可以涂敷有抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。

在去除載體10以暴露焊盤16和墊片80的表面之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝78沿垂直線A-A分為單獨的各個封裝單元。

如從圖15中所見，由此形成的每個半導(dǎo)體封裝82與圖13的半導(dǎo)體封裝78的不同在于：半導(dǎo)體封裝78包括被第一封裝劑20封裝的多個連接體76和多個墊片80。

有利地，以上參照圖13至15描述的實施例中的連接體76的設(shè)置有利于形成多芯片半導(dǎo)體封裝和堆疊半導(dǎo)體封裝。

以下將參照圖16至18來描述可以利用上述半導(dǎo)體封裝方法形成的各種多芯片封裝結(jié)構(gòu)。

現(xiàn)在參照圖16，示出了多芯片半導(dǎo)體封裝84。多芯片半導(dǎo)體封裝84包括：第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括第一半導(dǎo)體芯片14附接至的焊盤16的表面。在所示實施例中，多個連接體76和連接體附接至的多個墊片80也被第一封裝劑20封裝。

在本實施例中，第二半導(dǎo)體芯片附接至焊盤16。多個焊線(wire bond)88將第二半導(dǎo)體芯片86與各個墊片80電連接。第三封裝劑52封裝第二半導(dǎo)體芯片86和焊線88。

現(xiàn)在參照圖17，示出了另一多芯片半導(dǎo)體封裝90。多芯片半導(dǎo)體封裝84與前述實施例的不同在于：多芯片半導(dǎo)體封裝84包括附接至焊盤16的第二半導(dǎo)體芯片86、以及將第二半導(dǎo)體芯片86與各個墊片80電連接的多個焊料凸塊92。

現(xiàn)在參照圖18，示出了又一多芯片半導(dǎo)體封裝94。多芯片半導(dǎo)體封裝94與前述實施例的不同在于：多芯片半導(dǎo)體封裝94包括具有附接的多個焊料凸塊92的第二半導(dǎo)體芯片86，焊料凸塊92將第二半導(dǎo)體芯片86與第一跡線28的暴露表面電連接。

以下將參照圖19至20來描述可以利用上述半導(dǎo)體封裝方法形成的各種堆疊半導(dǎo)體封裝。

現(xiàn)在參照圖19，示出了堆疊半導(dǎo)體封裝96。堆疊半導(dǎo)體封裝96包括：具有附接至第一跡線28的暴露表面的多個焊料凸塊92的第一半導(dǎo)體封裝40。第一半導(dǎo)體封裝40堆疊在第二半導(dǎo)體封裝98上，第二半導(dǎo)體封裝98形成有多個墊片80上的多個連接體76。焊料凸塊92與第二半導(dǎo)體封裝98的墊片80電耦接。

焊料凸塊92可以由任何導(dǎo)電粘接材料形成，例如，錫基焊料。

現(xiàn)在參照圖20，示出了另一堆疊半導(dǎo)體封裝100。堆疊半導(dǎo)體封裝100包括形成有多個第一墊片104上的多個連接體78的第一半導(dǎo)體封裝102。第一半導(dǎo)體封裝102堆疊在第二半導(dǎo)體封裝106上，第二半導(dǎo)體封裝106形成有多個第二墊片108上的多個連接體76。焊接材料110將第一半導(dǎo)體封裝102的第一焊盤112與第二半導(dǎo)體封裝106的第二焊盤114電耦接，并將第一半導(dǎo)體封裝102的第一墊片104與第二半導(dǎo)體封裝106的第二墊片108電耦接。

在所示實施例中，在第一半導(dǎo)體封裝102和第二半導(dǎo)體封裝106的每一個上設(shè)置虛設(shè)(dummy)墊片116以用于附接。

以下將參照圖21至24來描述另一半導(dǎo)體封裝方法。

現(xiàn)在參照圖21，本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：載體10包括第一層或支撐層118和設(shè)置在第一層118上的第二層或工作層120，第二層120由第一導(dǎo)電材料形成。

第一層或支撐層118可以由鋼制成，第二層或工作層120可以由銅制成。在一個實施例中，第一層或支撐層118是聚合樹脂片。

在載體10上設(shè)置多個焊盤16。這可以通過在不暴露第一層或支撐層118的情況下刻蝕掉第二層或工作層120的預(yù)定區(qū)域以外的部分來實現(xiàn)。在可選實施例中，可以通過在第二層或工作層120上電鍍來形成焊盤16。焊盤16的位置可以是預(yù)定的并使用光刻來形成圖案。如從圖21中所見，焊盤16的表面自第二層或工作層120的表面提高。

然后，多個第一半導(dǎo)體芯片14被附接至焊盤16，第一半導(dǎo)體芯片14的主動表面背對焊盤16。粘合劑18可以用于將第一半導(dǎo)體芯片14附接至焊盤16。當(dāng)粘合劑18是芯片附接膏的形式時，粘合劑18可以在第一半導(dǎo)體芯片14的附接之前預(yù)先沉積在焊盤16上。當(dāng)粘合劑18是芯片附接薄膜的形式時，粘合劑18可以設(shè)置在第一半導(dǎo)體芯片14的后表面上。

然后，利用第一封裝劑20封裝第一半導(dǎo)體芯片14。由此，第一介電層22沉積在載體10上以封裝第一半導(dǎo)體芯片14和焊盤16。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面的多個第一開口30。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。更具體地，第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片與第一跡線28電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝；以及形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此，在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

現(xiàn)在參照圖22，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，去除載體10的至少一部分以提供散熱區(qū)域38的步驟包括：去除載體10的第一層118的至少一部分。更具體地，去除載體10的第一層或支撐層118以暴露第二層或工作層120。因而，所示實施例中的散熱區(qū)域38是焊盤16附接至的導(dǎo)電層120的表面。第二層或工作層120的暴露表面可以涂敷有抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。

在去除載體10的第一層118以暴露第二層或工作層120之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝122沿垂直線A-A分為單獨的各個封裝單元。所暴露的第二層或工作層120形成完成的封裝機構(gòu)122的散熱層。

如從圖22中所見，由此形成的每個半導(dǎo)體封裝122包括：第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括焊盤16所附接的導(dǎo)電層120的表面，第一半導(dǎo)體芯片14附接至焊盤16。

在可選實施例中，可以利用以上在前述實施例中描述的第一跡線28上的多個第一導(dǎo)電柱44來完成半導(dǎo)體封裝122。在另一實施例中，圖21和22中的焊盤16以及半導(dǎo)體封裝122可以省略，并且第一半導(dǎo)體芯片14附接至導(dǎo)電層120。

現(xiàn)在參照圖23，在可選實施例中，可以通過在單元分離之前去除載體10的第一層或支撐層118之后去除載體10的第二層或工作層120，省去散熱層。這暴露焊盤16的表面和第一介電層22，并且可以通過化學(xué)刻蝕或物理分離來實現(xiàn)。

更進一步，在單元分離之前去除載體10的第二層或工作層120之后，也可以去除焊盤16和粘合劑18?？梢酝ㄟ^化學(xué)刻蝕去除焊盤16，并且可以通過化學(xué)溶解或洗滌來去除粘合劑。這在封裝結(jié)構(gòu)中產(chǎn)生洞124，暴露第一半導(dǎo)體芯片14的后表面。在這種實施例中，散熱區(qū)域38包括去除載體10和焊盤16之后第一半導(dǎo)體芯片14的暴露表面。

如從圖23所見，第一半導(dǎo)體芯片的后表面低于第一介電層22的表面。如果焊盤16的大小(面積)小于第一半導(dǎo)體芯片14的大小(面積)，可以僅部分地暴露第一半導(dǎo)體芯片14的后表面?？梢岳帽Ｗo層(例如鈦(Ti)或鉻(Cr))來涂敷或噴涂第一半導(dǎo)體芯片的暴露的后表面。

由此形成的每個半導(dǎo)體封裝126包括：第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括第一半導(dǎo)體芯片14的非主動表面。

現(xiàn)在參照圖24，將描述另一半導(dǎo)體封裝方法。本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：該半導(dǎo)體封裝方法包括在封裝步驟之前將多個無源組件128附接至載體10。

可以在第二層或工作層120的表面上圍繞每個焊盤或平臺16外圍布置無源組件128。無源組件128可以是電容器、電阻器、二極管、集成無源器件(IPD)或其組合。組件粘合劑130可以用于將無源組件128附接至第二層或工作層120的表面?？梢允褂眉す饣蚱渌窨淌侄卧诘诙踊蚬ぷ鲗?20的表面上預(yù)先標(biāo)記要安裝無源組件128的位置。組件粘合劑130可以在附接之前預(yù)先沉積在第二層或工作層120(芯片附接膏)上或無源組件128(芯片附接薄膜)的后表面上。

第一半導(dǎo)體芯片14以第一半導(dǎo)體芯片14的主動表面背對焊盤或平臺16的方式附接至焊盤或平臺16。粘合劑18可以用于將第一半導(dǎo)體芯片14附接至焊盤16。焊盤或平臺16可以用于補償?shù)谝话雽?dǎo)體芯片14與無源組件128之間的厚度差，尤其在薄芯片的情況下。焊盤或平臺16的厚度可以預(yù)先確定，并且可以形成為使得第一半導(dǎo)體芯片14的主動表面基本上等于或高于無源組件128的表面。

然后，利用第一封裝劑20封裝第一半導(dǎo)體芯片14和無源組件128。由此，在載體10上沉積第一介電層22以封裝第一半導(dǎo)體芯片14、焊盤16和無源組件128。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括形成貫穿第一介電層22以暴露無源組件128和第一半導(dǎo)體芯片14的主動表面上的電極的多個第一開口30。這可以通過激光鉆孔或光刻實現(xiàn)。第一開口30的位置與無源組件128和第一半導(dǎo)體芯片14的主動表面上的電極位置相對應(yīng)。作為使用焊盤或平臺16來補償?shù)谝话雽?dǎo)體芯片14與無源組件128之間的厚度差的結(jié)果，第一開口30到第一半導(dǎo)體芯片14的主動表面和無源組件128的深度可以基本上相等。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。第一跡線28也與無源組件128電連接。第一通孔26將無源組件128和第一半導(dǎo)體芯片14的主動表面上的電極與第一跡線28電連接。

然后，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，去除載體10的至少一部分以提供散熱區(qū)域38的步驟包括：去除載體10的第一層118的至少一部分。更具體地，去除載體10的第一層或支撐層118以暴露第二層或工作層120。

在所示實施例中，在去除載體10的第一層118之后，還去除載體10的第二層120的一部分以形成多個組件墊片132。更具體地，可以通過在單元分離之前去除載體10的第一層或支撐層118之后去除第二層或工作層120的一部分，使第二層或工作層120形成圖案。這可以通過光刻和化學(xué)刻蝕實現(xiàn)，并暴露焊盤或平臺16的表面和第一介電層22。第二層或工作層120的剩余部分形成與無源組件128的位置相對應(yīng)的組件墊片130，從而組件粘合劑130組件墊片132被覆蓋而不被暴露。焊盤16的暴露表面和第二層或工作層120的剩余部分可以涂敷有抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。每個焊盤16形成完成的封裝結(jié)構(gòu)的導(dǎo)熱墊片。

在去除載體10以暴露焊盤16并形成組件墊片132之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝134沿垂直線A-A分為單獨的封裝單元。

如從圖24所見，由此形成的每個半導(dǎo)體封裝134與前述實施例的半導(dǎo)體封裝的不同在于：每個半導(dǎo)體封裝134包括被第一封裝劑20封裝的多個無源組件128。

在可選實施例中，可以利用以上在前述實施例中描述的第一跡線28上的多個第一導(dǎo)電柱44來完成半導(dǎo)體封裝134。

在又一實施例中，半導(dǎo)體封裝134可以設(shè)置有如以上在前述實施例中描述的多個連接體76或在多個墊片80上形成的多個連接體76，作為無源組件128的替代。

以下將參照圖25至27來描述另一半導(dǎo)體封裝方法。

現(xiàn)在參照圖25，本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：第一半導(dǎo)體芯片14附接至在載體10的第二層或工作層120上限定的半導(dǎo)體芯片容納區(qū)域12，第一半導(dǎo)體芯片14的主動表面背對半導(dǎo)體芯片容納區(qū)域12。粘合劑18可以用于將第一半導(dǎo)體芯片14附接至半導(dǎo)體芯片容納區(qū)域12。在所示實施例中，多個連接體或柱76也設(shè)置在載體10的第二層或工作層120上。

利用第一封裝劑20封裝第一半導(dǎo)體芯片14和連接體76。由此，在載體10上布置第一介電層22以封裝第一半導(dǎo)體芯片14和連接體76。使用薄膜片或膏形式的熱固高分子材料，如環(huán)氧基化合物或酚基化合物來形成第一介電層22。在其他實施例中，材料可以是顆粒狀或粉狀的形式。典型地，材料可進一步包括填充劑如二氧化硅。優(yōu)選地，第一介電層22由Ajinomoto增強膜(ABF)或環(huán)氧模塑料(EMC)形成。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面和連接體76的表面的多個第一開口30。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置和載體10上的連接體76的位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14和連接體76的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝；以及形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此，在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，去除載體10的至少一部分以提供散熱區(qū)域38的步驟包括：去除載體10的第一層118的至少一部分。更具體地，選擇性地去除載體10的第一層或支撐層118的一部分，并且第一層或支撐層118的剩余部分在載體10的第二層或工作層120上提供多個散熱片或?qū)釅K136。以這種方式，通過去除載體10的第一層118的一部分形成多個散熱片136。有利地，散熱片136增加到周圍環(huán)境的表面區(qū)域，以便更好散熱?？梢酝ㄟ^光刻或化學(xué)刻蝕來實現(xiàn)第一層或支撐層118的選擇性去除。載體10的第二層或工作層120的暴露表面可以涂敷有抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。在該實施例中，第二層或工作層120形成完成的封裝結(jié)構(gòu)的散熱層。

在本實施例中，嵌入第一介電層22內(nèi)的連接體76將封裝單元的頂部與封裝單元的基層連接，將具有散熱片或?qū)釅K136的第二層或工作層120與用于外部封裝的封裝的外部墊片連接。散熱片136也可以用作接地屏蔽，第一半導(dǎo)體芯片14可以經(jīng)由第一跡線28、第一通孔28和連接體76的路徑與散熱片136電連接，以用于接地目的。在一個實施例中，多個垂直連接體76可以部署在外圍布置中，并且可以與散熱片136連接，用作屏蔽第一半導(dǎo)體芯片14免受外部電子干擾的電磁屏蔽。

在所示實施例中，在去除載體10的第一層118的至少一部分之后，在載體10的第二層120的暴露部分和散熱片136上形成涂層138?？梢允褂玫诙踊蚬ぷ鲗?20作為整個板的導(dǎo)電平面，通過電鍍在第二層或工作層120的暴露表面和散熱片或?qū)釅K136上形成涂層138。涂層138可以是與散熱片或?qū)釅K136不同的材料，以產(chǎn)生不同的導(dǎo)熱性用于增強散熱。散熱片或?qū)釅K136可以由鋼制成，涂層138可以由銅或鎳制成。涂層138也可以是抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。

可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝140沿垂直線A-A分離為單獨的封裝單元。由于沿暴露的第二層或工作層120的區(qū)域(其中在選擇性地去除第一層或支撐層118的一部分之后載體10的厚度明顯減小)發(fā)生切割，有利于切割工藝。例如，這轉(zhuǎn)化為較快的鋸切次數(shù)和降低的鋸片磨損。

如從圖25中所見，每個散熱片或?qū)釅K136的面積均小于相應(yīng)的半導(dǎo)體封裝140的面積。這樣，在每個半導(dǎo)體封裝140的外圍周圍存在臺階，使得外圍周圍的半導(dǎo)體封裝140的厚度小于中心區(qū)域的半導(dǎo)體封裝140的厚度。每個散熱片或?qū)釅K136的面積可以大于相應(yīng)的第一半導(dǎo)體芯片14的面積。

由此形成的每個半導(dǎo)體封裝140包括：第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括：附接至導(dǎo)電層120的第一表面的散熱片136的表面區(qū)域，其中第一半導(dǎo)體芯片14附接至導(dǎo)電層120的第二表面。在所示實施例中，半導(dǎo)體封裝140包括在散熱區(qū)域38之上的涂層138。

在可選實施例中，可以利用以上在前述實施例中描述的第一跡線28上的多個第一導(dǎo)電柱44來完成半導(dǎo)體封裝140。

在其他實施例中，半導(dǎo)體封裝140可以形成為沒有連接體76，具有形成在多個墊片80上的連接體76，具有如以上在前述實施例中描述的多個無源組件128和/或多個焊盤16。

在焊盤16設(shè)置在第二層或工作層120的第一表面上且第一半導(dǎo)體芯片14附接至焊盤16的實施例中，散熱區(qū)域38可以包括附接至導(dǎo)電層120的第二表面的散熱片136的表面區(qū)域，其中焊盤16附接至導(dǎo)電層120的第一表面。

可以以不同配置來設(shè)置導(dǎo)熱塊136。以下將參照圖26和27來描述這些示例。

現(xiàn)在參照圖26，示出了通過去除載體10的第一層118的一部分而形成的散熱片136陣列的底部平面圖。在所示實施例中，第一層或支撐層118形成為載體10的第二層或工作層120上的導(dǎo)熱塊陣列。有利地，散熱片136陣列增大了對周圍環(huán)境的表面面積以增強散熱。

在所示實施例中，散熱區(qū)域38包括附接至導(dǎo)電層120的第一表面的散熱片136陣列的表面區(qū)域，其中第一半導(dǎo)體芯片14附接至導(dǎo)電層120的第二表面。

現(xiàn)在參照圖27，示出了通過去除載體10的第一層118的一部分而形成的多個散熱翅片142的底部平面圖。在所示實施例中，第一層或支撐層118形成為載體10的第二層或工作層120上的導(dǎo)熱翅片或壁陣列。有利地，散熱翅片142的陣列增大了對周圍環(huán)境的表面面積以增強散熱。

在本實施例中，散熱區(qū)域38包括附接至導(dǎo)電層120的第一表面的多個散熱翅片142的表面區(qū)域，其中第一半導(dǎo)體芯片14附接至導(dǎo)電層120的第二表面。

以下參照圖28和29來描述另一半導(dǎo)體封裝方法。

現(xiàn)在參照圖28，本實施例的半導(dǎo)體封裝方法包括：提供具有多個半導(dǎo)體芯片容納區(qū)域12的載體10。本實施例的載體10包括第一層或支撐層118和在第一層118上設(shè)置的第二層或工作層120，第二層120由第一導(dǎo)電材料形成。第一層或支撐層118可以由鋼或鋁制成，第二層或工作層120可以由銅制成。

多個第一半導(dǎo)體芯片14附接至在載體10的第二層或工作層120上限定的半導(dǎo)體芯片容納區(qū)域12，第一半導(dǎo)體芯片14的主動表面背對半導(dǎo)體芯片容納區(qū)域12。與第一半導(dǎo)體芯片14的主動表面相對的第一半導(dǎo)體芯片14的后表面可以設(shè)置有阻擋層?？梢酝ㄟ^使用鈦/鉻(Ti/Cr)分層或鉻/銅(Cr/Cu)分層進行噴涂來形成阻擋層。

粘合劑18可以用于將第一半導(dǎo)體芯片14附接至半導(dǎo)體芯片容納區(qū)域12。

利用第一封裝劑20封裝第一半導(dǎo)體芯片14。由此，在載體10上沉積第一介電層22以封裝第一半導(dǎo)體芯片14。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26，并在第一封裝劑20的表面上形成多個第一跡線28，所述第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24的步驟還包括：利用第二封裝劑32對第一跡線28進行封裝，并形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，去除載體10的第一層或支撐層118，并在去除載體10的第一層118之后形成貫穿載體10的第二層120以暴露第一半導(dǎo)體芯片14中的至少一個的表面的至少一個第四開口144?？梢酝ㄟ^化學(xué)刻蝕來去除載體10的第一層或支撐層118，可以通過激光鉆孔來形成第四開口144。開口的位置與第一半導(dǎo)體芯片14的后表面相對應(yīng)。在形成第四開口144的過程中，去除第二層或工作層120的一部分和粘合劑18的一部分以暴露第一半導(dǎo)體芯片14的后表面。

在所示實施例中，貫穿載體10的第二層120形成三個第四開口144。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，本實用新型不受所形成的第四開口144的數(shù)量所限。在可選實施例中，可以依據(jù)封裝需求來形成或多或少數(shù)量的第四開口144。

在本實施例中，至少一個第四開口144填充有焊接材料146。以這種方式，貫穿粘合劑18和載體10的第二層或工作層120形成多個第三通孔148?？梢酝ㄟ^化學(xué)電鍍在第二層或工作層120的表面和第四開口144的側(cè)壁上沉積金屬種層來形成第三通孔148。然后通過焊料電鍍填充第四開口144，使焊膏回流并使焊接材料在第四開口144內(nèi)流動。去除種層的任何暴露部分。在回流之后，焊接材料148的回流表面可以高于載體10的第二層或工作層120的表面。

可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝150沿垂直線A-A分離為單獨的封裝單元。

如從圖28中所見，每個半導(dǎo)體封裝150包括：第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括第一半導(dǎo)體芯片14附接至的導(dǎo)電層120的表面。

在所示實施例中，半導(dǎo)體封裝150還包括貫穿導(dǎo)電層120延伸至第一半導(dǎo)體芯片14的非主動表面的至少一個第四開口144。在本實施例中，至少一個第四開口144填充有焊接材料148。

第三通孔148可以形成在半導(dǎo)體封裝150的晶片區(qū)域內(nèi)，并用作散去芯片操作期間產(chǎn)生的熱的通道。第三通孔148可以形成在第一半導(dǎo)體芯片14的熱點處(在半導(dǎo)體芯片工作期間在此處產(chǎn)生大部分的熱量)。

現(xiàn)在參照圖29，將描述另一半導(dǎo)體封裝方法。本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：至少一個第四開口144填充有第二導(dǎo)電材料152以形成貫穿粘合劑18和載體10的第二層或工作層120的第三通孔148。可以通過半加成電鍍工藝形成第三通孔148，包括：通過化學(xué)電鍍在載體10的第二層或工作層120的表面和第四開口144的側(cè)壁上沉積金屬種層，以諸如銅之類的導(dǎo)電材料填充第四開口144，并去除種層的任何暴露部分。第三通孔148的電鍍表面可以低于載體10的第二層或工作層120的表面。

圖29的半導(dǎo)體封裝152與圖28所示的不同在于：至少一個第四開口144填充有導(dǎo)電材料152。此外，在所示實施例中，半導(dǎo)體封裝152還包括導(dǎo)電層120上的導(dǎo)電材料152的層。

現(xiàn)在參照圖30，將描述半導(dǎo)體封裝方法的另一實施例。本實施例的半導(dǎo)體封裝方法包括：提供具有多個半導(dǎo)體芯片容納區(qū)域12的載體10。本實施例的載體10包括第一層或支撐層118和在第一層118上設(shè)置的第二層或工作層120，第二層120由第一導(dǎo)電材料形成。第一層或支撐層118可以由鋼或鋁制成，第二層或工作層120可以由銅制成。

在本實施例中，在第二層或工作層120上形成多個連接體76?？梢酝ㄟ^在第二層或工作層120電鍍來形成連接體76。連接體76的位置可以是預(yù)定的并使用光刻來形成圖案。連接體76的表面自第二層或工作層120的表面提高。

多個第一半導(dǎo)體芯片14附接至在載體10的第二層或工作層120上限定的半導(dǎo)體芯片容納區(qū)域12，第一半導(dǎo)體芯片14的主動表面背對半導(dǎo)體芯片容納區(qū)域12。

粘合劑18可以用于將第一半導(dǎo)體芯片14附接至半導(dǎo)體芯片容納區(qū)域12。

利用第一封裝劑20封裝第一半導(dǎo)體芯片14和連接體76。由此，在載體10上布置第一介電層22以封裝第一半導(dǎo)體芯片14和連接體76?？梢酝ㄟ^研磨或拋光使第一介電層22的厚度變薄以暴露連接體76的表面。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面的多個第一開口30。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的電極位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝，并形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28?？梢酝ㄟ^使用例如阻焊進行絲網(wǎng)印刷來形成第二介電層36，并且可以通過光刻在第二介電層36中形成第二開口34。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，去除載體10的第一層或支撐層118，第二層或工作層120形成完成的封裝結(jié)構(gòu)的散熱層。在所示實施例中，在第二層或散熱層中形成多個第五開口156以暴露連接體76的表面。這可以通過光刻或激光鉆孔實現(xiàn)。

可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝158沿垂直線A-A分離為單獨的封裝單元。

每個半導(dǎo)體封裝158包括：第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14和多個連接體76的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括第一半導(dǎo)體芯片14所附接至的導(dǎo)電層120的表面。

在所示實施例中，半導(dǎo)體封裝158還包括在導(dǎo)電層120中形成的多個第五開口156，第五開口156暴露連接體76的表面。

如從圖30中所見，連接體76形成在第一介電層22中并在半導(dǎo)體封裝158的晶片區(qū)域之外。連接體76可以用于連接各個第二半導(dǎo)體封裝。在可選實施例中，連接體76可以另外形成在第一介電層22中，在半導(dǎo)體封裝158的一個或多個角部分處。

在又一可選實施例中，連接體76可以形成至比第一半導(dǎo)體芯片14的主動表面低的高度。在這種實施例中，可以形成多個第三通孔148以將連接體76與第一跡線28電連接。

以下將參照圖31和32來描述可以用上述半導(dǎo)體封裝158而形成的各種堆疊半導(dǎo)體封裝。

現(xiàn)在參照圖30，示出了堆疊半導(dǎo)體封裝160。堆疊半導(dǎo)體封裝160包括具有附接至第一跡線28的暴露表面的多個焊料凸塊92的第一半導(dǎo)體封裝40。第一半導(dǎo)體封裝40堆疊在形成有多個連接體76的第二半導(dǎo)體封裝158上。焊料凸塊92與第二半導(dǎo)體封裝158的連接體76的暴露表面電耦接。

焊料凸塊92可以由任何導(dǎo)電粘接材料形成，例如，錫基焊料。

現(xiàn)在參照圖32，示出了另一堆疊半導(dǎo)體封裝162。堆疊半導(dǎo)體封裝162包括形成有多個連接體76的第一半導(dǎo)體封裝158。第二半導(dǎo)體封裝164堆疊在第一半導(dǎo)體封裝158上。在本實施例中，第二半導(dǎo)體封裝164是具有多個焊料凸塊92的晶圓級封裝。焊料凸塊92與第一半導(dǎo)體封裝158的連接體76的暴露表面電耦接。

在所示實施例中，第二半導(dǎo)體封裝164是倒裝芯片芯片級封裝(CSP)。

以下將參照圖33至35來描述另一半導(dǎo)體封裝方法。

現(xiàn)在參照圖33，本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：在封裝步驟之前，在載體10上形成至少一個加固元件166。

現(xiàn)在參照圖34，示出了具有形成在其上的多個加固元件166的載體10的俯視圖。在所示實施例中，加固元件166布置在焊盤16的周圍。在本實施例中，加固元件166以類網(wǎng)格布置設(shè)置。加固元件166可以通過光刻和電鍍形成。有利地，設(shè)置加固元件166有助于加固半導(dǎo)體封裝并降低半導(dǎo)體封裝的易碎性。

在一個實施例中，加固元件166可以設(shè)置為第一半導(dǎo)體芯片14周圍的加固翅片。在這種實施例中，電鍍的加固翅片可以延伸至半導(dǎo)體封裝的外圍表面。

現(xiàn)在參照圖35，示出了具有至少一個加固元件166的不同布置的載體10的俯視圖。在本實施例中，至少一個加固元件166是預(yù)先形成的金屬網(wǎng)格或設(shè)置在第一半導(dǎo)體芯片14周圍的加固網(wǎng)格結(jié)構(gòu)。

再次參照圖33，利用第一封裝劑20封裝第一半導(dǎo)體芯片14和至少一個加固元件166。由此在載體10上布置第一介電層22以封裝第一半導(dǎo)體芯片14、焊盤16和至少一個加固元件166。可以在不暴露第一半導(dǎo)體芯片14和至少一個加固元件166的情況下通過研磨或拋光使第一介電層22的厚度變薄。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22的多個第一開口30以暴露第一半導(dǎo)體芯片14的主動表面。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。更具體地，第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片與第一跡線28電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝，并形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

然后去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后焊盤16的暴露表面區(qū)域。在所示實施例中，至少一個加固元件166的表面也在去除載體10的至少一部分之后被暴露。

在去除載體10以暴露焊盤16和至少一個加固元件166的表面之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝168沿垂直線A-A分離為單獨的封裝單元。

如從圖33中所見，由此形成的每個半導(dǎo)體封裝168與前述實施例的半導(dǎo)體封裝的不同在于：每個半導(dǎo)體封裝168包括被第一封裝劑20封裝的至少一個加固元件166。

在可選實施例中，半導(dǎo)體封裝168可以形成有具有第一層或支撐層和設(shè)置在第一層上的第二層或工作層的載體10，第二層由導(dǎo)電材料形成。在這樣的實施例中，第一半導(dǎo)體芯片14和至少一個加固元件166可以附接至第二層或工作層。

以下將參照圖36和37來描述另一半導(dǎo)體封裝方法。

現(xiàn)在參照圖36，本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：在封裝步驟之前，在載體10上形成電磁屏蔽結(jié)構(gòu)170。

現(xiàn)在參照圖37，示出了具有在其上形成的電磁屏蔽結(jié)構(gòu)170的載體10的俯視圖。在所示實施例中，電磁屏蔽結(jié)構(gòu)170布置在焊盤16的周圍。在本實施例中，電磁屏蔽結(jié)構(gòu)170具有類壁結(jié)構(gòu)，并且可以通過光刻或電鍍形成。有利地，提供電磁屏蔽結(jié)構(gòu)170有助于容納電磁輻射并減少發(fā)射的電磁輻射量。

在可選實施例中，電磁屏蔽結(jié)構(gòu)170可以是圍繞第一半導(dǎo)體芯片14延伸的圓形墻壁結(jié)構(gòu)或圍繞第一半導(dǎo)體芯片14延伸的具有彎曲墻角的矩形墻壁結(jié)構(gòu)。

再次參照圖36，利用第一封裝劑封裝第一半導(dǎo)體芯片14和電磁屏蔽結(jié)構(gòu)170。由此，在載體10上布置第一介電層22，以封裝第一半導(dǎo)體芯片14、焊盤16和電磁屏蔽結(jié)構(gòu)170?？梢栽诓槐┞兜谝话雽?dǎo)體芯片14的情況下通過研磨或拋光使第一介電層22的厚度變薄。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面的多個第一開口30。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。更具體地，第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片與第一跡線28電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝；以及形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此，在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

然后，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后焊盤16的暴露表面區(qū)域。在所示實施例中，電磁屏蔽結(jié)構(gòu)170的表面也在去除載體10的至少一部分之后被暴露。

在去除載體10以暴露焊盤16和電磁屏蔽結(jié)構(gòu)170的表面之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝172沿垂直線A-A分離為單獨的封裝單元。

如從圖36中所見，由此形成的每個半導(dǎo)體封裝172與前述實施例的半導(dǎo)體封裝的不同在于：每個半導(dǎo)體封裝172包括被第一封裝劑20封裝的電磁屏蔽結(jié)構(gòu)170。

在可選實施例中，半導(dǎo)體封裝172可以形成有具有第一層或支撐層和在第一層上設(shè)置的第二層或工作層的載體10，第二層由導(dǎo)電材料形成。在這樣的實施例中，第一半導(dǎo)體芯片14和電磁屏蔽結(jié)構(gòu)170可以附接至第二層或工作層。

以下將參照圖38和39來描述另一半導(dǎo)體封裝方法。

現(xiàn)在參照圖38，本實施例的半導(dǎo)體封裝方法與前述實施例的不同在于：在封裝步驟之前，在載體10上形成嵌入式跡線174的圖案?？梢酝ㄟ^光刻或電鍍在載體10上形成嵌入式跡線174。在載體10包括第一層或支撐層和第二層或工作層的可選實施例中，可以通過刻蝕掉第二層或工作層的一部分以在第二層或工作層上形成圖案，來形成嵌入式跡線174。嵌入式跡線174的圖案與半導(dǎo)體封裝176的散熱區(qū)域38暴露在相同的表面上。嵌入式跡線174的圖案可以是電感線圈。

在本實施例中，在嵌入式跡線174上形成多個連接體或柱76。

現(xiàn)在參照圖39，示出了具有在其上形成的嵌入式跡線174的載體10的俯視圖。在所示實施例中，嵌入式跡線174布置在焊盤16的周圍。

在可選實施例中，嵌入式跡線174可以遠(yuǎn)離焊盤16布置或在沒有焊盤時遠(yuǎn)離第一半導(dǎo)體芯片14布置。在一個實施例中，可以在焊盤16或第一半導(dǎo)體芯片14的一側(cè)形成嵌入式跡線174。

再次參照圖38，利用第一封裝劑20封裝第一半導(dǎo)體芯片14、嵌入式跡線174和連接體76。由此，在載體10上布置第一介電層22，以封裝第一半導(dǎo)體芯片14、焊盤16、連接體76和嵌入式跡線174?？梢栽诓槐┞兜谝话雽?dǎo)體芯片14和連接體76的情況下通過研磨或拋光使第一介電層22的厚度變薄。在可選實施例中，可以使第一介電層22的厚度變薄以暴露連接體76的表面。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面和連接體76的表面的多個第一開口30。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置和連接體76的位置相對應(yīng)。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14和連接體76的表面的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。更具體地，第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片和連接體76與第一跡線28電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝，并形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

然后，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后焊盤16的暴露表面區(qū)域。在所示實施例中，嵌入式跡線174的表面也在去除載體10的至少一部分之后被暴露。

在去除載體10以暴露焊盤16和嵌入式跡線174的表面之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝176沿垂直線A-A分離為單獨的封裝單元。

如從圖38中所見，由此形成的每個半導(dǎo)體封裝176與前述實施例的半導(dǎo)體封裝的不同在于：每個半導(dǎo)體封裝176包括被第一封裝劑20封裝的嵌入式跡線174。

現(xiàn)在參照圖40，將描述另一種半導(dǎo)體封裝方法。本實施例的半導(dǎo)體封裝方法與圖24所示的實施例的不同在于，半導(dǎo)體封裝方法包括在封裝步驟之前，在載體10上形成多個墊片880以及將多個無源組件128附接至墊片80。

本實施例的每個墊片80具有比相應(yīng)的無源組件128大的表面區(qū)域。墊片80和無源組件128可以布置在焊盤16周圍。在一個實施例中，可以通過光刻或電鍍在載體10上形成墊片80。在載體10包括第一層或支撐層以及第二層或工作層的可選實施例中，可以通過刻蝕掉第二層或工作層的一部分以在第二層或工作層上形成圖案，來形成墊片80。

無源組件128可以是電容器、電阻器、二極管、集成無源器件(IPD)或其組合。組件粘合劑130可以用于將無源組件128附接至墊片80。組件粘合劑130可以在附接之前預(yù)先沉積在墊片80(芯片附接膏)上或無源組件128(芯片附接薄膜)的后表面上。

第一半導(dǎo)體芯片14以第一半導(dǎo)體芯片14的主動表面背對焊盤或平臺16的方式附接至焊盤或平臺16。粘合劑18可以用于將第一半導(dǎo)體芯片14附接至焊盤16。焊盤或平臺16可以用于補償?shù)谝话雽?dǎo)體芯片14與無源組件128之間的厚度差，尤其在薄芯片的情況下。焊盤或平臺16的厚度可以預(yù)先確定，并且可以形成為使得第一半導(dǎo)體芯片14的主動表面基本上等于或高于無源組件128的表面。

然后，利用第一封裝劑20封裝第一半導(dǎo)體芯片14和無源組件128。由此，在載體10上設(shè)置第一介電層22以封裝第一半導(dǎo)體芯片14、焊盤16和無源組件128。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括形成貫穿第一介電層22以暴露無源組件128和第一半導(dǎo)體芯片14的主動表面上的電極的多個第一開口30。這可以通過激光鉆孔或光刻實現(xiàn)。第一開口30的位置與無源組件128和第一半導(dǎo)體芯片14的主動表面上的電極位置相對應(yīng)。作為使用焊盤或平臺16來補償?shù)谝话雽?dǎo)體芯片14與無源組件128之間的厚度差的結(jié)果，第一開口30到第一半導(dǎo)體芯片14的主動表面和無源組件128的深度可以基本上相等。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。第一跡線28也與無源組件128電連接。第一通孔26將無源組件128和第一半導(dǎo)體芯片14的主動表面上的電極與第一跡線28電連接。

然后，去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后焊盤16的暴露表面區(qū)域。在示出的實施例中，在區(qū)域載體10的至少一部分之后，墊片80的表面也被暴露。

可以通過化學(xué)刻蝕或物理分離去除載體10以暴露焊盤16和墊片80的表面。焊盤16的暴露表面區(qū)域和墊片80的表面可以涂敷有抗蝕或抗氧化層，例如鎳(Ni)或有機可焊保護劑(OSP)。

在去除載體10以暴露焊盤16和墊片80的表面之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝178沿垂直線A-A分為單獨的封裝單元。

如從圖40中可見，由此形成的每個半導(dǎo)體封裝175與前述實施例的半導(dǎo)體封裝的不同在于，每個半導(dǎo)體封裝134包括設(shè)置在多個墊片80上且被第一封裝劑20封裝的多個無源組件128。

在可選實施例中，可以通過如前述實施例所述的第一跡線28上的多個第一焊料凸塊44完成半導(dǎo)體封裝134。

下面將參照圖41和42描述另一種半導(dǎo)體封裝方法。

現(xiàn)在參照圖41，本實施的半導(dǎo)體封裝方法與前述實施例的不同在于，在封裝步驟之前，在載體10上形成電磁屏蔽結(jié)構(gòu)170。在本實施例中，電磁屏蔽結(jié)構(gòu)170包括第一半導(dǎo)體芯片14附接至的平臺部分和圍繞第一半導(dǎo)體芯片14的外圍延伸的墻壁部分182。可以通過光刻或電鍍形成電磁屏蔽結(jié)構(gòu)170。有利地，提供電磁屏蔽結(jié)構(gòu)170有助于容納電磁輻射并減少發(fā)射的電磁輻射量。

現(xiàn)在參照圖42，示出具有形成在其上的電磁屏蔽結(jié)構(gòu)170的載體的俯視圖。在所示的實施例中，電磁屏蔽結(jié)構(gòu)170的墻壁部分182是圍繞第一半導(dǎo)體芯片14延伸的具有彎曲墻角的矩形或近似方形的墻壁結(jié)構(gòu)。在可選實施例中，電磁屏蔽結(jié)構(gòu)170的墻壁部分182可以是圍繞第一半導(dǎo)體芯片14延伸的圓形墻壁結(jié)構(gòu)。

再次參照圖41，利用第一封裝劑20封裝第一半導(dǎo)體芯片14和電磁屏蔽結(jié)構(gòu)170。由此在載體10上設(shè)置第一介電層22以封裝第一半導(dǎo)體芯片14和電磁屏蔽結(jié)構(gòu)170。在不暴露第一半導(dǎo)體芯片14的情況下，可以通過研磨或拋光使第一介電層22的厚度變薄。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面的多個第一開口30。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的I/O墊片位置相對應(yīng)。在所示的實施例中，第一開口30也形成至電磁屏蔽結(jié)構(gòu)170的墻壁部分182。

然后形成貫穿第一封裝劑20延伸第一半導(dǎo)體芯片14和電磁屏蔽結(jié)構(gòu)170的墻壁部分182的多個第一通孔26以及第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。更具體地，第一通孔26將第一半導(dǎo)體芯片14的主動表面上的I/O墊片與第一跡線28電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括利用第二封裝劑32封裝第一跡線28，以及形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

然后去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，散熱區(qū)域38是去除載體10之后，電磁屏蔽結(jié)構(gòu)170的平臺部分180的暴露表面區(qū)域。

在去除載體10以暴露電磁屏蔽結(jié)構(gòu)170的平臺部分180之后，可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝184沿垂直線A-A分為單獨的封裝單元。

如從圖41中可見，由此形成的每個半導(dǎo)體封裝184與前述實施例的半導(dǎo)體封裝的不同在于，每個半導(dǎo)體封裝184包括被第一封裝劑20封裝的電磁屏蔽結(jié)構(gòu)170。

現(xiàn)在參照圖43，將描述半導(dǎo)體封裝方法的另一實施例。本實施例的半導(dǎo)體封裝方法包括提供具有多個半導(dǎo)體芯片容納區(qū)域12的載體10。本實施例的載體10包括第一層或支撐層118和設(shè)置在第一層118上的第二層或工作層120，第二層120由第一導(dǎo)電材料形成。第一層或支撐層118可以由鋼或鋁制成，第二層或工作層120可以由銅制成。

在本實施例中，在第二層或工作層120上形成多個連接體76?？梢酝ㄟ^在第二層或工作層120上電鍍來形成連接體76。連接體76的位置可以是預(yù)先確定的并且使用光刻來形成圖案。連接體76的表面自第二層或工作層120的表面提高。

多個第一半導(dǎo)體芯片14附接至在載體10的第二層或工作層120上限定的半導(dǎo)體芯片容納區(qū)域12，第一半導(dǎo)體芯片14的主動表面背對半導(dǎo)體芯片容納區(qū)域12。

粘合劑18可以用于將第一半導(dǎo)體芯片14附接至半導(dǎo)體芯片容納區(qū)域12。

利用第一封裝劑20封裝第一半導(dǎo)體芯片14和連接體76。由此，在載體10上布置第一介電層22以封裝第一半導(dǎo)體芯片14和連接體76。

在封裝之后，形成與第一半導(dǎo)體芯片14的多個電連接24。在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24包括：形成貫穿第一介電層22以暴露第一半導(dǎo)體芯片14的主動表面的多個第一開口30。第一開口30的位置與第一半導(dǎo)體芯片14的主動表面上的電極位置相對應(yīng)。在所示的實施例中，第一開口30也形成至連接體76。

然后，形成貫穿第一封裝劑20延伸至第一半導(dǎo)體芯片14和連接體76的多個第一通孔26和第一封裝劑20的表面上的多個第一跡線28。第一跡線28通過第一通孔26與第一半導(dǎo)體芯片14電連接。

在本實施例中，形成與第一半導(dǎo)體芯片14的電連接24還包括：利用第二封裝劑32對第一跡線28進行封裝；以及形成貫穿第二封裝劑32以暴露第一跡線28的表面的多個第二開口34。由此，在第一介電層22上形成第二介電層36，第二介電層36封裝第一跡線28?？梢酝ㄟ^使用例如阻焊進行絲網(wǎng)印刷來形成第二介電層36，并且可以通過光刻在第二介電層36中形成第二開口34。第一跡線28的暴露表面可以涂敷有諸如錫(Sn)、鎳/金(Ni/Au)分層或有機可焊保護劑(OSP)之類的終飾層。第二開口34后續(xù)可以填充有導(dǎo)電材料，例如焊膏。

去除載體10的至少一部分以提供散熱區(qū)域38。在本實施例中，去除載體10的第一層或支撐層118，第二層或工作層120形成完成的封裝結(jié)構(gòu)的散熱層。在示出的實施例中，在第二層或散熱層120中形成多個第五開口156以暴露連接體76的表面。這可以通過光刻或激光鉆孔來實現(xiàn)。

可以通過激光或機械切割將由此形成的多個半導(dǎo)體封裝186沿垂直線A-A分為單獨的封裝單元。

每個半導(dǎo)體封裝186包括第一半導(dǎo)體芯片14、封裝第一半導(dǎo)體芯片14和多個連接體76的第一封裝劑20、與第一半導(dǎo)體芯片14的多個電連接24、以及被布置為釋放由第一半導(dǎo)體芯片14產(chǎn)生的熱的散熱區(qū)域38。在本實施例中，散熱區(qū)域38包括第一半導(dǎo)體芯片14所附接至的導(dǎo)電層120的表面。

在所示的實施例中，半導(dǎo)體封裝186還包括形成在導(dǎo)電層120中的多個第五開口156，第五開口156暴露連接體76的表面。

如從圖43中可見，連接體76形成在第一介電層22中且在半導(dǎo)體封裝186的芯片區(qū)域外。連接體76可用于連接各個第二半導(dǎo)體封裝。在可選實施例中，連接體76還可形成在第一介電層22中，在半導(dǎo)體封裝186的一個或多個角部分處。

下面將參照圖44和45描述以上述的半導(dǎo)體封裝186形成的各種堆疊半導(dǎo)體封裝。

現(xiàn)在參照圖44，示出堆疊半導(dǎo)體封裝188。堆疊半導(dǎo)體封裝188包括具有附接至第一跡線28的暴露表面的多個焊料凸塊92的第一半導(dǎo)體封裝40。第一半導(dǎo)體封裝40堆疊在形成有多個連接體76的第二半導(dǎo)體封裝186上。焊料凸塊92與第二半導(dǎo)體封裝186的連接體76的暴露表面電耦接。

焊料凸塊92可以由任何導(dǎo)電粘接材料形成，例如，錫基焊料。

現(xiàn)在參照圖45，示出了另一堆疊半導(dǎo)體封裝190。堆疊半導(dǎo)體封裝1900包括形成有多個連接體76的第一半導(dǎo)體封裝186。第二半導(dǎo)體封裝164堆疊在第一半導(dǎo)體封裝186上。在本實施例中，第二半導(dǎo)體封裝164是具有多個焊料凸塊92的晶圓級封裝。焊料凸塊92與第一半導(dǎo)體封裝186的連接體的暴露表面電耦接。在示出的實施例中，第二半導(dǎo)體封裝164是倒裝芯片芯片級封裝(CSP)。

如從以上討論中顯而易見的是，本實用新型提供了用于形成具有改進的導(dǎo)熱特性的半導(dǎo)體封裝的有效半導(dǎo)體封裝方法。

呈現(xiàn)本實用新型的優(yōu)選實施例的描述是為了說明和描述，而并不意在排他或?qū)⒈緦嵱眯滦拖拗茷樗_的形式。本領(lǐng)域技術(shù)人員將會理解，可以在不偏離廣義的實用新型概念的情況下對上述實施例做出改變。因而可以理解，本實用新型不限于所公開的特定實施例，而是覆蓋由所附權(quán)利要求限定的本實用新型的范圍內(nèi)的修改。

此外，除非上下文明確需要，在整個說明書和權(quán)利要求書中，詞“包括”、“包含”等應(yīng)被理解為與排他或窮舉含義相對的包含；也就是說，其含義為“包括但不限于”。