本發(fā)明涉及半導體器件制造技術(shù)領域,特別涉及一種可重構(gòu)全息天線中的固態(tài)等離子pin二極管的制備方法。
背景技術(shù):
天線的性能直對無線通信系統(tǒng)有重要影響。無線通信系統(tǒng)經(jīng)常要求天線能根據(jù)實際使用環(huán)境來改變其電特性,即實現(xiàn)天線特性的“可重構(gòu)”,進而擴大天線的應用范圍。全息天線由源天線和全息結(jié)構(gòu)組成。結(jié)合實際需求,選擇適當?shù)奶炀€作為源天線,通過加載全息結(jié)構(gòu)來改變饋源的輻射,以獲得所需的目標天線的輻射特性,通過給定的電磁波輻射的干涉圖進而推算天線結(jié)構(gòu)。與傳統(tǒng)的反射面天線相比,全息結(jié)構(gòu)具有靈活的構(gòu)建形式,便于和應用環(huán)境一體設計,應用范圍很廣泛。
等離子體天線是一種將等離子體作為電磁輻射導向媒質(zhì)的射頻天線,它可通過改變等離子體密度來改變天線的瞬時帶寬,且具有大的動態(tài)范圍;還可以通過改變等離子體諧振、阻抗以及密度等,調(diào)整天線的頻率、波束寬度、功率、增益和方向性動態(tài)參數(shù),極大地引起了國內(nèi)外研究人員的關注,成為了天線研究領域的熱點。
固態(tài)等離子體一般存在于半導體器件中,無需像氣態(tài)等離子那樣用介質(zhì)管包裹,具有更好的安全性和穩(wěn)定性。經(jīng)理論研究發(fā)現(xiàn),固態(tài)等離子pin二極管在加直流偏壓時,直流電流會在其表面形成自由載流子(電子和空穴)組成的固態(tài)等離子體,該等離子體具有類金屬特性,即對電磁波具有反射作用,其反射特性與表面等離子體的微波傳輸特性、濃度及分布密切相關。
當前幾乎沒有可靠的工藝方法,利用固態(tài)等離子技術(shù)生產(chǎn)出應用于頻率可重構(gòu)全息天線中的固態(tài)等離子pin二極管。
技術(shù)實現(xiàn)要素:
因此,為解決現(xiàn)有技術(shù)存在的技術(shù)缺陷和不足,本發(fā)明提出一種可重構(gòu)全息天線中的固態(tài)等離子pin二極管的制備方法。
具體地,本發(fā)明實施例提出的一種可重構(gòu)全息天線中的固態(tài)等離子pin二極管的制備方法,其中,所述固態(tài)等離子pin二極管用于制作可重構(gòu)全息天線,所述可重構(gòu)全息天線包括:SOI半導體基片(1);制作在所述SOI半導體基片(1)上的第一天線臂(2)、第二天線臂(3)、同軸饋線(4)及全息圓環(huán)(14);其中,所述第一天線臂(2)和所述第二天線臂(3)包括分布在所述同軸饋線(4)兩側(cè)且等長的固態(tài)等離子pin二極管串,所述全息圓環(huán)(14)包括多個固態(tài)等離子pin二極管串(w7),所述固態(tài)等離子pin二極管的制備方法包括如下步驟:
(a)選取SOI襯底;
(b)在所述SOI襯底表面形成第一保護層;
(c)利用光刻工藝在所述第一保護層上形成第一隔離區(qū)圖形;
(d)利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護層及所述SOI襯底以形成所述隔離槽;
(e)在所述SOI襯底表面形成第二保護層;
(f)利用光刻工藝在所述第二保護層上形成第二隔離區(qū)圖形;
(g)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護層及所述SOI襯底以形成所述P型溝槽和N型溝槽;
(h)在所述P型溝槽和N型溝槽內(nèi)采用離子注入形成P型有源區(qū)和N型有源區(qū);
(i)在所述SOI襯底上生成二氧化硅;
(j)利用退火工藝激活所述P型有源區(qū)和N型有源區(qū)中的雜質(zhì);
(k)在P型接觸區(qū)和N型接觸區(qū)光刻引線孔以形成引線;
(l)鈍化處理并光刻PAD以形成所述固態(tài)等離子pin二極管。
在上述實施例的基礎上,所述第一保護層包括第一二氧化硅層和第一氮化硅層;相應地,步驟(b)包括:
(b1)在所述SOI襯底表面生成二氧化硅以形成第一二氧化硅層;
(b2)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。
在上述實施例的基礎上,所述第二保護層包括第二二氧化硅層和第二氮化硅層;相應地,步驟(e)包括:
(e1)在所述SOI襯底表面生成二氧化硅以形成第二二氧化硅層;
(e2)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。
在上述實施例的基礎上,所述P型溝槽和N型溝槽的底部距所述SOI襯底的頂層硅底部的距離為0.5微米~30微米。
在上述實施例的基礎上,步驟(h)包括:
(h1)平整化所述P型溝槽和N型溝槽;
(h2)對所述P型溝槽和N型溝槽進行離子注入以形成第一P型有源區(qū)和第一N型有源區(qū),所述第一N型有源區(qū)為沿離子擴散方向距所述N型溝槽側(cè)壁和底部深度小于1微米的區(qū)域,所述第一P型有源區(qū)為沿離子擴散方向距所述P型溝槽側(cè)壁和底部深度小于1微米的區(qū)域;
(h3)填充所述P型溝槽和N型溝槽以形成P型接觸和N型接觸,其中,填充所述P型溝槽和N型溝槽的材料為多晶硅、金屬、重摻雜多晶硅鍺或重摻雜硅;
(h4)對所述P型接觸和N型接觸所在區(qū)域進行離子注入以在所述SOI襯底的頂層硅內(nèi)形成第二P型有源區(qū)和第二N型有源區(qū)。
在上述實施例的基礎上,步驟(h1)包括:
(h11)氧化所述P型溝槽和N型溝槽以使所述P型溝槽和N型溝槽的內(nèi)壁形成氧化層;
(h12)利用濕法刻蝕工藝刻蝕所述P型溝槽和N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和N型溝槽內(nèi)壁的平整化。
在上述實施例的基礎上,對所述P型溝槽和N型溝槽進行離子注入以形成第一P型有源區(qū)和第一N型有源區(qū),包括:
(h21)光刻所述P型溝槽和N型溝槽;
(h22)采用帶膠離子注入的方法對所述P型溝槽和N型溝槽分別注入P型雜質(zhì)和N型雜質(zhì)以形成第一P型有源區(qū)和第一N型有源區(qū);
(h23)去除光刻膠。
在上述實施例的基礎上,步驟(h4)包括:
(h41)在所述SOI襯底上生成多晶硅;
(h42)光刻所述P型接觸和N型接觸;
(h43)采用帶膠離子注入的方法對所述P型接觸和N型接觸所在區(qū)域分別注入P型雜質(zhì)和N型雜質(zhì)以在所述SOI襯底的頂層硅內(nèi)形成第二P型有源區(qū)和第二N型有源區(qū);
(h44)去除光刻膠;
(h45)利用濕法刻蝕去除所述P型電極和N型電極以外的所述多晶硅。
在上述實施例的基礎上,所述全息圓環(huán)(14)由八段等長的固態(tài)等離子pin二極管排列形成正八邊形結(jié)構(gòu),其中,所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同。
在上述實施例的基礎上,所述可重構(gòu)全息天線還包括制作于所述SOI半導體基片(1)的直流偏置線(5、6、7、8、9、10、11、12),所述直流偏置線(5、6、7、8、9、10、11、12)電連接于所述Ge基等離子pin二極管串及直流偏置電源之間。
由上可知,本發(fā)明實施例通過對SOI基固態(tài)等離子pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的SOI深槽刻蝕的多晶硅鑲嵌工藝,該工藝能夠提供突變結(jié)pi與ni結(jié),并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深,使固態(tài)等離子體的濃度和分布的可控性增強。并且,本發(fā)明制備的應用于固態(tài)等離子可重構(gòu)天線的SOI基固態(tài)等離子pin二極管采用了一種基于刻蝕的SOI深槽介質(zhì)隔離工藝,有效地提高了器件的擊穿電壓,抑制了漏電流對器件性能的影響。另外,常規(guī)制作固態(tài)等離子pin二極管的P區(qū)與N區(qū)的制備工藝中,均采用注入工藝形成,此方法要求注入劑量和能量較大,對設備要求高,且與現(xiàn)有工藝不兼容;而采用擴散工藝,雖結(jié)深較深,但同時P區(qū)與N區(qū)的面積較大,集成度低,摻雜濃度不均勻,影響固態(tài)等離子pin二極管的電學性能,導致固態(tài)等離子體濃度和分布的可控性差。
通過以下參考附圖的詳細說明,本發(fā)明的其它方面和特征變得明顯。但是應當知道,該附圖僅僅為解釋的目的設計,而不是作為本發(fā)明的范圍的限定,這是因為其應當參考附加的權(quán)利要求。還應當知道,除非另外指出,不必要依比例繪制附圖,它們僅僅力圖概念地說明此處描述的結(jié)構(gòu)和流程。
附圖說明
下面將結(jié)合附圖,對本發(fā)明的具體實施方式進行詳細的說明。
圖1為本發(fā)明實施例的一種可重構(gòu)全息天線的結(jié)構(gòu)示意圖;
圖2為本發(fā)明實施例的一種固態(tài)等離子pin二極管的制作方法流程圖;
圖3為本發(fā)明實施例提供的一種固態(tài)等離子pin二極管的結(jié)構(gòu)示意圖;
圖4是本發(fā)明實施例提供的一種固態(tài)等離子pin二極管串的結(jié)構(gòu)示意圖;
圖5a-圖5s為本發(fā)明實施例的另一種固態(tài)等離子pin二極管的制備方法示意圖;
圖6為本發(fā)明實施例的另一種固態(tài)等離子pin二極管的器件結(jié)構(gòu)示意圖。
具體實施方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂,下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。
本發(fā)明提出了一種可重構(gòu)全息天線中的固態(tài)等離子pin二極管的制備方法。該固態(tài)等離子pin二極管可以是基于絕緣襯底上的硅(Silicon-On-Insulator,簡稱SOI)形成橫向pin二極管,其在加直流偏壓時,直流電流會在其表面形成自由載流子(電子和空穴)組成的固態(tài)等離子體,該等離子體具有類金屬特性,即對電磁波具有反射作用,其反射特性與表面等離子體的微波傳輸特性、濃度及分布密切相關。
SOI橫向固態(tài)等離子pin二極管等離子可重構(gòu)天線可以是由SOI橫向固態(tài)等離子pin二極管按陣列排列組合而成,利用外部控制陣列中的固態(tài)等離子pin二極管選擇性導通,使該陣列形成動態(tài)固態(tài)等離子體條紋、具備天線的功能,對特定電磁波具有發(fā)射和接收功能,并且該天線可通過陣列中固態(tài)等離子pin二極管的選擇性導通,改變固態(tài)等離子體條紋形狀及分布,從而實現(xiàn)天線的重構(gòu),在國防通訊與雷達技術(shù)方面具有重要的應用前景。
以下,將對本發(fā)明制備的SOI基固態(tài)等離子pin二極管的工藝流程作進一步詳細描述。在圖中,為了方便說明,放大或縮小了層和區(qū)域的厚度,所示大小并不代表實際尺寸。
實施例一
本發(fā)明實施例提供一種可重構(gòu)全息天線中的固態(tài)等離子pin二極管的制備方法,所述固態(tài)等離子pin二極管用于制作可重構(gòu)全息天線。請參見圖1,圖1為本發(fā)明實施例的一種可重構(gòu)全息天線的結(jié)構(gòu)示意圖;所述可重構(gòu)全息天線包括:SOI半導體基片(1);制作在所述SOI半導體基片(1)上的第一天線臂(2)、第二天線臂(3)、同軸饋線(4)及全息圓環(huán)(14);其中,所述第一天線臂(2)和所述第二天線臂(3)包括分布在所述同軸饋線(4)兩側(cè)且等長的固態(tài)等離子pin二極管串,所述全息圓環(huán)(14)包括多個固態(tài)等離子pin二極管串(w7)。
本發(fā)明實施例提供的可重構(gòu)全息天線的天線臂由固態(tài)等離子pin二極管串組成,而固態(tài)等離子pin二極管具有選擇性導通的特點,在外部控件的控制下,固態(tài)等離子pin二極管的導通長度可靈活改變,因此天線臂在工作時的有效工作長度也會改變,全息天線的電學特性也會隨之變化,天線的工作頻率可滿足更多的實際需求,從而實現(xiàn)天線的頻率重構(gòu)。
請參見圖2,圖2為本發(fā)明實施例的一種固態(tài)等離子pin二極管的制作方法流程圖。所述固態(tài)等離子pin二極管的制備方法包括如下步驟:
(a)選取SOI襯底;
對于步驟(a),采用SOI襯底的原因在于,對于固態(tài)等離子天線由于其需要良好的微波特性,而固態(tài)等離子pin二極管為了滿足這個需求,需要具備良好的隔離特性和載流子即固態(tài)等離子體的限定能力,而SOI襯底由于其具有能夠與隔離槽方便的形成pin隔離區(qū)域、二氧化硅(SiO2)也能夠?qū)⑤d流子即固態(tài)等離子體限定在頂層硅中,所以優(yōu)選采用SOI作為固態(tài)等離子pin二極管的襯底。
(b)在所述SOI襯底表面形成第一保護層;
(c)利用光刻工藝在所述第一保護層上形成第一隔離區(qū)圖形;
(d)利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護層及所述SOI襯底以形成所述隔離槽;
其中,隔離槽的深度大于等于頂層硅的厚度,保證了后續(xù)槽中二氧化硅(SiO2)與襯底二氧化硅(SiO2)的連接,形成完整的絕緣隔離。
(e)在所述SOI襯底表面形成第二保護層;
(f)利用光刻工藝在所述第二保護層上形成第二隔離區(qū)圖形;
(g)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護層及所述SOI襯底以形成所述P型溝槽和N型溝槽;
(h)在所述P型溝槽和N型溝槽內(nèi)采用離子注入形成P型有源區(qū)和N型有源區(qū);
(i)在所述SOI襯底上生成二氧化硅;
(j)利用退火工藝激活所述P型有源區(qū)和N型有源區(qū)中的雜質(zhì);
(k)在P型接觸區(qū)和N型接觸區(qū)光刻引線孔以形成引線;
(l)鈍化處理并光刻PAD以形成所述固態(tài)等離子pin二極管。
進一步地,在上述實施例的基礎上,所述第一保護層包括第一二氧化硅層和第一氮化硅層;相應地,步驟(b)包括:
(b1)在所述SOI襯底表面生成二氧化硅以形成第一二氧化硅層;
(b2)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。
實施步驟(b1)、(b2)的好處在于:利用二氧化硅(SiO2)的疏松特性,將氮化硅(SiN)的應力隔離,使其不能傳導進頂層Si,保證了頂層Si性能的穩(wěn)定;基于氮化硅(SiN)與Si在干法刻蝕時的高選擇比,利用氮化硅(SiN)作為干法刻蝕的掩蔽膜,易于工藝實現(xiàn)。當然,可以理解的是,保護層的層數(shù)以及保護層的材料此處不做限制,只要能夠形成保護層即可。
進一步地,在上述實施例的基礎上,所述第二保護層包括第二二氧化硅層和第二氮化硅層;相應地,步驟(e)包括:
(e1)在所述SOI襯底表面生成二氧化硅以形成第二二氧化硅層;
(e2)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。
這樣做的好處類似于第一保護層的作用,此處不再贅述。
進一步地,在上述實施例的基礎上,所述P型溝槽和N型溝槽的底部距所述SOI襯底的頂層硅底部的距離為0.5微米~30微米,形成一般認為的深槽,這樣在形成P型和N型有源區(qū)時可以形成雜質(zhì)分布均勻、且高摻雜濃度的P、N區(qū)和和陡峭的Pi與Ni結(jié),以利于提高i區(qū)等離子體濃度。
進一步地,在上述實施例的基礎上,步驟(h)包括:
(h1)平整化所述P型溝槽和N型溝槽;
(h2)對所述P型溝槽和N型溝槽進行離子注入以形成第一P型有源區(qū)和第一N型有源區(qū),所述第一N型有源區(qū)為沿離子擴散方向距所述N型溝槽側(cè)壁和底部深度小于1微米的區(qū)域,所述第一P型有源區(qū)為沿離子擴散方向距所述P型溝槽側(cè)壁和底部深度小于1微米的區(qū)域;
(h3)填充所述P型溝槽和N型溝槽以形成P型接觸和N型接觸,其中,填充所述P型溝槽和N型溝槽的材料為多晶硅、金屬、重摻雜多晶硅鍺或重摻雜硅;此處可優(yōu)選為多晶硅。
(h4)對所述P型接觸和N型接觸所在區(qū)域進行離子注入以在所述SOI襯底的頂層硅內(nèi)形成第二P型有源區(qū)和第二N型有源區(qū)。
進一步地,在上述實施例的基礎上,步驟(h1)包括:
(h11)氧化所述P型溝槽和N型溝槽以使所述P型溝槽和N型溝槽的內(nèi)壁形成氧化層;
(h12)利用濕法刻蝕工藝刻蝕所述P型溝槽和N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和N型溝槽內(nèi)壁的平整化。
這樣做的好處在于:可以防止溝槽側(cè)壁的突起形成電場集中區(qū)域,造成Pi和Ni結(jié)擊穿。
進一步地,在上述實施例的基礎上,對所述P型溝槽和N型溝槽進行離子注入以形成第一P型有源區(qū)和第一N型有源區(qū),包括:
(h21)光刻所述P型溝槽和N型溝槽;
(h22)采用帶膠離子注入的方法對所述P型溝槽和N型溝槽分別注入P型雜質(zhì)和N型雜質(zhì)以形成第一P型有源區(qū)和第一N型有源區(qū);
(h23)去除光刻膠。
其中,形成第一有源區(qū)的目的在于:在溝槽的側(cè)壁形成一層均勻的重摻雜區(qū)域,該區(qū)域即為Pi和Ni結(jié)中的重摻雜區(qū),而第一有源區(qū)的形成具有如下幾個好處,以槽中填入多晶硅作為電極為例說明,第一、避免了多晶硅與Si之間的異質(zhì)結(jié)與Pi和Ni結(jié)重合,導致的性能的不確定性;第二、可以利用多晶硅中雜質(zhì)的擴散速度比Si中快的特性,進一步向P和N區(qū)擴散,進一步提高P和N區(qū)的摻雜濃度;第三、這樣做防止了在多晶硅工藝過程中,多晶硅生長的不均性造成的多晶硅與槽壁之間形成空洞,該空洞會造成多晶硅與側(cè)壁的接觸不好,影響器件性能。
進一步地,在上述實施例的基礎上,步驟(h4)包括:
(h41)在所述SOI襯底上生成多晶硅;
(h42)光刻所述P型接觸和N型接觸;
(h43)采用帶膠離子注入的方法對所述P型接觸和N型接觸所在區(qū)域分別注入P型雜質(zhì)和N型雜質(zhì)以在所述SOI襯底的頂層硅內(nèi)形成第二P型有源區(qū)和第二N型有源區(qū);
(h44)去除光刻膠;
(h45)利用濕法刻蝕去除所述P型電極和N型電極以外的所述多晶硅。
進一步地,請再參見圖1,在上述實施例的基礎上,所述全息圓環(huán)(14)由八段等長的固態(tài)等離子pin二極管排列形成正八邊形結(jié)構(gòu),其中,所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同。
進一步地,請再參見圖1,在上述實施例的基礎上,所述可重構(gòu)全息天線還包括制作于所述SOI半導體基片(1)的直流偏置線(5、6、7、8、9、10、11、12),所述直流偏置線(5、6、7、8、9、10、11、12)電連接于所述Ge基等離子pin二極管串及直流偏置電源之間。
具體地,所述直流偏置線(5、6、7、8、9、10、11、12)間隔性的電連接至固態(tài)等離子pin二極管串(w1、w2、w3、w4、w5、w6)兩端,其中,所述第一天線臂(2)包括固態(tài)等離子pin二極管串(w1、w2、w3),所述第二天線臂(3)包括固態(tài)等離子pin二極管串(w4、w5、w6)。
進一步地,請一并參見圖3及圖4,圖3為本發(fā)明實施例提供的一種固態(tài)等離子pin二極管的結(jié)構(gòu)示意圖;圖4是本發(fā)明實施例提供的一種固態(tài)等離子pin二極管串的結(jié)構(gòu)示意圖。每個固態(tài)等離子pin二極管串中包括多個固態(tài)等離子pin二極管,且這些固態(tài)等離子pin二極管串行連接。請參見圖3,構(gòu)成固態(tài)等離子pin二極管串的固態(tài)等離子pin二極管包括P+區(qū)(27)、N+區(qū)(26)和本征區(qū)(22),且還包括第一金屬接觸區(qū)(23)和第二金屬接觸區(qū)(24);其中,
處于固態(tài)等離子pin二極管串的一端的固態(tài)等離子pin二極管的金屬接觸區(qū)(23)連接至直流偏置的正極,處于固態(tài)等離子pin二極管串的另一端的固態(tài)等離子pin二極管的金屬接觸區(qū)(24)連接至直流偏置的負極,通過施加直流電壓可使整個固態(tài)等離子pin二極管串中所有固態(tài)等離子pin二極管處于正向?qū)顟B(tài)。
本發(fā)明制備的應用于固態(tài)等離子可重構(gòu)天線的SOI基固態(tài)等離子pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的SOI深槽刻蝕的多晶硅鑲嵌工藝,該工藝能夠提供突變結(jié)pi與ni結(jié),并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深,使固態(tài)等離子體的濃度和分布的可控性增強。另外,本發(fā)明制備的應用于固態(tài)等離子可重構(gòu)天線的SOI基固態(tài)等離子pin二極管采用了一種基于刻蝕的SOI深槽介質(zhì)隔離工藝,有效地提高了器件的擊穿電壓,抑制了漏電流對器件性能的影響。
另外,常規(guī)制作固態(tài)等離子pin二極管的P區(qū)與N區(qū)的制備工藝中,均采用注入工藝形成,此方法要求注入劑量和能量較大,對設備要求高,且與現(xiàn)有工藝不兼容;而采用擴散工藝,雖結(jié)深較深,但同時P區(qū)與N區(qū)的面積較大,集成度低,摻雜濃度不均勻,影響固態(tài)等離子pin二極管的電學性能,導致固態(tài)等離子體濃度和分布的可控性差。
實施例二
請參見圖5a-圖5s,圖5a-圖5s為本發(fā)明實施例的另一種固態(tài)等離子pin二極管的制備方法示意圖;在上述實施例一的基礎上,以制備固態(tài)等離子區(qū)域長度為100微米的SOI基固態(tài)等離子pin二極管為例進行詳細說明,具體步驟如下:
S10、選取SOI襯底。
請參見圖5a,該SOI襯底101的晶向可以是(100)或者(110)或者(111),此處不做任何限制,另外,該SOI襯底101的摻雜類型可以為n型,也可以是為p型,摻雜濃度例如為1014~1015cm-3的,即電阻率為40~1000Ω·cm,頂層Si的厚度例如為0.5~80μm。
S20、在該SOI襯底上形成第一保護層。
請參見圖5b,可以利用化學氣相沉積(Chemical vapor deposition,簡稱CVD)的方法,在SOI襯底101上連續(xù)生長兩層材料,第一層可以是厚度在300~500nm的二氧化硅(SiO2)層201,第二層可以是厚度在1~3μm的氮化硅(SiN)層202。
S30、光刻隔離區(qū)。
請參見圖5c,通過光刻工藝在上述保護層上形成隔離區(qū)。采用濕法刻蝕工藝刻蝕該氮化硅(SiN)層,形成隔離區(qū)圖形,再采用干法刻蝕,形成例如寬為2~10μm,深1~81μm的隔離區(qū)301;本步驟中,優(yōu)選隔離區(qū)為深槽隔離,這樣做的好處在于,槽的深度大于等于頂層硅,保證了后續(xù)槽中二氧化硅(SiO2)與襯底二氧化硅(SiO2)的連接,形成完整的絕緣隔離。
S40、襯底氧化。
請參見圖5d,光刻隔離區(qū)之后,利用CVD方法淀積二氧化硅(SiO2)材料401將深槽填滿??梢岳斫獾氖牵摱趸?SiO2)材料401主要用于進行隔離,其可以由多晶硅等其他材料替代,此處不做任何限制。
S50、平整表面。
請參見圖5e,利用化學機械拋光(Chemical Mechanical Polishing,簡稱CMP),去除表面二氧化硅(SiO2)層和氮化硅(SiN)層,使表面平整。
S60、在該SOI襯底上形成第二保護層。
請參見圖5f,具體做法可以是:利用CVD的方法,在襯底上連續(xù)長兩層材料,第一層為厚度在300~500nm的二氧化硅(SiO2)層601,第二層為厚度在400~600nm的氮化硅(SiN)層602。這樣做的好處在于,利用二氧化硅(SiO2)的疏松特性,將氮化硅(SiN)的應力隔離,使其不能傳導進頂層Si,保證了頂層Si性能的穩(wěn)定;基于氮化硅(SiN)與Si在干法刻蝕時的高選擇比,利用氮化硅(SiN)作為干法刻蝕的掩蔽膜,易于工藝實現(xiàn)。
S70、光刻P、N區(qū)溝槽。
請參見圖5g,具體做法可以是:光刻P、N區(qū)深槽,濕法刻蝕P、N區(qū)氮化硅(SiN)層,形成P、N區(qū)圖形,干法刻蝕,形成寬2~8μm,深0.4~10μm的深槽701??涛g深槽的目的在于:形成雜質(zhì)分布均勻、且高摻雜濃度的P、N區(qū)和和陡峭的Pi與Ni結(jié),以利于提高i區(qū)等離子體濃度。
S80、溝槽平整化處理。
請參見圖5h和圖5i,具體做法可以是:襯底氧化,使深槽內(nèi)壁形成10~50nm厚度的氧化層801,濕法刻蝕深槽內(nèi)氧化層801,使槽內(nèi)壁光滑。溝槽內(nèi)壁光滑的目的在于:防止側(cè)壁的突起形成電場集中區(qū)域,造成Pi和Ni結(jié)擊穿。
S90、形成第一有源區(qū)。
請參見圖5j,具體做法可以是:光刻P區(qū)深槽,采用帶膠離子注入的方法對P區(qū)槽側(cè)壁進行p+注入,使側(cè)壁上形成薄的p+有源區(qū)1001,濃度達到0.5~5×1020cm-3,除掉光刻膠;光刻N區(qū)深槽,采用帶膠離子注入的方法對N區(qū)槽側(cè)壁進行n+注入,使側(cè)壁上形成薄的n+有源區(qū)1002,濃度達到0.5~5×1020cm-3,除掉光刻膠。
S100、填充多晶硅。
請參見圖5k,可以利用CVD的方法,在P、N區(qū)槽中淀積多晶硅1101,并將溝槽填滿。采用多晶硅填充溝槽的目的在于:作為接觸電極。當然,也可以采用金屬、重摻雜多晶硅鍺、重摻雜硅等材料來替換。
S110、平整表面。
請參見圖5l,可以采用CMP方法去除表面多晶硅與氮化硅(SiN)層,使表面平整。
S120、生長多晶硅層。
請參見圖5m,可以利用CVD的方法,在表面淀積一多晶硅層1301,厚度為200~500nm;
S130、形成第二有源區(qū)。
請參見圖5n,可以通過光刻P區(qū)有源區(qū),采用帶膠離子注入方法進行p+注入,使P區(qū)有源區(qū)摻雜濃度達到0.5~5×1020cm-3,去除光刻膠,形成P接觸1401;光刻N區(qū)有源區(qū),采用帶膠離子注入進行n+注入,使N區(qū)有源區(qū)摻雜濃度為0.5~5×1020cm-3,去除光刻膠,并形成N接觸1402。
S140、形成P/N接觸區(qū)。
請參見圖5o,可以采用濕法刻蝕,刻蝕掉P、N接觸區(qū)以外的多晶硅,形成P、N接觸區(qū)。
S150、在表面形成二氧化硅(SiO2)。
請參見圖5p,可以利用CVD的方法,在表面淀積二氧化硅(SiO2)層1601,厚度為500~1000nm。
S160、雜質(zhì)激活。
在950-1150℃,退火0.5~2分鐘,使離子注入的雜質(zhì)激活、并且推進多晶硅中雜質(zhì)。
S170、在P、N接觸區(qū)光刻引線孔。
具體,請參照圖5q,在二氧化硅(SiO2)層上光刻引線孔1701。
S180、形成引線。
請參照圖5r,可以在襯底表面濺射金屬,合金化形成金屬硅化物,并刻蝕掉表面的金屬;再在襯底表面濺射金屬1801,光刻引線;
S190、鈍化處理,光刻PAD。
請參照圖5s,可以通過淀積氮化硅(SiN)形成鈍化層1901,光刻PAD。最終形成固態(tài)等離子pin二極管,作為制備固態(tài)等離子天線材料。
實施例三
請參照圖6,圖6為本發(fā)明實施例的另一種固態(tài)等離子pin二極管的器件結(jié)構(gòu)示意圖,該固態(tài)等離子pin二極管采用上述如圖2所示的制備方法制成。具體地,該固態(tài)等離子pin二極管在SOI襯底301上制備形成,且pin二極管的P區(qū)305、N區(qū)306以及橫向位于該P區(qū)305和該N區(qū)306之間的I區(qū)均位于該SOI襯底的頂層硅302內(nèi)。其中,該pin二極管可以采用STI深槽隔離,即該P區(qū)305和該N區(qū)306外側(cè)各設置有一隔離槽303,且該隔離槽303的深度至少大于等于該頂層硅302的厚度。另外,該P區(qū)305和該N區(qū)306在沿襯底方向可以分別對應包括一薄層P型有源區(qū)307和一薄層N型有源區(qū)304。
綜上所述,本文中應用了具體個例對本發(fā)明固態(tài)等離子pin二極管及其制備方法的原理及實施方式進行了闡述,以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想;同時,對于本領域的一般技術(shù)人員,依據(jù)本發(fā)明的思想,在具體實施方式及應用范圍上均會有改變之處,綜上所述,本說明書內(nèi)容不應理解為對本發(fā)明的限制,本發(fā)明的保護范圍應以所附的權(quán)利要求為準。