技術(shù)總結(jié)
本發(fā)明公開一種應(yīng)用于測(cè)試的裸芯片結(jié)構(gòu)及其制造方法。該結(jié)構(gòu)100包括：主PCB板101、副PCB板102、裸芯片103、焊盤104/106、鍵合絲105/107、墊片110、金屬排針111、保護(hù)罩112及電氣絕緣油114；墊片110粘結(jié)主PCB板101上且裸芯片103粘結(jié)墊片110上；焊盤104環(huán)繞于裸芯片103四周并設(shè)置于主PCB板101上且通過鍵合絲105與裸芯片103的金屬PAD連接；副PCB板102位于焊盤104外圍并粘結(jié)主PCB板101上且通過金屬插針111與主PCB板101實(shí)現(xiàn)電氣連接；焊盤106設(shè)置于副PCB板102上且通過鍵合絲107與裸芯片103的金屬PAD連接；保護(hù)罩112粘結(jié)于主PCB板101上并在其內(nèi)部注入電氣絕緣油114。本發(fā)明中，結(jié)構(gòu)呈高低高階梯狀，提高了單位面積上鍵合絲的密度，能夠保證裸芯片粘結(jié)時(shí)金屬PAD免受污染，避免裸芯片和鍵合絲在空氣中氧化。

技術(shù)研發(fā)人員：左瑜
受保護(hù)的技術(shù)使用者：西安科銳盛創(chuàng)新科技有限公司
文檔號(hào)碼：201611064905
技術(shù)研發(fā)日：2016.11.28
技術(shù)公布日：2017.06.13