發(fā)明構思的示例實施方式涉及半導體器件。更具體而言，發(fā)明構思的示例實施方式涉及包括鰭型場效應晶體管的半導體器件。

背景技術：

半導體器件可以包括包含金屬氧化物半導體(mos)場效應晶體管的集成電路。隨著半導體器件已經變得更高度集成，mos場效應晶體管的尺寸和設計規(guī)則已經越來越減??；因此，半導體器件的操作特性會變差。已經開發(fā)了用于改善半導體器件的性能的各種方法以克服由半導體器件的高集成度導致的限制。

技術實現(xiàn)要素：

發(fā)明構思的示例實施方式可以提供具有改善的電特性以及可靠性的半導體器件。

根據發(fā)明構思的示例實施方式，半導體器件可以包括：從基板突出的第一有源圖案和第二有源圖案；第一有源圖案和第二有源圖案在第一方向上彼此間隔開；交叉第一有源圖案和第二有源圖案的第一柵電極和第二柵電極在交叉第一方向的第二方向上彼此間隔開；在第一柵電極的側壁上的第一柵間隔物和在第二柵電極的側壁上的第二柵間隔物；第一源極/漏極區(qū)和第二源極/漏極區(qū)，在第一柵電極和第二柵電極之間分別位于第一有源圖案和第二有源圖案上，第一源極/漏極區(qū)和第二源極/漏極區(qū)在第一方向上彼此相鄰；在第一有源圖案和第二有源圖案之間以及第一柵電極和第二柵電極之間的間隔物保護圖案。間隔物保護圖案可以共同連接到第一間隔物和第二間隔物并且可以共同接觸第一源極/漏極區(qū)和第二源極/漏極區(qū)。

根據發(fā)明構思的示例實施方式，半導體器件可以包括：從基板突出并且平行于彼此的第一至第三有源圖案，第一有源圖案和第二有源圖案彼此間隔開第一距離，第三有源圖案與第二有源圖案間隔開大于第一距離的第二距離；第一柵電極和第二柵電極，交叉第一有源圖案至第三有源圖案；分別在第一柵電極和第二柵電極的側壁上的第一柵間隔物和第二柵間隔物；第一源極/漏極區(qū)至第三源極/漏極區(qū)，在第一柵電極和第二柵電極的每個的側部分別在第一有源圖案至第三有源圖案上；第一間隔物保護圖案，在第一有源圖案和第二有源圖案之間延伸并且共同連接到第一柵間隔物和第二柵間隔物，第一間隔物保護圖案包括與第一柵間隔物和第二柵間隔物相同的材料。

根據發(fā)明構思的示例實施方式，半導體器件包括：基板；在基板上的第一柵電極和第二柵電極；分別在第一柵電極和第二柵電極的側壁上的第一柵間隔物和第二柵間隔物；將第一柵間隔物連接到第二柵間隔物的間隔物保護圖案。

應當注意到，關于一個實施方式描述的發(fā)明構思的方面可以合并在不同實施方式中，盡管未對其具體地描述。即，任何實施方式的所有實施方式和/或特征可以通過任何方式和/或組合而結合。發(fā)明構思的這些及其他方面在以下給出的說明書中詳細描述。

附圖說明

通過以下結合附圖的詳細說明，示例實施方式將被更清楚地理解，在附圖中：

圖1是示出根據發(fā)明構思的示例實施方式的半導體器件的平面圖；

圖2a是示出沿圖1的線i-i’和ii-ii’截取的橫截面的橫截面圖，和圖2b是示出沿圖1的線iii-iii’和iv-iv’截取的橫截面的橫截面圖；

圖3a、3c、4a、5a和6a分別是相應于圖2a的部分“a”的放大視圖；

圖3b、4b、5b和6b分別是相應于圖2b的部分“b”的放大視圖；

圖7a、8a、9a、10a、11a、12a和13a是示出根據發(fā)明構思的示例實施方式的半導體器件的制造方法的橫截面圖并且分別相應于沿圖1的線i-i’和ii-ii’截取的橫截面圖；

圖7b、8b、9b、10b、11b、12b和13b是示出根據發(fā)明構思的示例實施方式的半導體器件的制造方法的橫截面圖并且分別相應于沿圖1的線iii-iii’和iv-iv’截取的橫截面圖；

圖14是示出根據發(fā)明構思的示例實施方式的電子系統(tǒng)的示意性框圖。

具體實施方式

為了更具體地描述示例實施方式，將參照附圖詳細描述各種特征。然而，描述的示例實施方式不限于此。

圖1是示出根據發(fā)明構思的示例實施方式的半導體器件的平面圖。圖2a是示出沿圖1的線i-i’和ii-ii’截取的橫截面的橫截面圖。圖2b是示出沿圖1的線iii-iii’和iv-iv’截取的橫截面的橫截面圖。圖3a、3c、4a、5a和6a分別是相應于圖2a的部分“a”的放大視圖。圖3b、4b、5b和6b分別是相應于圖2b的部分“b”的放大視圖。

參照圖1、2a、2b、3a和3b，基板100可以包括n型mos場效應晶體管(nmosfet)區(qū)域nr和p型mos場效應晶體管(pmosfet)區(qū)域pr?；?00可以是半導體基板。例如，基板100可以包括硅基板、鍺基板、或者絕緣體上硅(soi)基板。nmosfet區(qū)域nr和pmosfet區(qū)域pr可以在例如第一方向d1上布置。第一方向d1可以平行于基板100的頂表面。n型晶體管可以設置在nmosfet區(qū)域nr中并且p型晶體管可以設置在pmosfet區(qū)域pr中。

有源圖案ap可以設置在nmosfet區(qū)域nr和pmosfet區(qū)域pr中。有源圖案ap可以在第一方向d1上布置并且可以在交叉第一方向d1和平行于基板100的頂表面的第二方向d2上延伸。有源圖案ap可以從基板100向上突出。例如，有源圖案ap可以在垂直于基板的頂表面(例如，正交于第一方向d1和第二方向d2)的第三方向d3上突出。有源圖案ap可以每個是例如基板100的一部分。在一些實施方式中，有源圖案ap可以每個包括從基板100生長的外延層。nmosfet區(qū)域nr中的有源圖案ap可以具有p型導電性，pmosfet區(qū)域pr中的有源圖案ap可以具有n型導電性。雖然在附圖中示出在nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的兩個有源圖案ap，但發(fā)明構思的示例實施方式不限于此。

在一些實施方式中，nmosfet區(qū)域nr中的有源圖案ap可以彼此間隔開第一距離d1，pmosfet區(qū)域pr中的有源圖案ap可以彼此間隔開第二距離d2。nmosfet區(qū)域nr中的有源圖案ap和pmosfet區(qū)域pr中的有源圖案ap中相鄰的有源圖案ap可以彼此間隔開大于第一距離d1和第二距離d2的第三距離d3。第三距離d3可以是具有不同導電類型的nmosfet區(qū)域nr和pmosfet區(qū)域pr彼此分離的最小距離。第一距離d1可以基本上等于第二距離d2，但是發(fā)明構思的實施方式不限于此。

每個有源圖案ap可以包括在柵結構gs下方的第一區(qū)域r1以及在柵結構gs的相反兩側的第二區(qū)域r2。第二區(qū)域r2的頂表面u2相對于基板100的頂表面低于第一區(qū)域r1的頂表面us1。在一些實施方式中，第二區(qū)域r2的頂表面u2在截面圖中可以具有朝向基板100的凹入形狀構造。在這種情況下，第二區(qū)域r2的頂表面u2的高度可以相應于第二區(qū)域r2的頂表面u2的最下面的部分的高度。

器件隔離圖案st可以設置在基板100上以覆蓋每個有源圖案ap的側壁的一部分。有源圖案ap的上部分可以通過器件隔離圖案st被暴露。例如，第一區(qū)域r1的上部分可以通過器件隔離圖案st被暴露。第一區(qū)域r1的暴露的上部分可以定義為有源鰭af。每個有源鰭af可以選擇性地或者局部地設置在柵結構gs下方。器件隔離圖案st可以包括第三至第五區(qū)域r3、r4和r5。第三區(qū)域r3可以設置在柵結構gs下方并且可以垂直地交疊柵結構gs。

第四和第五區(qū)域r4和r5可以設置在柵結構gs的相反兩側并且與第三區(qū)域r3水平地間隔開。例如，第四和第五區(qū)域r4和r5可以設置在柵結構gs之間。第四區(qū)域r4可以設置在nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的相鄰鰭型有源圖案ap之間。第五區(qū)域r5可以設置在nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的成對有源圖案ap的側部。第五區(qū)域r5可以設置在nmosfet區(qū)域nr中的鰭型有源圖案ap和pmosfet區(qū)域pr中的鰭型有源圖案ap中相鄰的鰭型有源圖案ap之間。第四和第五區(qū)域r4和r5的上部分可以被凹進。因此，第四和第五區(qū)域r4和r5可以分別具有第一凹陷區(qū)域ra1和第二凹陷區(qū)域ra2，第一凹陷區(qū)域ra1具有第一底表面bsa，第二凹陷區(qū)域ra2具有第二底表面bsb，如圖3b中所示。例如，第四和第五區(qū)域r4和r5可以分別具有與第一底表面bsa和第二底表面bsb相應的頂表面的下部分。第一和第二凹陷區(qū)域ra1和ra2的凹進深度可以根據鰭型有源圖案ap的集成密度而彼此不同。例如，器件隔離圖案st的位于有源圖案ap之間的間隔窄的區(qū)域處(例如，在高圖案密度區(qū)域處)的一個部分可以凹進得小于器件隔離圖案st的位于有源圖案ap之間的間隔寬的區(qū)域處(例如，在低圖案密度區(qū)域處)的另一部分。換言之，第一凹陷區(qū)域ra1的第一底表面bsa相對于基板100的頂表面可以低于器件隔離圖案st的第三區(qū)域r3的頂表面并且可以高于第二凹陷區(qū)域rg2的第二底表面bsb。器件隔離圖案st可以包括例如硅氧化物。

柵結構gs可以設置在基板100上。柵結構gs可以在第一方向d1上延伸并且可以交叉nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個的有源圖案ap。例如，柵結構gs可以覆蓋有源鰭af的頂表面和側壁以及有源鰭ap之間的器件隔離圖案st的頂表面(例如，第三區(qū)域r3的頂表面)。局部地設置在柵結構gs下方的每個有源鰭af可以被稱為溝道區(qū)ch。多個柵結構gs可以提供在基板100上。多個柵結構gs可以在第二方向d2上布置。在一些實施方式中，至少兩個柵結構gs可以在第一方向d1上(例如，在柵電極的縱向上)布置為形成一行并且可以彼此分離。例如，形成一行的兩個柵結構gs可以在第一方向d1上彼此間隔開第四距離d4，該第四距離d4小于第三距離d3。形成一行的兩個柵結構gs中的一個可以交叉nmosfet區(qū)域nr的有源圖案ap，并且兩個柵結構gs中的另一個可以交叉pmosfet區(qū)域pr的有源圖案ap。形成一行的兩個柵結構gs可以暴露器件隔離圖案st的第三區(qū)域r3的一部分。器件隔離圖案st的第三區(qū)域r3的暴露部分可以被稱為第六區(qū)域r6。第六區(qū)域r6的上部分可以像第四和第五區(qū)域r4和r5一樣被凹進。第六區(qū)域r6的頂表面在截面圖中可以具有朝向基板100的凹入形狀的構造。

柵結構gs可以包括柵電極ge、柵介電圖案gd和柵極覆蓋圖案gp。如上所述的柵結構gs可以在第一方向d1上延伸以交叉有源圖案ap中的至少一個。因此，柵電極ge可以包括在有源圖案ap的第一區(qū)域r1上的第一部分p1以及在器件隔離圖案st的第三區(qū)域r3上的第二部分p2。在平面圖中，柵結構gs的第一部分p1可以交疊第一區(qū)域r1，柵結構gs的第二部分p2可以交疊第三區(qū)域r3。在一些實施方式中，第二部分p2可以包括從柵結構gs的側壁向外突出的突起110b，如圖3a所示。突起110b可以具有向下傾斜的側壁。第一部分p1的側壁輪廓可以不同于第二部分p2的側壁輪廓。例如，第一部分p1的側壁可以基本上垂直于基板100的頂表面，第二部分p2的側壁可以包括相對于基板100的頂表面的傾斜部分和基本上垂直部分(或者第二部分p2的側壁可以具有凹入形狀構造)。換言之，第一部分p1的寬度w1b在第一部分p1的上部分和下部分處可以基本上相同，第二部分p2的下部寬度w2b可以大于第二部分p2的上部寬度w1b，該第二部分p2的上部寬度w1b基本上等于第一部分p1的寬度w1b。柵電極ge可以包括導電金屬氮化物例如鈦氮化物和/或鉭氮化物以及金屬例如鋁和/或鎢中的至少一種。

柵介電圖案gd可以設置在柵電極ge和有源鰭af之間。柵介電圖案gd可以從有源鰭af延伸到器件隔離圖案st以覆蓋器件隔離圖案st的第三區(qū)域r3的頂表面。柵介電圖案gd可以沿著柵電極ge的底表面延伸。此外，柵介電圖案gd可以設置在柵電極ge和柵間隔物gsp之間。柵介電圖案gd可以包括高k介電材料。例如，柵介電圖案gd可以包括鉿氧化物、硅酸鉿、鋯氧化物和/或硅酸鋯，但是不限于此。柵極覆蓋圖案gp可以設置在柵電極ge的頂表面上并且在第一方向d1上延伸。柵極覆蓋圖案gp可以包括例如硅氮化物或者硅氮氧化物。

柵間隔物gsp可以設置在柵結構gs的側壁(例如，柵電極ge的側壁)上。柵間隔物gsp可以設置在柵結構gs的在第二方向d2上彼此相對的第一側壁上。柵間隔物gsp可以進一步設置在柵結構gs的在第一方向d1上彼此相對的第二側壁上。例如，柵間隔物gsp可以包括沿著柵電極ge的第一側壁在第一方向d1上延伸的一對線型部分以及連接該對線型部分并且沿著柵電極ge的第二側壁延伸的一對連接部分。因此，柵間隔物gsp在平面圖中可以具有環(huán)形狀。換言之，柵間隔物gsp可以圍繞柵結構gs的側壁(例如，柵電極ge的側壁)。

柵間隔物gsp可以提供為具有單層結構或者多層結構。作為示例，柵間隔物gsp可以包括在柵結構gs的側壁上的第一柵間隔物sp1以及在第一柵間隔物sp1的外側壁上的第二柵間隔物sp2。第一柵間隔物sp1可以設置在柵結構gs(例如，柵電極ge)與第二柵間隔物sp2之間。第二柵間隔物sp2的厚度可以基本上等于或者大于第一柵間隔物sp1的厚度，但是不限于此。在一些實施方式中，第一和第二柵間隔物sp1和sp2可以包括相同的材料，例如，硅氮化物、硅氮氧化物和/或硅氧碳氮化物。在這種情況下，柵間隔物gsp可以具有單層結構。在其他實施方式中，第一和第二柵間隔物sp1和sp2可以包括不同的材料。例如，第一柵間隔物sp1可以包括硅氧碳氮化物并且第二柵間隔物sp2可以包括硅氮化物。替代地，第一柵間隔物sp1可以包括硅氮化物并且第二柵間隔物sp2可以包括硅氧碳氮化物。因此，柵間隔物gsp可以具有雙層結構。在一些實施方式中，柵間隔物gsp可以具有由三個或更多層形成的結構。

因為柵電極ge具有突起110b，柵間隔物gsp的水平地交疊突起110b的下部分的第二厚度t2可以在朝向基板100的向下方向上(例如，隨著接近器件隔離圖案st)減小，如圖3a所示。柵間隔物gsp的在突起110b上方的上部分可以具有第一厚度t1，第一厚度t1在朝向基板100的向下方向上基本上相等。第一和第二厚度t1和t2可以定義為柵結構gs的側壁與柵間隔物gsp的外側壁之間的水平寬度或者距離。

第一和第二間隔物保護圖案120p1和120p2可以分別設置在器件隔離圖案st的第四區(qū)域r4和第六區(qū)域r6上，如圖1、2a和2b所示。第一和第二間隔物保護圖案120p1和120p2可以減小或者防止由柵電極ge的下部分的減小的厚度導致的故障。第一和第二間隔物保護圖案120p1和120p2的每個可以接觸在其下方的器件隔離圖案st的頂表面并且可以連接到柵間隔物gsp的下部分。第一和第二間隔物保護圖案120p1和120p2可以每個具有單層結構或者多層結構。例如，第一和第二間隔物保護圖案120p1和120p2可以每個具有接觸器件隔離圖案st的頂表面的第一子間隔物保護圖案122p和在第一子間隔物保護圖案122p上的第二子間隔物保護圖案124p。在一些實施方式中，第一和第二間隔物保護圖案120p1和120p2可以每個僅包括第一子間隔物保護圖案122p。第一和第二子間隔物保護圖案122p和124p可以分別包括與第一和第二柵間隔物sp1和sp2相同的材料。作為示例，第一和第二子間隔物保護圖案122p和124p可以包括硅氮化物、硅氮氧化物和/或硅氧碳氮化物。

在器件隔離圖案st的位于第二方向d2上的相鄰柵電極ge之間的第四區(qū)域r4上的第一間隔物保護圖案120p1可以共同連接到(或者一體地聯(lián)接)成對的柵間隔物gsp，該成對的柵間隔物gsp在第二方向d2上通過第四區(qū)域r4彼此間隔開并且設置于第二方向d2上的相鄰柵電極ge的相對的側壁上。第一間隔物保護圖案120p1可以在第二方向d2上的相鄰柵電極ge之間以及在第一方向d1上的相鄰源極/漏極區(qū)之間延伸。在沿第二方向d2截取的截面圖中，在第二方向d2上的相鄰柵電極ge的相對的側壁上的成對的柵間隔物gsp以及在成對的柵間隔物gsp之間延伸的第一間隔物保護圖案120p1可以連接到彼此以具有u形構造。此外，在第二方向d2上的相鄰柵電極ge之間的第四區(qū)域r4上的第一間隔物保護圖案120p1可以覆蓋其下的第四區(qū)域r4的頂表面的全部。在器件隔離圖案st的位于第一方向d1(例如，柵電極ge的縱向)上的相鄰柵電極ge之間的第六區(qū)域r6上的第二間隔物保護圖案120p2可以共同連接到(或者一體地聯(lián)接)成對的柵間隔物gsp，該成對的柵間隔物gsp在第一方向d1上通過第六區(qū)域r6彼此間隔開并且設置在第一方向d1上的相鄰柵電極ge的相對的側壁上。換言之，在第一方向d1上通過第六區(qū)域r6彼此間隔開的成對的柵間隔物gsp可以通過第二間隔物保護圖案120p2連接到彼此。

在一些實施方式中，如圖3a和3b所示，第一間隔物保護圖案120p1可以具有第三厚度t3，該第三厚度t3基本上等于柵間隔物gsp的上部分的第一厚度t1。第三厚度t3可以定義為在第一凹陷區(qū)域ra1的第一底表面bsa上的第一間隔物保護圖案120p1的垂直厚度。第一間隔物保護圖案120p1的一部分可以在有源圖案ap的第二區(qū)域r2的頂表面u2上方突出以接觸與其相鄰的源極/漏極區(qū)sd的側壁。

源極/漏極區(qū)sd可以設置在柵結構gs的相對的側壁處。源極/漏極區(qū)sd可以設置在有源圖案ap的第二區(qū)域r2上。nmosfet區(qū)域nr中的源極/漏極區(qū)sd可以具有n型導電性(例如，n型摻雜劑)，pmosfet區(qū)域pr中的源極/漏極區(qū)sd可以具有p型導電性(例如，p型摻雜劑)。在一些實施方式中，源極/漏極區(qū)sd可以包括利用有源圖案ap作為籽晶層生長的外延圖案。在這種情況下，nmosfet區(qū)域nr中的源極/漏極區(qū)sd可以包括施加張應力到溝道區(qū)ch的材料，pmosfet區(qū)域pr中的源極/漏極區(qū)sd可以包括施加壓應力到溝道區(qū)ch的材料。在一些實施方式中，當基板100是硅基板時，nmosfet區(qū)域nr中的源極/漏極區(qū)sd可以包括其晶格常數(shù)小于硅的碳化硅(sic)層或者其晶格常數(shù)等于硅基板100的硅(si)層，pmosfet區(qū)域pr中的源極/漏極區(qū)sd可以包括其晶格常數(shù)大于硅的硅鍺(sige)層。nmosfet區(qū)域nr和pmosfet區(qū)域pr中的每個溝道區(qū)ch可以設置在第二方向d2上的相鄰源極/漏極區(qū)sd之間。

在沿第一方向d1截取的截面圖中，在nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中在第一方向d1上的相鄰源極/漏極區(qū)sd可以連接到彼此(或者彼此一體地聯(lián)接)。例如，在第一方向d1上的相鄰源極/漏極區(qū)sd的側壁當中，彼此面對的第一側壁sw1可以連接到彼此。氣隙ag或者空隙可以設置在源極/漏極區(qū)sd的第一側壁sw1的被連接部分swc下方。氣隙ag可以是其中不提供固相材料的區(qū)域并且可以是空的空間。在一些實施方式中，氣隙ag可以用氣體填充。根據發(fā)明構思的實施方式，氣隙ag的底部可以由第四區(qū)域r4上的第一間隔物保護圖案120p1的頂表面限定。在一些實施方式中，第一方向d1上的相鄰源極/漏極區(qū)sd的被連接的第一側壁sw1的下部分可以接觸第一間隔物保護圖案120p1。第一間隔物保護圖案120p1可以共同接觸第一方向d1上的相鄰源極/漏極區(qū)sd。同時，在沿第一方向d1截取的截面圖中，相鄰源極/漏極區(qū)sd的與第一側壁sw1相反的第二側壁sw2(例如，外側壁)可以具有在橫向(或者在第一方向d1)的陡峭尖端。換言之，源極/漏極區(qū)sd的第二側壁sw2可以每個包括下部分和上部分，下部分相對于基板100的頂表面基本上負傾斜，上部分相對于基板100的頂表面基本上正傾斜。

第一間隔物保護圖案120p1和源極/漏極區(qū)sd可以提供為各種形式。在一些示例實施方式中，如圖4a和4b中示出的，第一間隔物保護圖案120p1可以不接觸與其相鄰的源極/漏極區(qū)sd的第一側壁sw1。在這種情況下，第一間隔物保護圖案120p1的第三厚度t3可以小于柵間隔物gsp的第一厚度t1。

在一些示例實施方式中，如圖5a和5b中示出的，保留間隔物120r可以設置在源極/漏極區(qū)sd的第二側壁sw2上。源極/漏極區(qū)sd的第二側壁sw2的下部分可以接觸保留間隔物120r。因此，每個源極/漏極區(qū)sd的下部分可以具有相應于第一間隔物保護圖案120p1和保留間隔物120r之間的距離的寬度。保留間隔物120r可以設置在器件隔離圖案st的鄰近于有源圖案ap的第二區(qū)域r2的第五區(qū)域r5的頂表面上。保留間隔物120r可以每個包括第一保留間隔物122r和第二保留間隔物124r，第一保留間隔物122r接觸源極/漏極區(qū)sd的第二側壁sw2的相應一個第二側壁，第二保留間隔物124r位于源極/漏極區(qū)sd的第二側壁sw2的相應一個第二側壁上。第一保留間隔物122r可以設置在第二保留間隔物124r與源極/漏極區(qū)sd的每個第二側壁sw2之間。第一和第二保留間隔物122r和124r可以分別包括與第一和第二柵間隔物sp1和sp2相同的材料。

在一些示例實施方式中，如圖6a和6b中所示出的，相鄰源極/漏極區(qū)sd的彼此面對的第一側壁sw1可以彼此間隔開。同時，圖6a和6b的示例實施方式可以應用于圖4a和4b的示例實施方式以及圖5a和5b的示例實施方式。

再次參照圖1、2a、2b、3a和3b，下層間絕緣層140可以設置為覆蓋柵結構gs的側壁以及源極/漏極區(qū)sd。下層間絕緣層140的頂表面可以與柵結構gs的頂表面和柵間隔物gsp的頂表面基本上共面。下層間絕緣層140可以包括例如硅氧化物層和/或低k介電層。下層間絕緣層140可以覆蓋器件隔離圖案st的第五區(qū)域r5的頂表面。雖然在附圖中未示出，接觸蝕刻停止層可以夾置在下層間絕緣層140和器件隔離圖案st之間、下層間絕緣層140和源極/漏極區(qū)sd之間、和/或下層間絕緣層140和柵結構gs之間。例如，接觸蝕刻停止層可以覆蓋第五區(qū)域r5的頂表面并且可以在下層間絕緣層140和源極/漏極區(qū)sd之間以及下層間絕緣層140和柵結構gs之間延伸。接觸蝕刻停止層可以包括例如硅氧化物層和/或低k介電層。

上層間絕緣層可以設置在下層間絕緣層140上。上層間絕緣層可以覆蓋柵結構gs的頂表面。上層間絕緣層可以包括例如硅氧化物層、硅氮化物層、硅氮氧化物層和/或低k介電層。穿過上層間絕緣層和下層間絕緣層140的第一接觸插塞和第二接觸插塞可以提供為分別電連接到源極/漏極區(qū)sd和柵電極ge?；ミB線可以設置在上層間絕緣層上以接觸第一和第二接觸插塞?；ミB線可以配置為經由第一和第二接觸插塞施加電壓到源極/漏極區(qū)sd和柵電極ge。第一和第二接觸插塞以及互連線可以包括例如導電材料。

在其中柵電極交叉從基板突出的有源圖案的典型鰭型場效應晶體管(finfet)結構中，柵電極可以包括在有源圖案上的第一部分和在有源圖案之間的第二部分。第二部分可以形成為具有大于第一部分的高寬比。結果，第二部分的下部分可以包括具有向下傾斜的側壁的突起，柵間隔物的在突起上的部分可以具有相對薄的厚度。在隨后的工藝期間，泄漏路徑(例如，穿過柵間隔物的細孔)可以形成在柵間隔物的薄的部分中。柵電極ge的導電材料可以通過泄漏路徑而泄漏(參照圖3c的部分c)。因此，在柵電極與鄰近于柵電極的源極/漏極區(qū)之間會發(fā)生電短路。此外，由于電短路導致的故障的可能性在高圖案密度區(qū)域中(例如，在有源圖案之間的距離窄的區(qū)域中)會增加。然而，根據發(fā)明構思的示例實施方式，連接到突起上的柵間隔物的間隔物保護圖案可以提供在有源圖案之間的窄區(qū)域中，以防止泄漏路徑的產生，由此防止源極/漏極區(qū)和柵電極之間的電短路或者減小這樣的短路發(fā)生的可能性。結果，半導體器件可以具有提高的電特性和可靠性。

在下文，將描述根據發(fā)明構思的示例實施方式的半導體器件的制造方法。圖7a、8a、9a、10a、11a、12a和13a是示出根據發(fā)明構思的示例實施方式的半導體器件的制造方法的截面圖并且分別相應于沿圖1的線i-i'和ii-ii'截取的截面圖。圖7b、8b、9b、10b、11b、12b和13b是示出根據發(fā)明構思的示例實施方式的半導體器件的制造方法的截面圖并且分別相應于沿圖1的線iii-iii'和iv-iv'截取的截面圖。

參照圖7a和7b，可以提供包括nmosfet區(qū)域nr和pmosfet區(qū)域pr的基板100?；?00可以是半導體基板，例如，硅基板、鍺基板或者絕緣體上硅(soi)基板。n型晶體管可以形成在nmosfet區(qū)域nr中，p型晶體管可以形成在pmosfet區(qū)域pr中。nmosfet區(qū)域nr和pmosfet區(qū)域pr可以在平行于基板100的頂表面的第一方向d1上布置。

基板100可以被圖案化以形成限定nmosfet和pmosfet區(qū)域中的有源圖案ap的溝槽101。有源圖案ap可以形成為在第一方向d1上布置并且在交叉第一方向d1且平行于基板100的頂表面的第二方向d2上延伸。有源圖案ap可以在垂直于基板100的頂表面的第三方向d3上從基板100突出。nmosfet區(qū)域nr中的有源圖案ap可以摻雜有p型摻雜劑以具有p型導電性，pmosfet區(qū)域pr中的有源圖案ap可以摻雜有n型摻雜劑以具有n型導電性。在一些實施方式中，nmosfet區(qū)域nr中的有源圖案ap可以彼此間隔開第一距離d1，pmosfet區(qū)域pr中的有源圖案ap可以彼此間隔開第二距離d2。nmosfet區(qū)域nr中的有源圖案ap和pmosfet區(qū)域pr中的有源圖案ap中的相鄰有源圖案可以彼此間隔開第三距離d3。第三距離d3可以大于第一距離d1和第二距離d2。第三距離d3可以是具有不同導電類型的nmosfet區(qū)域nr和pmosfet區(qū)域pr分離的最小距離。第一距離d1和第二距離d2可以基本上相等，但不限于此。

器件隔離圖案st可以形成在溝槽101中。器件隔離圖案st可以形成為暴露nmosfet區(qū)域nr和pmosfet區(qū)域pr中的有源圖案ap的上部分。每個有源圖案ap的上部分可以定義為有源鰭af。

參照圖8a和8b，犧牲柵結構sgs可以形成在基板100上。犧牲柵結構sgs可以包括順序地層疊在基板100上的蝕刻停止圖案105、犧牲柵圖案110和柵掩模圖案115。

更具體而言，蝕刻停止層和犧牲柵極層可以順序地形成在基板100上以覆蓋有源鰭af和器件隔離圖案st。蝕刻停止層可以包括例如硅氧化物。犧牲柵極層可以包括關于蝕刻停止層具有蝕刻選擇性的材料。犧牲柵極層可以包括例如多晶硅。犧牲柵極層可以通過化學氣相沉積(cvd)工藝、物理氣相沉積(pvd)工藝、或者原子層沉積(ald)工藝而形成。犧牲柵極層的頂表面可以在形成犧牲柵極層之后被平坦化。柵掩模圖案115可以形成在被平坦化的犧牲柵極層上，然后可以利用柵掩模圖案作為蝕刻掩模進行各向異性蝕刻工藝。結果，犧牲柵圖案110可以形成為交叉有源圖案ap。柵掩模圖案115可以包括例如硅氮化物。

在一些實施方式中，犧牲柵圖案110的設置在每個有源鰭ap的頂表面上的一個部分可以形成為具有相對于基板100的頂表面的垂直側壁，犧牲柵圖案110的設置在器件隔離圖案st的頂表面上的另一部分可以具有具備傾斜部分的側壁(或者具備凹入形狀構造的側壁)。這樣的現(xiàn)象可以由蝕刻深度的差異和/或要被蝕刻的區(qū)域中的圖案密度的差異引起。例如，犧牲柵圖案110的上述另一部分可以具有從其下部分的側壁橫向突出的突起110a。突起110a可以包括朝向器件隔離圖案st向下傾斜的側壁。因為在犧牲柵極層被各向異性地蝕刻時犧牲柵極層的通過柵掩模圖案115暴露的一部分(即，犧牲柵極層的不垂直地交疊柵掩模圖案115的一部分)保留而沒有被去除，所以可以形成這樣的突起110a。當蝕刻深度深并且圖案密度高時，因為蝕刻劑的穿透不容易，所以犧牲柵圖案110的鄰近器件隔離圖案st的頂表面并且不與柵掩模圖案115對準的下部分可以保留而沒有被蝕刻。圖案密度高的區(qū)域(例如，有源圖案ap之間的距離窄的區(qū)域)中的突起110a可以具有比圖案密度低的區(qū)域(例如，有源圖案ap之間的距離寬的區(qū)域)中的突起大的尺寸。結果，犧牲柵圖案110的下部寬度w2a可以大于上部寬度w1a。

在形成犧牲柵圖案110之后，通過犧牲柵圖案110暴露的蝕刻停止層可以被去除以形成在犧牲柵圖案110下方的蝕刻停止圖案105。蝕刻停止圖案105可以沿著犧牲柵圖案110的底表面延伸以覆蓋有源鰭af的頂表面和側壁以及器件隔離圖案st的頂表面的一部分。因此，可以形成犧牲柵結構sgs。

由于犧牲柵結構sgs形成為交叉有源圖案ap，有源圖案ap可以定義為包括第一區(qū)域r1和第二區(qū)域r2。第一區(qū)域r1可以定義為有源圖案ap的設置在犧牲柵結構sgs下方的部分，第二區(qū)域r2可以定義為有源圖案ap的設置在犧牲柵結構sgs的相反側并且通過其間的第一區(qū)域r1彼此水平地分離的部分。同時，器件隔離圖案st可以定義為包括第三區(qū)域r3、第四區(qū)域r4和第五區(qū)域r5。第三區(qū)域r3可以定義為器件隔離圖案st的設置在犧牲柵結構sgs下方并且在平面圖中交疊犧牲柵結構sgs的部分。第四區(qū)域r4和第五區(qū)域r5可以定義為器件隔離圖案st的設置在犧牲柵結構sgs的相反側并且通過第三區(qū)域r3水平地分離的其他部分。第四區(qū)域r4可以設置在nmosfet區(qū)域nr和pmosfet區(qū)域pr中的每個的相鄰有源圖案ap之間，第五區(qū)域r5可以設置在nmosfet區(qū)域nr和pmosfet區(qū)域pr中的每個的相鄰有源圖案ap的側部(例如，在一對有源圖案ap的側部)以及在nmosfet區(qū)域nr中的有源鰭ap和pmosfet區(qū)域pr中的有源鰭ap中的相鄰有源鰭之間。第四區(qū)域r4和第五區(qū)域r5的上部分可以在形成犧牲柵結構sgs的同時被凹進。第四區(qū)域r4的頂表面和第五區(qū)域r5的頂表面可以具有朝向基板100的凹入形狀構造。第四區(qū)域r4和第五區(qū)域r5的凹陷深度可以根據圖案密度而彼此不同。例如，第四區(qū)域r4的凹陷深度可以小于第五區(qū)域r5的凹陷深度。

如附圖中所示出的，犧牲柵結構sgs可以形成為多個。多個犧牲柵結構sgs可以沿著第二方向d2布置。犧牲柵結構sgs中的至少一個可以被圖案化以被分成兩個犧牲柵結構sgs。被劃分的兩個犧牲柵結構sgs可以暴露器件隔離圖案st的第三區(qū)域r3的一部分。為了便于說明，第三區(qū)域r3的被暴露部分可以被稱為第六區(qū)域r6。第六區(qū)域r6可以像第四和第五區(qū)域r4和r5一樣凹陷。被劃分的兩個犧牲柵結構sgs可以在第一方向d1上彼此分離第四距離d4。第四距離d4可以小于第三距離d3。被劃分的兩個犧牲柵結構sgs中的一個可以交叉nmosfet區(qū)域nr中的有源圖案ap，并且被劃分的兩個犧牲柵結構sgs中的另一個可以交叉pmosfet區(qū)域pr中的有源圖案ap。

參照圖9a和9b，柵間隔物層120可以形成在基板100上。柵間隔物層120可以共形地覆蓋犧牲柵結構sgs的頂表面和側壁以及第四至第六區(qū)域r4、r5和r6的頂表面。柵間隔物層120可以由單層或者多層形成。例如，柵間隔物層120可以包括順序地層疊在基板100上的第一柵間隔物層122和第二柵間隔物層124。第二柵間隔物層124可以具有基本上等于或者大于第一柵間隔物層122的厚度的厚度，但是不限于此。在一些實施方式中，第一和第二柵間隔物層122和124可以包括相同的材料。例如，第一和第二柵間隔物層122和124可以包括硅氮化物、硅氮氧化物和/或硅氧碳氮化物。在這種情況下，柵間隔物層120可以由基本上單個的整體層形成。在其他實施方式中，第一和第二柵間隔物層122和124可以包括彼此不同的材料。例如，第一柵間隔物層122可以包括硅氧碳氮化物，第二間隔物層124可以包括硅氮化物。替代地，第二柵間隔物層124可以包括硅氧碳氮化物，第一間隔物層122可以包括硅氮化物。在這種情況下，柵間隔物層120可以由雙層形成。在其他實施方式中，柵間隔物層120可以由三個或更多層形成。第一和第二柵間隔物層122和124可以由cvd工藝或者ald工藝形成。

參照圖10a和10b，在形成柵間隔物層120之后，犧牲保護層130可以形成在基板100上。犧牲保護層130可以包括與柵間隔物層120不同的材料并且可以由具有改善的臺階覆蓋特性的沉積工藝形成。例如，犧牲保護層130可以包括由ald工藝形成的硅氧化物層。犧牲層130可以連續(xù)地形成在基板100上。犧牲層130可以形成為具有基本上一致的厚度并且形成為填充nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的相鄰有源圖案ap之間的空間。結果，在第四區(qū)域r4上的犧牲保護層130的部分的厚度ta可以大于犧牲保護層130的其他部分的厚度(例如，在第五區(qū)域r5上的犧牲保護層130的部分的厚度tb1、在第二區(qū)域r2的頂表面上的犧牲保護層130的部分的厚度tb2和/或在犧牲柵結構sgs的頂表面上的犧牲保護層130的部分的厚度tb3)。犧牲保護層130可以填充犧牲柵結構sgs中的在第一方向d1上的相鄰犧牲柵結構之間的空間，因此，在第六區(qū)域r6上的犧牲保護層的部分的厚度tc可以大于犧牲保護層130的其他厚度(例如，tb1、tb2和/或tb3)。

參照圖11a和11b，在犧牲結構sgs的相反側的有源圖案ap的上部分可以被去除。例如，第二區(qū)域r2的上部分可以被凹進。凹進第二區(qū)域r2的上部分的工藝可以包括重復進行干蝕刻工藝和濕蝕刻工藝一次或多次。相對于基板100的頂表面，第二區(qū)域r2的被凹陷的頂表面u2可以低于第一區(qū)域r1的頂表面u1。雖然第二區(qū)域r2的頂表面u1在圖11a中被示出為是平面，但發(fā)明構思的示例實施方式不限于此。例如，第二區(qū)域r2的頂表面u2可以具有朝向基板100的凹入形狀構造。在這種情況下，第二區(qū)域r2的頂表面u2的高度可以相應于第二區(qū)域r2的頂表面u2的最下面的部分的高度。

當?shù)诙^(qū)域r2的上部分被凹進時，柵間隔物層120可以被圖案化以形成在犧牲柵結構sgs的側壁上的柵間隔物gsp。此外，第一和第二間隔物保護圖案120p1和120p2可以分別被形成在第四和第六區(qū)域r4和r6上。根據發(fā)明構思的示例實施方式，由于在第四和第六區(qū)域r4和r6上的犧牲保護層130的部分的厚度ta和tc大于犧牲保護層130的其他部分的厚度tb1、tb2和tb3，在第四和第六區(qū)域r4和r6上的犧牲保護層130的部分可以在第二區(qū)域r2的上部分被凹進時保護其下面的柵間隔物層120。因此，在第二區(qū)域r2被凹進之后，部分的柵間隔物層120可以保留在第四和第六區(qū)域r4和r6上，由此形成第一和第二間隔物保護圖案120p1和120p2。第一和第二間隔物保護圖案120p1和120p1可以每個是柵間隔物層120的一部分。第一和第二間隔物保護圖案120p1和120p2可以每個包括第一子間隔物保護圖案122p和第二子間隔物保護圖案124p。第一和第二子間隔物保護圖案122p和124p可以分別包括與第一和第二間隔物層122和124相同的材料。第一和第二保護圖案120p1和120p2可以被連接到(或者一體地聯(lián)接)與其相鄰的犧牲柵結構sgs的側壁上的柵間隔物gsp。如圖11a和11b中所示，在凹進第二區(qū)域r2之后，部分的犧牲保護層130可以保留在第一和第二間隔物保護圖案120p1和120p2上。然而，發(fā)明構思的示例實施方式不限于此。例如，犧牲保護層130可以不保留在第一和第二間隔物保護圖案120p1和120p2上。

在一些實施方式中，在第四區(qū)域r4上的第一間隔物保護圖案120p1可以包括在第二區(qū)域r2的頂表面u2上方垂直地突出的突出部分，但是不限于此。根據在第四區(qū)域r4上的犧牲保護層130的厚度ta和/或凹進第二區(qū)域r2的上部分的蝕刻條件，第一間隔物保護圖案120p1可以形成為具有各種形狀。在其他實施方式中，當?shù)诙^(qū)域r2被凹進時，柵間隔物層120的其他部分可以保留，由此形成如參照圖5a和5b描述的保留間隔物120r。

參照圖12a和12b，保留在第一和第二保護圖案120p1和120p2上的犧牲保護層130可以通過進行清潔工藝而去除。

源極/漏極區(qū)sd可以形成在犧牲柵結構sgs的相反側的有源圖案ap上。換言之，源極/漏極區(qū)sd可以形成在有源圖案ap的第二區(qū)域r2上。源極/漏極區(qū)sd可以通過進行外延生長工藝而形成。源極/漏極區(qū)sd可以每個是利用有源圖案ap作為籽晶層生長的外延圖案。nmosfet區(qū)域nr中的源極/漏極區(qū)sd可以形成為施加張應變到夾置在其間的有源鰭af。例如，當基板100可以是硅基板100時，源極/漏極區(qū)sd可以由硅(si)層或者碳化硅(sic)層形成。然而，發(fā)明構思的示例實施方式不限于此。替代地，pmosfet區(qū)域pr中的源極/漏極區(qū)sd可以形成為施加壓應變到夾置在其間的有源鰭af。例如，當基板100可以是硅基板時，在pmosfet區(qū)域pr中的源極/漏極區(qū)sd可以由硅鍺(sige)層形成。源極/漏極區(qū)sd可以在外延生長工藝期間或者在外延生長工藝之后被摻雜有摻雜劑。在nmosfet區(qū)域nr中的源極/漏極區(qū)sd可以被摻雜有n型摻雜劑以具有n型導電性，在pmosfet區(qū)域pr中的源極/漏極區(qū)sd可以被摻雜有p型摻雜劑以具有p型導電性。源極/漏極區(qū)sd可以在第一區(qū)域r1的頂表面之上突出。

在一些實施方式中，在nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的相鄰源極/漏極區(qū)sd的側壁當中彼此面對的第一側壁sw1可以彼此接觸并且連接到彼此。在nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的相鄰源極/漏極區(qū)sd可以彼此一體地聯(lián)接。在這種情況下，氣隙ag可以形成在第一側壁sw1的被連接部分swc下方。然而，發(fā)明構思的示例實施方式不限于此。例如，如參照圖6a和6b描述的，nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的相鄰源極/漏極區(qū)sd當中彼此面對的第一側壁sw1可以彼此分離。

nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的相鄰源極/漏極區(qū)sd的第一側壁sw1可以接觸與其相鄰的第一間隔物保護圖案120p1的突出部分。被連接的源極/漏極區(qū)sd的與第一側壁sw1相反的第二側壁sw2可以具有在橫向(或者在第一方向d1)上的陡峭尖端。然而，發(fā)明構思的示例實施方式不限于此。nmosfet區(qū)域nr和pmosfet區(qū)域pr的每個中的源極/漏極區(qū)sd可以根據第一間隔物保護圖案120p1的形狀和/或保留間隔物120r存在與否而形成為各種形式，如參照圖4a、4b、5a和5b描述的。

參照圖13a和13b，下層間絕緣層140可以形成在基板100上。下層間絕緣層140可以形成為覆蓋犧牲柵結構sgs的側壁和源極/漏極區(qū)sd。下層間絕緣層140可以包括硅氧化物層和/或低k介電層。

雖然未示出，但接觸蝕刻停止層可以在形成下層間絕緣層140之前共形地形成在基板100上。接觸蝕刻停止層可以覆蓋第五區(qū)域r5的頂表面并且可以延伸到柵掩模圖案115的頂表面和源極/漏極區(qū)sd的頂表面。接觸蝕刻停止層可以由相對于下層間絕緣層140具有蝕刻選擇性的材料形成。例如，接觸蝕刻停止層可以包括硅氮化物層和/或硅氮氧化物層。

在形成下層間絕緣層140之后，柵掩模圖案115、犧牲柵圖案110和蝕刻停止圖案105可以被去除，因此間隙區(qū)域150可以形成在柵間隔物gsp之間。間隙區(qū)域150可以暴露有源鰭af的頂表面和第三區(qū)域r3的頂表面。在柵掩模圖案115被去除的同時，部分的下層間絕緣層140和部分的柵間隔物gsp可以被蝕刻。間隙區(qū)域150可以通過進行選擇性地去除犧牲柵圖案110和蝕刻停止圖案105的蝕刻工藝而形成。在形成間隙區(qū)域150期間，柵間隔物gsp的通過間隙區(qū)域150暴露的部分側壁可以被蝕刻。通常，當在形成間隙區(qū)域150期間對柵間隔物gsp的蝕刻損傷大時，泄漏路徑(例如，細孔)可以形成在突起110a上的柵間隔物gsp中。因此，在隨后的工藝中，將要形成在間隙區(qū)域150中的導電材料可以通過泄漏路徑被泄漏。然而，根據發(fā)明構思的示例實施方式，形成為連接到突起110a上的柵間隔物gsp的第一和第二間隔物保護圖案120p1和120p2可以防止或者減小間隙區(qū)域150中的導電材料通過泄漏路徑泄漏到外部。

返回參考圖2a和2b，柵介電圖案gd和柵電極ge可以形成為填充圖13a和13b中示出的間隙區(qū)域150。例如，柵介電層可以形成在基板100上以填充圖13a和13b中的間隙區(qū)域150的一部分。柵介電層可以形成為覆蓋有源鰭af的頂表面和側壁以及第三區(qū)域r3的頂表面。柵介電層可以包括例如高k介電材料。柵介電層可以包括鉿氧化物、硅酸鉿、鋯氧化物和/或硅酸鋯，但是不限于此。柵介電層可以利用原子層沉積工藝或者化學氣相沉積工藝形成。柵極層可以形成在柵介電層上以填充具有在其中的柵介電層的間隙區(qū)域150。柵極層可以包括導電金屬氮化物(例如，鈦氮化物、鉭氮化物和/或鎢氮化物)和/或金屬(例如，鋁和/或鎢)。順序地層疊的柵介電層和柵極層可以被平坦化以形成柵介電圖案gd和柵電極ge。由于平坦化工藝，下層間絕緣層140的頂表面和柵間隔物gsp的頂表面可以被暴露。柵介電圖案gd可以沿著柵電極ge的底表面延伸并且可以延伸到柵電極ge的側壁以被夾置在柵電極ge和柵間隔物gsp之間。

柵電極ge的上部分可以被凹進。在凹陷工藝期間，柵介電圖案gd的上部分也可以被凹進。柵極覆蓋圖案gp可以形成在柵電極ge和柵介電圖案gd被去除的空間中。柵極覆蓋圖案gp可以包括例如硅氮化物。柵介電圖案gd、柵電極ge和柵極覆蓋圖案gp可以構成柵結構gs。

上層間絕緣層可以形成在其上具有柵結構gs的基板100上。上層間絕緣層可以包括例如硅氧化物層、硅氮化物層、硅氮氧化物層和/或低k介電層。第一接觸孔可以形成為穿過上層間絕緣層和下層間絕緣層140并且暴露源極/漏極區(qū)sd。源極/漏極區(qū)sd可以通過形成第一接觸孔的蝕刻工藝被部分地去除。第二接觸孔可以形成為穿過上層間絕緣層和下層間絕緣層140并且暴露柵電極gd。第一和第二接觸插塞可以形成為分別填充第一和第二接觸孔?；ミB線可以形成為分別接觸第一和第二接觸插塞?；ミB線以及第一和第二接觸插塞可以配置為施加電壓到源極/漏極區(qū)sd和柵電極ge。第一和第二接觸插塞以及互連線可以包括導電材料。

圖14是示出根據發(fā)明構思的實例實施方式的電子系統(tǒng)的示意性框圖。

參照圖14，根據發(fā)明構思的實例實施方式的電子系統(tǒng)1100可以包括控制器1110、輸入/輸出(i/o)裝置1120、存儲裝置1130、接口單元1140和數(shù)據總線1150。控制器1110、i/o裝置1120、存儲裝置1130和接口單元1140中的至少兩個可以通過數(shù)據總線1150彼此通信。數(shù)據總線1150可以相應于電信號通過其傳輸?shù)穆窂健?/p>

控制器1110可以包括以下至少之一：微處理器、數(shù)字信號處理器、微控制器或者具有與其中任何一個類似的功能的其他邏輯器件。i/o裝置1120可包括鍵區(qū)、鍵盤和/或顯示單元。存儲裝置1130可以儲存數(shù)據和/或命令。接口單元1140可以傳輸電氣數(shù)據到通信網絡或者可以從通信網絡接收電氣數(shù)據。接口單元1140可以通過無線或者電纜而操作。例如，接口單元1140可以包括天線和/或無線/電纜收發(fā)器。雖然在附圖中未示出，但是電子系統(tǒng)1100和/或控制器1110可以進一步包括用作改善控制器1110的操作的高速緩沖存儲器或者工作存儲器(workingmemory)的快速動態(tài)隨機存取存儲器(dram)器件和/或快速靜態(tài)隨機存取存儲器(sram)器件。根據發(fā)明構思的上述示例實施方式的半導體器件中的至少一個可以提供到存儲裝置1130、控制器1110、工作存儲器(或者高速緩沖存儲器)和/或i/o裝置1120中。

電子系統(tǒng)1100可以應用于個人數(shù)字助理(pda)、便攜式計算機、網絡平板、無線電話、移動式電話、數(shù)字音樂播放器、存儲卡或者其他電子產品。其他電子產品可以通過無線通信方法接收或者發(fā)送信息數(shù)據。

雖然已經參照示例實施方式描述了發(fā)明構思，但是對本領域技術人員明顯的是，可以進行各種變化和變型而不背離發(fā)明構思的精神和范圍。因此，應該理解，以上實施方式不是限制性的，而是說明性的。因此，發(fā)明構思的范圍由權利要求及其等同物的最寬可允許解釋來確定，而不應該被上述說明所限制或限定。

本申請要求于2015年11月27日在韓國專利局提交的韓國專利申請第10-2015-0167596號的優(yōu)先權，其公開通過引用整體包括在此。