本發(fā)明實(shí)施例涉及半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

在用于包括收音機(jī)、電視機(jī)、手機(jī)和個(gè)人計(jì)算器件的電子應(yīng)用的集成電路中使用半導(dǎo)體。眾所周知的半導(dǎo)體器件的一個(gè)類(lèi)型是半導(dǎo)體存儲(chǔ)器件，諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)或閃速存儲(chǔ)器，兩者皆使用電荷存儲(chǔ)信息。

半導(dǎo)體存儲(chǔ)器件中最新發(fā)展涉及結(jié)合半導(dǎo)體技術(shù)以及磁性材料和器件的自旋電子。電子的磁極化，而不是電子的電荷，用于指示“1”或“0”的狀態(tài)。一個(gè)這樣的自旋電子器件是自旋扭矩轉(zhuǎn)移(stt)磁性隧道結(jié)(mtj)器件。

mtj器件包括自由層、隧道層和釘住層。自由層的磁化方向可以通過(guò)應(yīng)用穿過(guò)隧道層的電流顛倒，這造成自由層內(nèi)的注入的極化的電子在自由層的極化上發(fā)揮所謂的自旋扭矩。釘住層具有固定的磁化方向。當(dāng)電流在從自由層至釘住層的方向上流動(dòng)時(shí)，電子在相反的方向上流動(dòng)，換言之，從釘住層至自由層。在穿過(guò)釘住層之后，電子被極化至釘住層的同一極化方向；流經(jīng)隧道層；以及然后至自由層內(nèi)且在自由層中積累。最終，自由層的磁化與釘住層的磁化平行，且mtj器件將處于低電阻狀態(tài)。由電流造成的電子注入被稱(chēng)為主要注入。

當(dāng)采用電流從釘住層流動(dòng)至自由層時(shí)，電子在從自由層至釘住層的方向上流動(dòng)。具有與釘住層的極化方向相同的極化的電子能夠流經(jīng)隧道層且流至釘住層中。相反地，具有不同于釘住層的極化的極化的電子將由釘住層反射(阻擋)且將在自由層中累積。最后，自由層的極化變成與釘住層的極化反平行，且mtj器件將處于高電阻狀態(tài)。由電流造成的各自的電子注入被稱(chēng)為次要注入。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種半導(dǎo)體結(jié)構(gòu)，包括：邏輯區(qū)；存儲(chǔ)區(qū)，鄰近所述邏輯區(qū)，所述存儲(chǔ)區(qū)包括：第n金屬層；底部電極，位于所述第n金屬層上方；磁性隧道結(jié)層，位于所述底部電極上方；頂部電極，位于所述磁性隧道結(jié)層上方；以及第n+1金屬層，位于所述頂部電極上方；其中，所述頂部電極包括具有的氧化速率低于鉭或鉭的衍生物的氧化速率的材料，并且其中，n是大于或等于1的整數(shù)。

根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種半導(dǎo)體結(jié)構(gòu)，包括：邏輯外圍，包括：晶體管區(qū)；第n金屬，位于所述晶體管區(qū)上方；以及第n+1金屬，位于所述第n金屬上方；以及磁性隨機(jī)存取存儲(chǔ)器單元，包括：所述第n+1金屬；以及頂部電極，與所述第n+1金屬接觸，其中，所述頂部電極包括位于所述頂部電極和所述第n+1金屬之間的界面處的tin，并且其中，n是大于或等于1的整數(shù)。

根據(jù)本發(fā)明的又一實(shí)施例，還提供了一種用于制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括：在存儲(chǔ)區(qū)中和邏輯區(qū)中形成第n金屬；在所述存儲(chǔ)區(qū)中形成磁性隨機(jī)存取存儲(chǔ)器單元，其中，所述磁性隨機(jī)存取存儲(chǔ)器單元的頂部電極包括tin；以及在所述邏輯區(qū)和所述存儲(chǔ)區(qū)中的所述第n金屬之上形成第n+1金屬。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的實(shí)施例。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對(duì)各種部件沒(méi)有按比例繪制并且僅僅用于說(shuō)明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面。

圖2是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面。

圖3至圖20是根據(jù)本發(fā)明的一些實(shí)施例的在各個(gè)階段制造的cmos-mems結(jié)構(gòu)的截面。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對(duì)術(shù)語(yǔ)，以便于描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而在此使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。

盡管提出本發(fā)明寬泛范圍的數(shù)值范圍和參數(shù)設(shè)定是近似值，在特定實(shí)例中的數(shù)值設(shè)定被盡可能精確地報(bào)告。任何數(shù)值，然而，固有地包含某些必然誤差，該誤差由各自的測(cè)試測(cè)量結(jié)果中發(fā)現(xiàn)的標(biāo)準(zhǔn)偏差產(chǎn)生。同樣，正如此處使用的術(shù)語(yǔ)“約”一般指在給定值或范圍的10％、5％、1％或0.5％內(nèi)?；蛘撸g(shù)語(yǔ)“約”意思是在本領(lǐng)域普通的技術(shù)人員可以考慮到的可接受的平均標(biāo)準(zhǔn)誤差內(nèi)。除了在操作/工作實(shí)例中，或者除非明確指出，否則應(yīng)該理解，通過(guò)術(shù)語(yǔ)“大約”修改所有示例中的所有的數(shù)值范圍、數(shù)量、值和百分比(諸如用于本文所公開(kāi)的材料的數(shù)量、持續(xù)時(shí)間、溫度、操作條件、比率大小等)。因此，除非有相反規(guī)定，本發(fā)明和所附權(quán)利要求所記載的數(shù)值參數(shù)設(shè)定是可以根據(jù)要求改變的近似值。至少，每個(gè)數(shù)值參數(shù)應(yīng)該至少被解釋為根據(jù)被報(bào)告的有效數(shù)字的數(shù)目，并應(yīng)用普通的四舍五入技術(shù)。此處范圍可以表示為從一個(gè)端點(diǎn)到另一個(gè)端點(diǎn)或在兩個(gè)端點(diǎn)之間。此處公開(kāi)的所有范圍包括端點(diǎn)，除非另有說(shuō)明。

已經(jīng)持續(xù)地開(kāi)發(fā)互補(bǔ)金屬氧化物半導(dǎo)體(cmos)結(jié)構(gòu)中的嵌入式磁性隨機(jī)存儲(chǔ)器(mram)單元。具有嵌入式mram單元的半導(dǎo)體電路包括mram單元區(qū)和與mram單元區(qū)分離的邏輯區(qū)。例如，mram單元區(qū)可以位于前述半導(dǎo)體電路的中心處而邏輯區(qū)可以位于半導(dǎo)體電路的外圍(periphery)。注意，之前的陳述不旨在限制。關(guān)于mram單元區(qū)和邏輯區(qū)的其它布置包含在本發(fā)明的考慮的范圍內(nèi)。

在mram單元區(qū)中，可以在mram結(jié)構(gòu)下方設(shè)置晶體管結(jié)構(gòu)。在一些實(shí)施例中，mram單元嵌入在在后段制程(beol)操作中制備的金屬層中。例如，在mram單元區(qū)和在邏輯區(qū)中的晶體管結(jié)構(gòu)設(shè)置在在前段制程操作中制備的共同的半導(dǎo)體襯底中，且在一些實(shí)施例中的上述兩個(gè)區(qū)中基本上相同。mram單元可以嵌入在金屬層的任何位置中，例如，嵌入在平行于半導(dǎo)體襯底的表面的水平分布的鄰近的金屬線之間。例如，嵌入式mram可以位于mram單元區(qū)中的第四金屬線層和第五金屬線層之間。水平地位移至邏輯區(qū)，第四金屬線層通過(guò)第四金屬通孔連接至第五金屬線層。換言之，考慮到mram單元區(qū)和邏輯區(qū)，嵌入式mram覆蓋第五金屬線層和第四金屬通孔的至少部分的厚度。在本文中，金屬線層的規(guī)定的數(shù)量沒(méi)有限制。一般地，本領(lǐng)域的普通技術(shù)人員能夠理解mram位于第n金屬線層和第(n+1)金屬線層之間，其中，n是大于或等于1的整數(shù)。

嵌入式mram包括由鐵磁材料組成的磁性隧道結(jié)(mtj)。底部電極和頂部電極電連接至mtj以用于信號(hào)/偏壓運(yùn)輸。接著先前提供的實(shí)例，底部電極進(jìn)一步連接至第n金屬線層，其中，頂部電極進(jìn)一步連接至第(n+1)金屬線層。當(dāng)跨第(n+1)金屬線層、頂部電極、mtj、底部電極和第n金屬線層施加偏壓時(shí)，當(dāng)測(cè)量相應(yīng)的電流時(shí)，可以獲得以上組合的結(jié)構(gòu)的串聯(lián)電阻r。在mram單元中的串聯(lián)電阻r應(yīng)該盡可能低地減小。

然而，由于前述組合的結(jié)構(gòu)之間的非導(dǎo)電層，具有較大的串聯(lián)電阻r是可預(yù)想到的。例如，氧化物層可以位于頂部電極和第(n+1)金屬線層之間。氧化物層的形成是由于為mram電極采用的常規(guī)材料的快速氧化速率，這樣的材料包括但不限制于鉭(ta)、氮化鉭(tan)或它們的組合。ta和/或tan被廣泛地采用以作為頂部電極的材料是由于這樣的材料(ta、tan)和硬掩模之間的選擇性較高的事實(shí)?？梢圆捎贸练e后轟擊操作以去除氧化物層和減小串聯(lián)電阻r。然而，由于同時(shí)制造mram單元區(qū)和邏輯區(qū)，沉積后轟擊操作可以有效地用于去除mram單元區(qū)中的氧化物層，但這樣的轟擊可能不利于邏輯區(qū)的未覆蓋的金屬線層。因此，沉積后轟擊不能是去除氧化物層的有效解決方案。

本發(fā)明提供了一種生成非常小的氧化物層或不生成氧化物層的mtj的頂部電極，使得不需要沉積后轟擊操作以去除氧化物層以減小mtj的串聯(lián)電阻r。

參照?qǐng)D1，圖1是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)10的截面。半導(dǎo)體結(jié)構(gòu)10可以是包括mram單元區(qū)100a和邏輯區(qū)100b的半導(dǎo)體電路。mram單元區(qū)100a和邏輯區(qū)100b中的每個(gè)均具有在半導(dǎo)體襯底100中的晶體管結(jié)構(gòu)101。在一些實(shí)施例中，在mram單元區(qū)100a中和邏輯區(qū)100b中的晶體管結(jié)構(gòu)101基本上相同。在一些實(shí)施例中，例如，半導(dǎo)體襯底100可以是但不限于硅襯底。在實(shí)施例中，襯底100是半導(dǎo)體襯底，諸如硅襯底，但是它可以包括其他半導(dǎo)體材料，諸如硅鍺、碳化硅、砷化鎵等。在本實(shí)施例中，半導(dǎo)體襯底100是p型半導(dǎo)體襯底(p-襯底)或包括硅的n型半導(dǎo)體襯底(n-襯底)?？蛇x地，襯底100包括另一元素半導(dǎo)體，諸如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或它們的組合。在又另一個(gè)可選方式中，半導(dǎo)體襯底100是絕緣體上半導(dǎo)體(soi)。在其他可選方式中，半導(dǎo)體襯底100可以包括摻雜的epi層、梯度半導(dǎo)體層和/或位于另一不同類(lèi)型的半導(dǎo)體層上面的半導(dǎo)體層(如硅鍺層上的硅層)。半導(dǎo)體襯底100可以或者可以不包括摻雜區(qū)，諸如p阱、n阱或它們的組合。

半導(dǎo)體襯底100還包括重?fù)诫s區(qū)，諸如至少部分在半導(dǎo)體襯底100中的源極103和漏極105。在半導(dǎo)體襯底100的頂面上方且在源極103和漏極105之間設(shè)置柵極107。接觸插塞108形成在層間電介質(zhì)(ild)109中，并可電連接至晶體管結(jié)構(gòu)101。在一些實(shí)施例中，ild109形成在半導(dǎo)體襯底100上?？梢酝ㄟ^(guò)用于形成這樣的層的各種技術(shù)，例如，化學(xué)汽相沉積(cvd)、低壓cvd(lpcvd)、等離子體增強(qiáng)cvd(pecvd)、濺射和物理汽相沉積(pvd)、熱生長(zhǎng)等來(lái)形成ild109。半導(dǎo)體襯底100之上的ild109可以是由各種介電材料形成的，并且例如，ild109可以是氧化物(例如，ge的氧化物)、氮氧化物(例如，gap的氮氧化物)、二氧化硅(sio2)、含氮的氧化物(例如，含氮的sio2)、氮摻雜的氧化物(例如，注入n2的sio2)、氧氮化硅(sixoynz)等。

圖1示出了具有在半導(dǎo)體襯底100中的摻雜區(qū)的平坦的晶體管。然而，本發(fā)明不限制于此。諸如finfet結(jié)構(gòu)的任何非平坦的晶體管可以具有凸起的摻雜區(qū)。

在一些實(shí)施例中，提供淺溝槽隔離(sti)111以限定和電隔離鄰近的晶體管。在半導(dǎo)體襯底100中形成一些sti111。可以提供由合適的介電材料形成的sti111以使晶體管與諸如其他晶體管的相鄰的半導(dǎo)體器件電隔離。例如，sti111可以包括氧化物(例如，ge的氧化物)、氮氧化物(例如，gap的氮氧化物)、二氧化硅(sio2)、含氮的氧化物(例如，含氮的sio2)、氮摻雜的氧化物(例如，注入n2的sio2)、氧氮化硅(sixoynz)等。sti111還可以是由任何合適的“高介電常數(shù)”或“高k”材料形成的，其中，k大于或等于約8，諸如氧化鈦(tixoy，例如，tio2)、氧化鉭(taxoy，例如，ta2o5)、鈦酸鍶鋇(bst、batio3/srtio3)等。可選地，sti111還可以是由任何合適的“低介電常數(shù)”或“低k”介電材料形成的，其中，k小于或等于約4。

參照?qǐng)D1，在晶體管結(jié)構(gòu)101之上設(shè)置金屬結(jié)構(gòu)101'。因?yàn)榈趎金屬層121可能不是晶體管結(jié)構(gòu)101上方的第一金屬層，所以用點(diǎn)表示金屬結(jié)構(gòu)101'的省略部分。在mram單元區(qū)100a，mtj結(jié)構(gòu)130設(shè)置在第n金屬層121的第n金屬線121'和第(n+1)金屬層123的第(n+1)金屬線123'之間，而在邏輯區(qū)100b中，第n金屬線121'通過(guò)第n金屬層121的金屬通孔122連接至第(n+1)金屬線123'。在一些實(shí)施例中，例如，金屬線和金屬通孔填充有銅、金或另一合適的金屬或合金的導(dǎo)電材料以形成一些導(dǎo)電通孔。在不同金屬層中的金屬線和金屬通孔形成由基本上純銅(例如，銅的重量百分比大于約90％，或大于約95％)或銅合金組成的互連結(jié)構(gòu)，并且可以使用單鑲嵌和/或雙鑲嵌工藝形成。金屬線和金屬通孔可以，或可以不，基本上無(wú)鋁。互連結(jié)構(gòu)包括多個(gè)金屬層，即m1、m2...mn。在整個(gè)說(shuō)明書(shū)中，術(shù)語(yǔ)“金屬層”是指在同一層中金屬線的集合。金屬層m1至mn形成在金屬間電介質(zhì)(imd)125中，金屬間電介質(zhì)(imd)125可以由諸如未摻雜的硅酸鹽玻璃(usg)、氟化硅酸鹽玻璃(fsg)、低k介電材料等的氧化物形成。低k介電材料的k值可以低于3.8，但是imd125的介電材料也可接近3.8。在一些實(shí)施例中，低k介電材料的k值低于約3.0，并可以低于約2.5。第n金屬通孔122可以是由各種技術(shù)形成的，例如，電鍍、化學(xué)鍍、高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。

參照半導(dǎo)體結(jié)構(gòu)10的mram單元區(qū)100a，mtj結(jié)構(gòu)130至少包括底部電極131、頂部電極133以及mtj135。在一些實(shí)施例中，底部電極131包括在復(fù)合層中的梯形凹槽，復(fù)合層包括sic141和原硅酸四乙酯(teos)142?？蛇x地，teos142可以由富含硅的氧化物(sro)置換或與富含硅的氧化物(sro)結(jié)合。在一些實(shí)施例中，底部電極131可以包括諸如tin、tan、ta或ru的氮化物。在一些實(shí)施例中，頂部電極133包括具有氧化速率低于鉭或諸如tan的鉭的衍生物(在下文中，ta/tan)的氧化速率的材料。例如，采用tin作為用于頂部電極133的材料，因?yàn)閠in的氧化速率低于ta或tan的氧化速率。盡管tin和硬掩模之間的選擇性沒(méi)有ta/tan和硬掩模之間的選擇性那么高，但是就tin而言，低氧化速率的益處補(bǔ)償了略低的選擇性。由于每個(gè)mtj130設(shè)計(jì)為具有預(yù)定的圖案(通常為圓形)，頂部電極133的圖案化必然地暴露頂部電極的頂面于周?chē)h(huán)境。ta/tan的氧化速率大于tin的氧化速率并且因此與其中tin用作頂部電極的對(duì)應(yīng)方案相比，在其中ta/tan用作頂部電極的常規(guī)方案中氧化物層形成得更厚。在一些實(shí)施例中，底部電極131和電極頂部133可包括諸如tin的相同材料。

在嵌入式mram單元的制造操作下，tin的氧化速率足夠低以在頂部電極的頂面上方形成非常少的氧化物層或甚至未形成氧化物層。與mram單元區(qū)100a和邏輯區(qū)100b相比，mtj結(jié)構(gòu)130的厚度基本上等于第n金屬孔122的厚度t2和第(n+1)金屬線123'的部分的厚度t1的和。

在如圖1的mram單元區(qū)100a示出的一些實(shí)施例中，第(n+1)金屬線123'由sic141和imd125圍繞，而在邏輯區(qū)100b中的第(n+1)金屬線123'和第n金屬孔122僅由imd125圍繞。如圖1所示，mtj135的側(cè)壁由諸如氮化物層的保護(hù)層127保護(hù)。在一些實(shí)施例中，保護(hù)層127包括氮化硅。在一些實(shí)施例中，介電層129可以設(shè)置在保護(hù)層127上方。在一些實(shí)施例中，teos層143可以設(shè)置在sic141上方以圍繞第(n+1)金屬線123'。

在一些實(shí)施例中，mtj結(jié)構(gòu)130的底部電極131與摻雜區(qū)電連接。在一些實(shí)施例中，摻雜區(qū)是漏極105或源極103。在其它實(shí)施例中，mtj結(jié)構(gòu)130的底部電極131與柵極107電連接。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)10的柵極107可以是多晶硅柵極或金屬柵極。

參照?qǐng)D2，圖2是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)20的截面。如圖1中所示，在圖2中的相同的參考標(biāo)號(hào)表示相同的元件或它們的相等物且為了簡(jiǎn)潔在此不再重復(fù)。半導(dǎo)體結(jié)構(gòu)20與半導(dǎo)體結(jié)構(gòu)10之間的差異在于mtj結(jié)構(gòu)130的頂部電極130包括一種以上材料。例如，頂部電極133可以包括與mtj135的頂面接觸的下部部分133a和與第(n+1)金屬線123'的底面接觸的上部部分133b。頂部電極133的上部部分133b由具有的氧化速率比頂部電極133的下部部分133a的氧化速率低的材料組成。在一些實(shí)施例中，上部部分133b包括tin而下部部分133a包括ta/tan。在一些實(shí)施例中，下部部分133a的厚度大于上部部分133b的厚度。然而，只要頂部電極133和第(n+1)金屬線123'之間的界面是由tin制成的，本發(fā)明不旨在限制每個(gè)電極堆疊件的厚度。

圖3至圖20是根據(jù)本發(fā)明的一些實(shí)施例的在各個(gè)階段制造的cmos-mems結(jié)構(gòu)的截面。在圖3中，提供了具有預(yù)定義的mram單元區(qū)100a和邏輯區(qū)100b的半導(dǎo)體結(jié)構(gòu)。在一些實(shí)施例中，在半導(dǎo)體襯底(未在圖3中示出)中預(yù)形成晶體管結(jié)構(gòu)。集成電路器件可以進(jìn)行進(jìn)一步的cmos或mos技術(shù)加工以形成本領(lǐng)域已知的各種部件。例如，也可以形成諸如硅化物區(qū)的一個(gè)或多個(gè)接觸插塞。接觸部件可以連接至源極和漏極。接觸部件包括硅化物材料，諸如硅化鎳(nisi)、硅化鎳鉑(niptsi)，硅化鎳鉑鍺(niptgesi)、硅化鎳鍺(nigesi)、硅化鐿(ybsi)、硅化鉑(ptsi)、硅化銥(irsi)、硅化鉺(ersi)、硅化鈷(cosi)、其他合適的導(dǎo)電材料和/或它們的組合。在實(shí)例中，通過(guò)自對(duì)準(zhǔn)硅化物(自對(duì)準(zhǔn)硅化物)工藝形成接觸部件。

在晶體管結(jié)構(gòu)上方的介電層135中圖案化第n金屬線121'。在一些實(shí)施例中，第n金屬線121'可以通過(guò)在圖案化的介電層135上方沉積的cu晶種層的電鍍操作形成。在其它實(shí)施例中，第n金屬線121'可以是由各種技術(shù)形成的，例如，化學(xué)鍍、高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。實(shí)施平坦化操作以暴露出第n金屬線121'的頂面和介電層135的頂面。

在圖4中，在mram單元區(qū)100a和邏輯區(qū)100b中，在第n金屬線121'的頂面和介電層135的頂面上方毯式沉積包括sic層141和teos/sro層142的堆疊層形式的阻擋層140?？梢酝ㄟ^(guò)各種技術(shù)，例如，化學(xué)汽相沉積(cvd)、低壓cvd(lpcvd)、等離子體增強(qiáng)cvd(pecvd)、濺射和物理汽相沉積(pvd)、熱生長(zhǎng)等來(lái)形成阻擋層140。在圖5中，在堆疊層上方圖案化光刻膠層(未示出)以暴露mtj結(jié)構(gòu)的底部電極區(qū)。如圖5所示，通過(guò)合適的干蝕刻操作在阻擋層140中形成底部電極通穴131'。在一些實(shí)施例中，在本操作中的干蝕刻包括采用含氟氣體的反應(yīng)離子蝕刻(rie)。在一些實(shí)施例中，該干蝕刻操作可以是任何合適的介電蝕刻以在常規(guī)cmos技術(shù)的金屬結(jié)構(gòu)中形成通孔溝槽。參照如圖5中所示的邏輯區(qū)100b，與mram單元區(qū)100a中的對(duì)應(yīng)物截然相反，阻擋層140由光刻膠層(未示出)保護(hù)從而第n金屬層121'的頂面不被暴露出。

如圖6所示，擴(kuò)散阻擋層161毯式內(nèi)襯在mram單元區(qū)100a中的底部電極通穴131'上方和邏輯區(qū)100b中的阻擋層140上方。隨后地，進(jìn)行底部電極材料131a的第一沉積以沉積在擴(kuò)散阻擋層161和阻擋層140上方。第一沉積底部電極材料131a可以是由各種技術(shù)形成的，例如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。如圖7所示，回蝕刻擴(kuò)散阻擋層161和第一沉積底部電極材料131a以與阻擋層140的頂面齊平。在一些實(shí)施例中，回蝕刻操作包括化學(xué)機(jī)械拋光(cmp)。如果底部電極通穴131'的開(kāi)口比預(yù)定值寬，由于cmp操作，凹陷效應(yīng)發(fā)生在第一沉積底部電極材料131a中。在圖8中，在第一沉積底部電極材料131a和阻擋層140上方毯式形成底部電極材料131b的第二沉積。第二沉積底部電極材料131b可以是由各種技術(shù)形成的，例如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。然后，如圖9所示，減薄第二沉積底部電極材料131b至預(yù)定厚度t3。在一些實(shí)施例中，回蝕刻操作包括cmp。在一些實(shí)施例中，擴(kuò)散阻擋層161可以由例如，tin的氮化物材料組成。第一沉積底部電極材料131a和第二沉積底部電極材料131b可以由諸如tan、tin的金屬氮化物或它們的組合或ta組成。

圖10a和圖10b示出了mtj結(jié)構(gòu)的頂部電極形成的兩種情況。在圖10a中，mtj135以多材料堆疊件的形式沉積在底部電極131b上方。在一些實(shí)施例中，mtj135具有從約至約的厚度。mtj135可以是由各種技術(shù)形成的，例如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。在一些實(shí)施例中，mtj135可以包括鐵磁層、間隔件以及覆蓋層。在鐵磁層上形成覆蓋層。鐵磁層的每個(gè)可以包括鐵磁材料，例如，其可以是fe、co、ni、cofeb、feb、cofe、fept、fepd、copt、copd、coni、tbfeco、crni等的金屬或金屬合金。間隔件可以包括例如ag、au、cu、ta、w、mn、pt、pd、v、cr、nb、mo、tc、ru等的非鐵磁金屬。另一間隔件還可以包括例如al2o3、mgo、tao、ruo等的絕緣體。覆蓋層可以包括非鐵磁材料，例如，其可以是ag、au、cu、ta、w、mn、pt、pd、v、cr、nb、mo、tc、ru、ir、re、os、al2o3、mgo、tao、ruo等的金屬或絕緣體。覆蓋層可以減小其相關(guān)聯(lián)的mram單元的寫(xiě)入電流。鐵磁層可以用作自由層，它的磁極性或磁定向在其相關(guān)聯(lián)的mram單元的寫(xiě)入操作期間可以改變。鐵磁層以及間隔件可以用作固定層或釘住層，它的磁定向在其相關(guān)聯(lián)的mram單元的操作期間可以不變化。根據(jù)其他實(shí)施例，應(yīng)該想到，mtj135可以包括反鐵磁層。mtj135的形成之后，在mtj135上方沉積頂部電極層133。頂部電極層133可以是由各種技術(shù)形成的，例如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。在一些實(shí)施例中，頂部電極層133由tin組成。

如之前所述，在圖10b中，mtj135以多材料堆疊件的形式沉積在底部電極131b上方。mtj135的形成之后，在mtj135上方沉積復(fù)合頂部電極層133b和133a。復(fù)合頂部電極層133b和133a的每個(gè)均可以是由各種技術(shù)形成的，例如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。在一些實(shí)施例中，復(fù)合頂部電極層133b和133a是由在復(fù)合頂部電極層133b的下部部分處具有較大的氧化速率的材料和在復(fù)合頂部電極層133a的上部部分處具有較小的氧化速率的材料組成的。在一些實(shí)施例中，復(fù)合頂部電極層的下部部分可以由ta/tan組成，而復(fù)合頂部電極層的上部部分可以由tin組成。

參照?qǐng)D11a和圖11b，在頂部電極133(見(jiàn)圖11a)或復(fù)合頂部電極133b和133a(見(jiàn)圖11b)(在下文中“頂部電極133b/133a”)上方形成掩模層(未示出)以用于確保mtj結(jié)構(gòu)的形成。掩模層可以具有多層結(jié)構(gòu)，其可以包括例如氧化物層、改善的圖案化薄膜(apf)層以及氧化物層。氧化物層、apf層和氧化物層的每個(gè)均可以是由各種技術(shù)形成的，例如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)等。在一些實(shí)施例中，掩模層配置為圖案化mtj135、頂部電極133b/133a和第二沉積底部電極131b。例如，根據(jù)期望的mtj直徑確定掩蔽區(qū)的寬度。在一些實(shí)施例中，通過(guò)rie將mtj135和頂部電極133b/133a形成為具有從截面所見(jiàn)的梯形形狀。

在圖12中，保護(hù)層127共形地形成在mtj135和頂部電極133上方。在一些實(shí)施例中，保護(hù)層127具有從約至約的厚度。注意，mtj135的側(cè)壁和第二沉積底部電極131b的側(cè)壁由保護(hù)層127圍繞以防止氧化或其它污染。隨后地，諸如teos的介電層129共形地沉積在保護(hù)層127上方。在一些實(shí)施例中，介電層129的厚度將根據(jù)相對(duì)于介電層129的頂部電極133的頂面的頂面的水平面確定。例如，在邏輯區(qū)100b處的介電層129的頂面將大于或約等于mtj結(jié)構(gòu)130的頂部電極133的頂面。在圖13中，在介電層129上實(shí)施平坦化操作從而介電層129的頂面基本上平坦地橫跨mram單元區(qū)100a和邏輯區(qū)100b。如圖13所示，在平坦化操作之后，從介電層129暴露出頂部電極133的頂面。注意，頂部電極133的頂面應(yīng)該由tin組成，無(wú)論頂部電極是單層還是復(fù)合材料層。

在圖14至圖16中，如圖14所示，通過(guò)回蝕刻操作，從邏輯區(qū)100b去除阻擋層140的上部部分、保護(hù)層127、介電層129。因此，mram單元區(qū)100a高于邏輯區(qū)100b。在圖15中，形成介電層-低k介電層復(fù)合物180以共形地覆蓋mram單元區(qū)100a和邏輯區(qū)100b。在圖15中可以觀察階差181，因此，實(shí)施如圖16中示出的回蝕刻操作以獲得基本上平坦的頂面以用于在mram單元區(qū)100a和邏輯區(qū)100b中的接下來(lái)的溝槽的形成。注意，在前述平坦化操作之后，介電層-低k介電層復(fù)合物180的介電層183幾乎保留在邏輯區(qū)100b中?？桃獾乇３纸殡妼?83以為后續(xù)溝槽的形成用作保護(hù)層。在光刻膠剝離操作期間，介電層183可以防止酸溶液損壞低k介電層。

在圖17中，在平坦化的介電表面上方圖案化光刻膠(未示出)以形成用于金屬線和金屬通孔的溝槽。例如，在mram單元區(qū)100a中，在mtj結(jié)構(gòu)130上方形成第(n+1)金屬線溝槽123a，以暴露出mtj結(jié)構(gòu)130的頂部電極133的頂面。在邏輯區(qū)100b中，第n金屬通孔溝槽和第(n+1)金屬線溝槽(組合123b)形成在第n金屬線121'上方，暴露出第n金屬線121'的頂面。如果頂部電極133由諸如tan的具有高氧化速率的材料組成，在頂部電極133的頂面上可以觀察到相當(dāng)厚的氧化物層，因?yàn)樵诮饘倬€溝槽123a的形成之后所述頂面被暴露出。通常地，使用氧化物轟擊操作以去除氧化物層。然而，因?yàn)樵谶壿媴^(qū)100b中還暴露出第n金屬通孔溝槽和第(n+1)金屬線溝槽123b，氧化物轟擊操作可以必然地?fù)p壞第n金屬通孔溝槽和第(n+1)金屬線溝槽123b的側(cè)壁和底部。如果頂部電極133是由諸如tin的具有低氧化速率的材料組成的，在頂部電極133的頂面上可以觀察到非常少的氧化物層或在頂部電極133的頂面上甚至觀察不到氧化物層。在這一點(diǎn)上，不需氧化物轟擊操作以去除這樣的氧化物層且第n金屬通孔溝槽和第(n+1)金屬線溝槽123b的側(cè)壁/底部完整性可以被保持。

在圖18和圖19中，通過(guò)例如常規(guī)的雙鑲嵌操作，導(dǎo)電金屬填充金屬線溝槽/金屬通孔溝槽(在下文中“溝槽”)。通過(guò)電鍍操作，用導(dǎo)電材料填充圖案化的溝槽，且使用化學(xué)機(jī)械拋光(cmp)工藝、蝕刻工藝或它們的組合從表面去除導(dǎo)電材料的過(guò)量部分。以下提供了電鍍溝槽的細(xì)節(jié)。第(n+1)金屬線123'可以由w形成，且更優(yōu)選地由包括alcu(共同地，cu)的銅(cu)形成。在一個(gè)實(shí)施例中，使用與本領(lǐng)域的那些相似的鑲嵌工藝形成第(n+1)金屬線123'。首先，通過(guò)低k介電層蝕刻溝槽?？梢酝ㄟ^(guò)諸如感應(yīng)耦合式等離子體(icp)蝕刻的等離子體蝕刻操作實(shí)施該工藝。然后，可以在溝槽側(cè)壁上沉積介電襯墊(未示出)。在實(shí)施例中，襯墊材料可以包括可以通過(guò)諸如物理汽相沉積(pvd)或包括等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)的化學(xué)汽相沉積(cvd)的等離子體沉積工藝形成的氧化硅(siox)或氮化硅(sinx)。接下來(lái)，在溝槽中鍍cu的晶種層。注意，cu的晶種層可以被鍍?cè)陧敳侩姌O133的頂面上方。然后，在溝槽中沉積銅層，接下來(lái)諸如通過(guò)化學(xué)機(jī)械拋光(cmp)平坦化銅層向下至低k介電層的頂面。暴露的銅表面和介電層可以上共平面的。

在平坦化操作去除如圖19中所示的導(dǎo)電金屬的過(guò)載，在mram單元區(qū)100a和邏輯區(qū)100b中均形成第(n+1)金屬線123'，以及在邏輯區(qū)100b中形成第n金屬通孔122。在圖20中，在低k介電層中形成隨后的阻擋層141和第(n+1)金屬通孔溝槽以及第(n+2)金屬線溝槽。后續(xù)處理可進(jìn)一步包括在襯底上方形成各種接觸件/通孔/線和多層互連部件(例如，金屬層和層間電介質(zhì))，各種接觸件/通孔/線和多層互連部件配置為連接集成電路器件的各個(gè)部件或結(jié)構(gòu)。額外的部件可以提供至包括形成的金屬柵極結(jié)構(gòu)的器件的電連接。例如，多層互連件包括諸如傳統(tǒng)的通孔或接觸件的垂直互連件和諸如金屬線的水平互連件。各個(gè)互連部件可以使用各種導(dǎo)電材料，包括銅，鎢，和/或硅化物。在一個(gè)實(shí)例中，鑲嵌和/或雙鑲嵌工藝用于形成銅相關(guān)的多層互連結(jié)構(gòu)。

本發(fā)明的一些實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，其包括邏輯區(qū)和鄰近邏輯區(qū)的存儲(chǔ)區(qū)。存儲(chǔ)區(qū)包括第n金屬層、第n金屬層上方的底部電極、底部電極上方的磁性隧道結(jié)(mtj)層、mtj層上方的頂部電極以及在頂部電極上方的第(n+1)金屬層。頂部電極包括具有的氧化速率比鉭或鉭的衍生物的氧化速率低的材料。n是大于或等于1的整數(shù)。

本發(fā)明的一些實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，其包括邏輯外圍和磁性隨機(jī)存取存儲(chǔ)器(mram)單元。邏輯外圍包括晶體管區(qū)和晶體管區(qū)上方的第n金屬。mram單元包括第(n+1)金屬和與第(n+1)金屬接觸的頂部電極。頂部電極包括位于頂部電極和第(n+1)金屬之間界面處的tin。n是大于或等于1的整數(shù)。

本發(fā)明的一些實(shí)施例提供了一種用于制造半導(dǎo)體結(jié)構(gòu)的方法。該方法包括(1)在存儲(chǔ)區(qū)中和邏輯區(qū)中形成第n金屬，(2)在存儲(chǔ)區(qū)中形成磁性隨機(jī)存取存儲(chǔ)器(mram)單元，其中，mram單元的頂部電極包括tin，以及(3)在邏輯區(qū)和存儲(chǔ)區(qū)中的第n金屬之上形成第(n+1)金屬。

上面概述了若干實(shí)施例的部件、使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種半導(dǎo)體結(jié)構(gòu)，包括：邏輯區(qū)；存儲(chǔ)區(qū)，鄰近所述邏輯區(qū)，所述存儲(chǔ)區(qū)包括：第n金屬層；底部電極，位于所述第n金屬層上方；磁性隧道結(jié)層，位于所述底部電極上方；頂部電極，位于所述磁性隧道結(jié)層上方；以及第n+1金屬層，位于所述頂部電極上方；其中，所述頂部電極包括具有的氧化速率低于鉭或鉭的衍生物的氧化速率的材料，并且其中，n是大于或等于1的整數(shù)。

在上述半導(dǎo)體結(jié)構(gòu)中，所述頂部電極包括tin頂面。

在上述半導(dǎo)體結(jié)構(gòu)中，所述頂部電極包括由鉭或鉭的衍生物組成的下部部分。

在上述半導(dǎo)體結(jié)構(gòu)中，位于所述邏輯區(qū)中的所述第n金屬層包括第n金屬線和第n金屬通孔。

在上述半導(dǎo)體結(jié)構(gòu)中，所述第n金屬層和所述第n+1金屬層包括銅。

在上述半導(dǎo)體結(jié)構(gòu)中，所述底部電極和所述頂部電極包括相同的材料。

在上述半導(dǎo)體結(jié)構(gòu)中，所述存儲(chǔ)區(qū)是嵌入式mram。

根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種半導(dǎo)體結(jié)構(gòu)，包括：邏輯外圍，包括：晶體管區(qū)；第n金屬，位于所述晶體管區(qū)上方；以及第n+1金屬，位于所述第n金屬上方；以及磁性隨機(jī)存取存儲(chǔ)器單元，包括：所述第n+1金屬；以及頂部電極，與所述第n+1金屬接觸，其中，所述頂部電極包括位于所述頂部電極和所述第n+1金屬之間的界面處的tin，并且其中，n是大于或等于1的整數(shù)。

在上述半導(dǎo)體結(jié)構(gòu)中，所述磁性隨機(jī)存取存儲(chǔ)器單元進(jìn)一步包括磁性隧道結(jié)層。

在上述半導(dǎo)體結(jié)構(gòu)中，所述磁性隨機(jī)存取存儲(chǔ)器單元進(jìn)一步包括具有與所述頂部電極相同的材料的底部電極。

在上述半導(dǎo)體結(jié)構(gòu)中，所述頂部電極進(jìn)一步包括與所述磁性隧道結(jié)層接觸的鉭層或鉭的衍生物層。

在上述半導(dǎo)體結(jié)構(gòu)中，所述第n金屬包括第n金屬線和第n金屬通孔。

在上述半導(dǎo)體結(jié)構(gòu)中，所述第n+1金屬線和所述第n金屬通孔由位于所述邏輯外圍中的低k電介質(zhì)圍繞。

在上述半導(dǎo)體結(jié)構(gòu)中，所述磁性隧道結(jié)層由氮化物層圍繞。

在上述半導(dǎo)體結(jié)構(gòu)中，所述第n+1金屬由位于所述磁性隨機(jī)存取存儲(chǔ)器單元中的sic部分地圍繞。

根據(jù)本發(fā)明的又一實(shí)施例，還提供了一種用于制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括：在存儲(chǔ)區(qū)中和邏輯區(qū)中形成第n金屬；在所述存儲(chǔ)區(qū)中形成磁性隨機(jī)存取存儲(chǔ)器單元，其中，所述磁性隨機(jī)存取存儲(chǔ)器單元的頂部電極包括tin；以及在所述邏輯區(qū)和所述存儲(chǔ)區(qū)中的所述第n金屬之上形成第n+1金屬。

在上述方法中，形成所述第n+1金屬包括在所述邏輯區(qū)中形成第n金屬通孔和第n+1金屬線。

在上述方法中，形成所述第n+1金屬包括雙鑲嵌操作。

在上述方法中，形成所述磁性隨機(jī)存取存儲(chǔ)器單元包括形成具有由鉭或鉭的衍生物組成的下部部分的所述頂部電極。

在上述方法中，在所述存儲(chǔ)區(qū)中的所述第n金屬之上形成所述第n+1金屬包括在tin表面上方電鍍銅。

此外，本申請(qǐng)的范圍不旨在限制于說(shuō)明書(shū)中所述的工藝、機(jī)器、制造、物質(zhì)組成、工具、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明應(yīng)很容易理解，根據(jù)本發(fā)明可以利用現(xiàn)有的或今后開(kāi)發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本上相同的功能或者獲得基本上相同的結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。因此，所附權(quán)利要求預(yù)期在其范圍內(nèi)包括這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。